JP2808618B2 - デイスクの回転制御装置 - Google Patents
デイスクの回転制御装置Info
- Publication number
- JP2808618B2 JP2808618B2 JP63286778A JP28677888A JP2808618B2 JP 2808618 B2 JP2808618 B2 JP 2808618B2 JP 63286778 A JP63286778 A JP 63286778A JP 28677888 A JP28677888 A JP 28677888A JP 2808618 B2 JP2808618 B2 JP 2808618B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- address
- reference signal
- generator
- rotation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Rotational Drive Of Disk (AREA)
- Control Of Electric Motors In General (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデイスクの回転制御装置に係り、特にデイス
クの回転位相を基準信号にロツクさせるための回転位相
の制御装置に関するものである。
クの回転位相を基準信号にロツクさせるための回転位相
の制御装置に関するものである。
従来、映像信号をデイスクに記録または再生する場合
には、デイスクの回転位相を映像の同期信号にロツクさ
せ、デイスクの半径方向に映像の同期信号が並ぶように
記録するのが一般的である。
には、デイスクの回転位相を映像の同期信号にロツクさ
せ、デイスクの半径方向に映像の同期信号が並ぶように
記録するのが一般的である。
上述した従来の方式では、映像の同期周波数が比較的
低周波であるため、（例えば、NTSC信号では30Hz）位相
ロツクループのループゲインが高くとれず、したがつ
て、位相ロツクに時間がかかるという課題があつた。
低周波であるため、（例えば、NTSC信号では30Hz）位相
ロツクループのループゲインが高くとれず、したがつ
て、位相ロツクに時間がかかるという課題があつた。
本発明のデイスクの回転制御装置は、デイスクの１回
転で１パルスを発生するPGパルス発生器と、モーターの
１回転でＮ（N:整数）パルスを発生するFGパルス発生器
と、回転位相の基準となる第１の基準信号発生器と、こ
の第１の基準信号発生器からの第１の基準信号に位相ロ
ツクしＮ倍の周波数を有する第２の基準信号発生器と、
上記PGパルス発生器からのPGパルスと上記FGパルス発生
器からのFGパルスを受けそのPGパルスの１周期をＮ等分
する領域に相当するFGアドレスデータを出力するFGアド
レス発生器と、上記第１の基準信号および上記第２の基
準信号発生器からの第２の基準信号を受けその第１の基
準信号の１周期をＮ等分する領域に相当する基準アドレ
スデータを発生する基準アドレス発生器と、上記FGアド
レスデータと基準アドレスデータを受け両者のアドレス
比較を行いアドレスエラーデータを出力するアドレス比
較器と、上記アドレスエラーデータを受けデイスクの回
転位相を制御する手段とを備えてなるものである。
転で１パルスを発生するPGパルス発生器と、モーターの
１回転でＮ（N:整数）パルスを発生するFGパルス発生器
と、回転位相の基準となる第１の基準信号発生器と、こ
の第１の基準信号発生器からの第１の基準信号に位相ロ
ツクしＮ倍の周波数を有する第２の基準信号発生器と、
上記PGパルス発生器からのPGパルスと上記FGパルス発生
器からのFGパルスを受けそのPGパルスの１周期をＮ等分
する領域に相当するFGアドレスデータを出力するFGアド
レス発生器と、上記第１の基準信号および上記第２の基
準信号発生器からの第２の基準信号を受けその第１の基
準信号の１周期をＮ等分する領域に相当する基準アドレ
スデータを発生する基準アドレス発生器と、上記FGアド
レスデータと基準アドレスデータを受け両者のアドレス
比較を行いアドレスエラーデータを出力するアドレス比
較器と、上記アドレスエラーデータを受けデイスクの回
転位相を制御する手段とを備えてなるものである。
本発明においては、アドレスデータを基準信号と比較
することによつてPGパルスの位相が基準信号に対してど
のようになつているのかを判別する。
することによつてPGパルスの位相が基準信号に対してど
のようになつているのかを判別する。
以下、図面に基づき本発明の実施例を詳細に説明す
る。
る。
第１図は本発明の一実施例を示すブロツク図である。
図において、１はクランパ２によつて回転シヤフトに
固定されたデイスク板３を回転せしめるスピンドルモー
ター、４はこのスピンドルモーター１の回転軸に取付け
られた回転検出板、５はこの回転検出板４に対向して設
けられスピンドルモーター１の回転を検出し回転速度検
出器６に供給するトランスジユーサーである。この回転
速度検出器６はスピンドルモーター１の回転速度を求め
その信号をフイードバツクするように構成されている。
そして、回転検出板４とトランスジユーサー５によりモ
ーターの１回転でＮパルスを発生するFGパルス発生器を
構成している。７はマーキングされたデイスク板３より
１回転に１パルスのPG信号を検出するトランスジユーサ
ーで、このマーキングされたデイスク板３とトランスジ
ユーサー７によりデイスクの１回転で１パルスを発生す
るPGパルス発生器を構成している。
固定されたデイスク板３を回転せしめるスピンドルモー
ター、４はこのスピンドルモーター１の回転軸に取付け
られた回転検出板、５はこの回転検出板４に対向して設
けられスピンドルモーター１の回転を検出し回転速度検
出器６に供給するトランスジユーサーである。この回転
速度検出器６はスピンドルモーター１の回転速度を求め
その信号をフイードバツクするように構成されている。
そして、回転検出板４とトランスジユーサー５によりモ
ーターの１回転でＮパルスを発生するFGパルス発生器を
構成している。７はマーキングされたデイスク板３より
１回転に１パルスのPG信号を検出するトランスジユーサ
ーで、このマーキングされたデイスク板３とトランスジ
ユーサー７によりデイスクの１回転で１パルスを発生す
るPGパルス発生器を構成している。
８はトランスジユーサー７からのPG信号を受けPGパル
スを出力するPGパルス成形部、９はトランスジユーサー
５の出力信号を受けパルス化することによりFGパルスを
出力するFGパルス成形部、10はPGパルス成形部８からの
PGパルスとFGパルス成形部９よりのFGパルスを受けPGパ
ルスの１周期をＮ等分する領域、すなわち、T1,T2,T3‥
‥TNに相当するFGアドレスデータを出力するFGアドレス
発生器である。
スを出力するPGパルス成形部、９はトランスジユーサー
５の出力信号を受けパルス化することによりFGパルスを
出力するFGパルス成形部、10はPGパルス成形部８からの
PGパルスとFGパルス成形部９よりのFGパルスを受けPGパ
ルスの１周期をＮ等分する領域、すなわち、T1,T2,T3‥
‥TNに相当するFGアドレスデータを出力するFGアドレス
発生器である。
11は回転位相の基準となる基準信号を発生する基準信
号発生器、12は基準クロツク信号発生器で、この基準ク
ロツク信号発生器12は基準信号発生器11からの基準信号
に位相ロツクしＮ倍の周波数を有する基準信号発生器を
構成している。13は基準信号発生器11からの基準信号お
よび基準クロツク信号発生器12よりの基準信号を受け基
準信号発生器11からの基準信号の１周期をＮ等分する領
域、すなわち、R1,R2,R3‥‥RNに相当する基準アドレス
データを発生する基準アドレス発生器、14はFGアドレス
発生器10からのFGアドレスデータと基準アドレス発生器
13よりの基準アドレスデータを受け両者のアドレス比較
を行いアドレスエラーデータを出力するアドレス比較
器、15はこのアドレス比較器14の出力を入力とするD/A
変換器で、このD/A変換器15はアドレス比較器14からの
アドレスエラーデータを受けデイスクの回転位相を制御
する手段を構成している。16はD/A変換器15の出力と回
転速度検出器６の出力を加算する加算器、17はこの加算
器16の出力を入力とし出力によつてスピンドルモーター
１を駆動するモーター駆動増幅器である。
号発生器、12は基準クロツク信号発生器で、この基準ク
ロツク信号発生器12は基準信号発生器11からの基準信号
に位相ロツクしＮ倍の周波数を有する基準信号発生器を
構成している。13は基準信号発生器11からの基準信号お
よび基準クロツク信号発生器12よりの基準信号を受け基
準信号発生器11からの基準信号の１周期をＮ等分する領
域、すなわち、R1,R2,R3‥‥RNに相当する基準アドレス
データを発生する基準アドレス発生器、14はFGアドレス
発生器10からのFGアドレスデータと基準アドレス発生器
13よりの基準アドレスデータを受け両者のアドレス比較
を行いアドレスエラーデータを出力するアドレス比較
器、15はこのアドレス比較器14の出力を入力とするD/A
変換器で、このD/A変換器15はアドレス比較器14からの
アドレスエラーデータを受けデイスクの回転位相を制御
する手段を構成している。16はD/A変換器15の出力と回
転速度検出器６の出力を加算する加算器、17はこの加算
器16の出力を入力とし出力によつてスピンドルモーター
１を駆動するモーター駆動増幅器である。
第２図は本発明の原理を説明するためのアドレスデー
タを示す図で、（ａ）はPGパルスをＮ等分する領域に相
当するFGアドレスデータを示したものであり、（ｂ）は
基準信号をＮ等分する領域に相当する基準アドレスデー
タを示したものである。したがって、FGパルスに基づい
てディスクの絶対的な回転位相を示す値としてFGアドレ
スデータが生成され、基準パルスから生成された基準と
なる回転位相を示す値として、基準アドレスデータが生
成される。
タを示す図で、（ａ）はPGパルスをＮ等分する領域に相
当するFGアドレスデータを示したものであり、（ｂ）は
基準信号をＮ等分する領域に相当する基準アドレスデー
タを示したものである。したがって、FGパルスに基づい
てディスクの絶対的な回転位相を示す値としてFGアドレ
スデータが生成され、基準パルスから生成された基準と
なる回転位相を示す値として、基準アドレスデータが生
成される。
例えば、第２図においてＮ＝16（ディスク１回転を16
等分）とした場合、FGアドレスデータおよび基準アドレ
スデータとも、「０」〜「15」のいずれかの値をとる４
ビットデータとなり、それぞれPGパルスおよび基準パル
スで「０」にリセットされる。したがって、この場合は
アドレス比較器14において、これら４ビットのFGアドレ
スデータおよび基準アドレスデータが比較され、その差
が両者の位相差を示すアドレスエラーデータとして出力
される。
等分）とした場合、FGアドレスデータおよび基準アドレ
スデータとも、「０」〜「15」のいずれかの値をとる４
ビットデータとなり、それぞれPGパルスおよび基準パル
スで「０」にリセットされる。したがって、この場合は
アドレス比較器14において、これら４ビットのFGアドレ
スデータおよび基準アドレスデータが比較され、その差
が両者の位相差を示すアドレスエラーデータとして出力
される。
第３図は第１図の実施例における主な波形のタイムチ
ヤートで、S1はPGパルスを示し、S2はFGパルス、S3はFG
アドレスデータを示す。
ヤートで、S1はPGパルスを示し、S2はFGパルス、S3はFG
アドレスデータを示す。
つぎに第１図に示す実施例の動作を第２図および第３
図を参照して説明する。
図を参照して説明する。
まず、トランスジユーサー７はマーキングされたデイ
スク板３より１回転に１パルスのPG信号を検出し、PGパ
ルス成形部８に供給する。また、トランスジユーサー５
はスピンドルモータ11の回転軸に取付けられた回転検出
板４よりFG信号を検出し、回転速度検出器６およびFGパ
ルス成形部９に供給する。
スク板３より１回転に１パルスのPG信号を検出し、PGパ
ルス成形部８に供給する。また、トランスジユーサー５
はスピンドルモータ11の回転軸に取付けられた回転検出
板４よりFG信号を検出し、回転速度検出器６およびFGパ
ルス成形部９に供給する。
つぎに、PGパルス成形部８からのPGパルスは同時に記
録再生される映像信号と同期していて、このPGパルスと
基準信号の位相を制御することにより、デイスクの回転
位相を制御する。一方、PGパルスをＮ等分する領域に相
当するFGアドレスデータは第２図（ａ）に示され、基準
信号をＮ等分する領域に相当する基準アドレスデータが
第２図（ｂ）に示されるように、それぞれPGパルスおよ
び基準信号（基準パルス）と同じ情報を有する比較的高
い周波数のデータ列である。
録再生される映像信号と同期していて、このPGパルスと
基準信号の位相を制御することにより、デイスクの回転
位相を制御する。一方、PGパルスをＮ等分する領域に相
当するFGアドレスデータは第２図（ａ）に示され、基準
信号をＮ等分する領域に相当する基準アドレスデータが
第２図（ｂ）に示されるように、それぞれPGパルスおよ
び基準信号（基準パルス）と同じ情報を有する比較的高
い周波数のデータ列である。
したがつて、両者のアドレスデータを比較することに
よつて、PGパルスと基準信号（基準パルス）の位相比較
が高速に行なわれる。すなわち、PGパルスと基準信号
（基準パルス）の位相が一致している場合は第２図に示
しているが、あるタイミングにおけるFGアドレスデータ
および基準アドレスデータの値がそれぞれT4,R3である
ならば同期パルスの位相が「１」アドレス周期分進んで
いることを判別し、また、データ値がT5,R7であるなら
ばPGパルスの位相が「２」アドレス周期分遅れているこ
とを判別する。
よつて、PGパルスと基準信号（基準パルス）の位相比較
が高速に行なわれる。すなわち、PGパルスと基準信号
（基準パルス）の位相が一致している場合は第２図に示
しているが、あるタイミングにおけるFGアドレスデータ
および基準アドレスデータの値がそれぞれT4,R3である
ならば同期パルスの位相が「１」アドレス周期分進んで
いることを判別し、また、データ値がT5,R7であるなら
ばPGパルスの位相が「２」アドレス周期分遅れているこ
とを判別する。
このように本実施例では、アドレスデータを基準信号
と比較することによつてPGパルスの位相が基準信号に対
して、どのようになつているのかが高速に比較し得る。
例えば、本実施例において、PGパルス成形部８は第３図
（ａ）〜（ｃ）に示すように、デイスク１回転で１パル
スのPGパルスS1を出力し、FGパルス成形部９ではモータ
１回転でＮパルスのFGパルスS2を出力し、さらに、FGア
ドレス発生器10ではPGパルスS1およびFGパルスS2を受け
FGアドレスデータS3を出力する。
と比較することによつてPGパルスの位相が基準信号に対
して、どのようになつているのかが高速に比較し得る。
例えば、本実施例において、PGパルス成形部８は第３図
（ａ）〜（ｃ）に示すように、デイスク１回転で１パル
スのPGパルスS1を出力し、FGパルス成形部９ではモータ
１回転でＮパルスのFGパルスS2を出力し、さらに、FGア
ドレス発生器10ではPGパルスS1およびFGパルスS2を受け
FGアドレスデータS3を出力する。
ここで、PGパルスS1,FGパルスS2,FGアドレスデータS3
の周波関係は fS2＝mfS3 fS3＝NfS1 （m,Nは１以上の整数） となる。
の周波関係は fS2＝mfS3 fS3＝NfS1 （m,Nは１以上の整数） となる。
一方、基準信号発生器11からの基準クロツク信号発生
器12および基準アドレス発生器13に送られる。この基準
クロツク信号発生器12は基準信号発生器11からの基準信
号に同期し、かつＮ倍の周波数を有する基準クロツク信
号を発生し、その基準クロツク信号を基準アドレス発生
器13に供給する。そして、この基準アドレス発生器13は
上記基準信号および基準クロツク信号を受け基準アドレ
スデータを作り、アドレス比較器14に送出する。
器12および基準アドレス発生器13に送られる。この基準
クロツク信号発生器12は基準信号発生器11からの基準信
号に同期し、かつＮ倍の周波数を有する基準クロツク信
号を発生し、その基準クロツク信号を基準アドレス発生
器13に供給する。そして、この基準アドレス発生器13は
上記基準信号および基準クロツク信号を受け基準アドレ
スデータを作り、アドレス比較器14に送出する。
つぎに、このアドレス比較器14は上記基準アドレスデ
ータとFGアドレスデータS3を比較し同期パルスと基準信
号と位相差に相当するアドレスエラーデータをD/A変換
器15に出力する。そして、このD/A変換器15は上記アド
レスエラーデータを受けアナログ信号を出力するD/A変
換器で、アナログのアドレスエラーを出力する。このア
ナログのアドレスエラーは回転速度検出器６によつて得
られた回転速度エラー信号と加算器16で加算され、モー
ター駆動増幅器17に送られスピンドルモーター１を駆動
することによりデイスクの回転位相を制御する。
ータとFGアドレスデータS3を比較し同期パルスと基準信
号と位相差に相当するアドレスエラーデータをD/A変換
器15に出力する。そして、このD/A変換器15は上記アド
レスエラーデータを受けアナログ信号を出力するD/A変
換器で、アナログのアドレスエラーを出力する。このア
ナログのアドレスエラーは回転速度検出器６によつて得
られた回転速度エラー信号と加算器16で加算され、モー
ター駆動増幅器17に送られスピンドルモーター１を駆動
することによりデイスクの回転位相を制御する。
以上説明したように本発明は、アドレスデータを基準
信号と比較することによつてPGパルスの位相が基準信号
に対してどのようになつているのかを判別することによ
り、PGパルスとFGパルスによつてデイスクの回転位相を
高速に制御することができる効果がある。
信号と比較することによつてPGパルスの位相が基準信号
に対してどのようになつているのかを判別することによ
り、PGパルスとFGパルスによつてデイスクの回転位相を
高速に制御することができる効果がある。
第１図は本発明の一実施例を示すブロツク図、第２図は
本発明の原理を説明するためのアドレスデータを示す
図、第３図は第１図の実施例における主な波形のタイム
チヤートである。 １……スピンドルモーター、２……クランパ、３……デ
イスク板、４……回転検出板、5,7……トランスジユー
サー、10……FGアドレス発生器、11……基準信号発生
器、12……基準クロツク信号発生器、13……基準アドレ
ス発生器、14……アドレス比較器、15……D/A変換器。
本発明の原理を説明するためのアドレスデータを示す
図、第３図は第１図の実施例における主な波形のタイム
チヤートである。 １……スピンドルモーター、２……クランパ、３……デ
イスク板、４……回転検出板、5,7……トランスジユー
サー、10……FGアドレス発生器、11……基準信号発生
器、12……基準クロツク信号発生器、13……基準アドレ
ス発生器、14……アドレス比較器、15……D/A変換器。
Claims (1)
- 【請求項１】デイスクの１回転で１パルスを発生するPG
パルス発生器と、モーターの１回転でＮ（N:整数）パル
スを発生するFGパルス発生器と、回転位相の基準となる
第１の基準信号発生器と、この第１の基準信号発生器か
らの第１の基準信号に位相ロツクしＮ倍の周波数を有す
る第２の基準信号発生器と、前記PGパルス発生器からの
PGパルスと前記FGパルス発生器からのFGパルスを受け該
PGパルスの１周期をＮ等分する領域に相当するFGアドレ
スデータを出力するFGアドレス発生器と、前記第１の基
準信号および前記第２の基準信号発生器からの第２の基
準信号を受け該第１の基準信号の１周期をＮ等分する領
域に相当する基準アドレスデータを発生する基準アドレ
ス発生器と、前記FGアドレスデータと基準アドレスデー
タを受け両者のアドレス比較を行いアドレスエラーデー
タを出力するアドレス比較器と、前記アドレスエラーデ
ータを受けデイスクの回転位相を制御する手段とを備え
てなることを特徴とするデイスクの回転制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63286778A JP2808618B2 (ja) | 1988-11-15 | 1988-11-15 | デイスクの回転制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63286778A JP2808618B2 (ja) | 1988-11-15 | 1988-11-15 | デイスクの回転制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02136086A JPH02136086A (ja) | 1990-05-24 |
| JP2808618B2 true JP2808618B2 (ja) | 1998-10-08 |
Family
ID=17708929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63286778A Expired - Lifetime JP2808618B2 (ja) | 1988-11-15 | 1988-11-15 | デイスクの回転制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2808618B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2788546B2 (ja) * | 1990-11-13 | 1998-08-20 | 富士写真フイルム株式会社 | サーボモータ装置 |
| JPH04197092A (ja) * | 1990-11-28 | 1992-07-16 | Nec Corp | モータ制御回路 |
-
1988
- 1988-11-15 JP JP63286778A patent/JP2808618B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02136086A (ja) | 1990-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4500822A (en) | Digital capstan servo circuit | |
| US5781688A (en) | Method and apparatus for reproducing a compressed digital video signal at multiple speed | |
| US5012358A (en) | Tracking control apparatus for use with magnetic tape having video track and control track | |
| JP2808618B2 (ja) | デイスクの回転制御装置 | |
| US6278567B1 (en) | Apparatus and method for recording a video signal on a recording medium | |
| US6958966B2 (en) | Control device for optical disk player that corrects rotational frequency data based on input data | |
| EP0326255A2 (en) | Motor control apparatus | |
| JPS60107760A (ja) | ビデオテ−プ駆動装置 | |
| JPS61170946A (ja) | 回転シリンダ用サ−ボ装置 | |
| KR100226182B1 (ko) | 자기 기록 재생 장치 및 그 자기 기록 재생 방법 | |
| JP3227184B2 (ja) | Ｖｔｒのサーボ制御回路 | |
| JPH037186B2 (ja) | ||
| JPH0512767A (ja) | 磁気記録再生装置のシリンダ制御装置 | |
| JP2822511B2 (ja) | フエーズロツクドループ回路 | |
| JP2718751B2 (ja) | 回転駆動体の同期化装置 | |
| JP2507352B2 (ja) | ビデオシステム | |
| JP2507349B2 (ja) | 磁気記録システム | |
| JPH06105586A (ja) | サーボ制御装置およびその方法 | |
| JPS60176376A (ja) | 再生サ−ボ回路 | |
| JPH10283736A (ja) | 信号記録装置、信号再生装置およびこれらの方法 | |
| JPS6231068A (ja) | デジタル信号再生装置の速度制御装置 | |
| JPS59191978A (ja) | ビデオデイスクプレ−ヤの時間軸サ−ボ系 | |
| JPS6390076A (ja) | 符号エラ−訂正方式 | |
| JPS60150207A (ja) | 磁気録画再生装置 | |
| JPH0159660B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070731 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080731 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090731 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090731 Year of fee payment: 11 |