JPH0512767A - 磁気記録再生装置のシリンダ制御装置 - Google Patents
磁気記録再生装置のシリンダ制御装置Info
- Publication number
- JPH0512767A JPH0512767A JP3165427A JP16542791A JPH0512767A JP H0512767 A JPH0512767 A JP H0512767A JP 3165427 A JP3165427 A JP 3165427A JP 16542791 A JP16542791 A JP 16542791A JP H0512767 A JPH0512767 A JP H0512767A
- Authority
- JP
- Japan
- Prior art keywords
- phase difference
- output
- cylinder
- phase
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/10—Energy storage using batteries
Abstract
(57)【要約】
【目的】 減速の駆動がないシリンダ駆動回路を用いる
場合に、外部からの負荷変動に応じて減速側の位相差誤
差量の制御系へのフィードバック量を補正し、素早く位
相を引き込む。 【構成】 回転基準信号２０に対するＰＧ信号の位相差
と位相差目標値Ｔとの差を位相差検出回路１０，引算器
１１で求め、位相差誤変換回路１２に入力する。位相差
誤差変換回路１２では、回転シリンダ３に加わる外部負
荷に応じた定数値を位相差誤差に乗じたのち加算器１４
に出力し、位相差誤差を制御系にフィードバックする。
場合に、外部からの負荷変動に応じて減速側の位相差誤
差量の制御系へのフィードバック量を補正し、素早く位
相を引き込む。 【構成】 回転基準信号２０に対するＰＧ信号の位相差
と位相差目標値Ｔとの差を位相差検出回路１０，引算器
１１で求め、位相差誤変換回路１２に入力する。位相差
誤差変換回路１２では、回転シリンダ３に加わる外部負
荷に応じた定数値を位相差誤差に乗じたのち加算器１４
に出力し、位相差誤差を制御系にフィードバックする。
Description
【０００１】
【産業上の利用分野】本発明はビデオテープレコーダ
（ＶＴＲ）やデジタルオーディオテープレコーダ（ＤＡ
Ｔ）等に用いることのできる、回転ヘッドにより磁気テ
ープ上に記録再生を行う磁気記録再生装置のシリンダ制
御装置に関するものである。
（ＶＴＲ）やデジタルオーディオテープレコーダ（ＤＡ
Ｔ）等に用いることのできる、回転ヘッドにより磁気テ
ープ上に記録再生を行う磁気記録再生装置のシリンダ制
御装置に関するものである。
【０００２】
【従来の技術】近年、ＶＴＲやＤＡＴ等の回転ヘッドに
より磁気テープ（記録媒体）上に記録再生を行う記録再
生装置が実用化されている。
より磁気テープ（記録媒体）上に記録再生を行う記録再
生装置が実用化されている。
【０００３】以下に、従来の磁気記録再生装置のシリン
ダ制御装置について説明する。図８は従来の磁気記録再
生装置のシリンダ制御装置のブロック図、図９は第２の
波形整形回路における要部波形図、図１０，図１１は動
作波形図である。図８，図９，図１０，図１１におい
て、１は磁気テープ、２ａ，２ｂは記録再生を行うヘッ
ド、３は回転軸に対称に記録再生ヘッド２ａ，２ｂが取
り付けられた回転シリンダ、４は磁気テープ１を可変速
度で安定に駆動する磁気テープ駆動回路、５は回転シリ
ンダ３の回転速度に比例した周波数の信号を出力するＦ
Ｇ（周波数発生器）、６はＦＧ５の出力信号を矩形波に
波形整形する第１の波形整形回路、７は第１の波形整形
回路６の出力信号の周期を内部のクロックを計数するこ
とにより回転シリンダ３の速度を検出し、設定された回
転シリンダ３の目標回転速度に相当する速度目標値Ｖと
の差をデジタル値で出力する速度誤差検出回路、８は回
転シリンダ３が回転する際にヘッド２ａ，２ｂに対し常
に同じ位相差で１回転に１回信号（図９の“カ”参照）
を出力するＰＧ（位相信号発生器）、９はＰＧ８の出力
信号をシュミットコンパレータ等により矩形波（図９の
“キ”参照）に波形整形し、単安定マルチバイブレータ
等によりこの矩形波に対してヘッド２ａとの位置ズレを
調整するパルス幅（Ｔ０）の遅延を付加したパルス（図
９の“ク”，図１０の“コ”参照）を出力する第２の波
形整形回路、１０は第２の波形整形回路９の出力との回
転基準信号２０（図１０の“ケ”参照）との位相差（Ｔ
１）を内部のクロックで計数し、デジタル値で出力する
位相差検出回路、１１は位相差目標値Ｔと位相差検出回
路１０の出力（Ｔ１）との差（ΔＴ）をとる引算器、１
４は速度差検出回路７の出力と引算器１１の出力との和
をとる加算器、１５は加算器１４の出力データをフィル
タリングし、低周波域での制御特性を改善する積分フィ
ルタ特性を持つデジタルフィルタ、１６はデジタルフィ
ルタ１５の出力データをアナログ電圧に変換するＤ／Ａ
変換回路、１７はＤ／Ａ変換回路１６の出力をもとに回
転シリンダ３を駆動するシリンダ駆動回路である。
ダ制御装置について説明する。図８は従来の磁気記録再
生装置のシリンダ制御装置のブロック図、図９は第２の
波形整形回路における要部波形図、図１０，図１１は動
作波形図である。図８，図９，図１０，図１１におい
て、１は磁気テープ、２ａ，２ｂは記録再生を行うヘッ
ド、３は回転軸に対称に記録再生ヘッド２ａ，２ｂが取
り付けられた回転シリンダ、４は磁気テープ１を可変速
度で安定に駆動する磁気テープ駆動回路、５は回転シリ
ンダ３の回転速度に比例した周波数の信号を出力するＦ
Ｇ（周波数発生器）、６はＦＧ５の出力信号を矩形波に
波形整形する第１の波形整形回路、７は第１の波形整形
回路６の出力信号の周期を内部のクロックを計数するこ
とにより回転シリンダ３の速度を検出し、設定された回
転シリンダ３の目標回転速度に相当する速度目標値Ｖと
の差をデジタル値で出力する速度誤差検出回路、８は回
転シリンダ３が回転する際にヘッド２ａ，２ｂに対し常
に同じ位相差で１回転に１回信号（図９の“カ”参照）
を出力するＰＧ（位相信号発生器）、９はＰＧ８の出力
信号をシュミットコンパレータ等により矩形波（図９の
“キ”参照）に波形整形し、単安定マルチバイブレータ
等によりこの矩形波に対してヘッド２ａとの位置ズレを
調整するパルス幅（Ｔ０）の遅延を付加したパルス（図
９の“ク”，図１０の“コ”参照）を出力する第２の波
形整形回路、１０は第２の波形整形回路９の出力との回
転基準信号２０（図１０の“ケ”参照）との位相差（Ｔ
１）を内部のクロックで計数し、デジタル値で出力する
位相差検出回路、１１は位相差目標値Ｔと位相差検出回
路１０の出力（Ｔ１）との差（ΔＴ）をとる引算器、１
４は速度差検出回路７の出力と引算器１１の出力との和
をとる加算器、１５は加算器１４の出力データをフィル
タリングし、低周波域での制御特性を改善する積分フィ
ルタ特性を持つデジタルフィルタ、１６はデジタルフィ
ルタ１５の出力データをアナログ電圧に変換するＤ／Ａ
変換回路、１７はＤ／Ａ変換回路１６の出力をもとに回
転シリンダ３を駆動するシリンダ駆動回路である。
【０００４】図１０の“ケ”は回転基準信号２０の波形
図を示し、「Ｈ」，「Ｌ」ともに周期Ｔの矩形波であ
る。回転基準信号２０は記録再生時の基準信号であり、
周期Ｔは回転シリンダ３の回転の半周期となる。図１０
の“コ”はＰＧ８の出力信号の波形整形後の信号（以
下、ＰＧ信号と記す）の各位相における位相差誤差ΔＴ
の出力値を表している。
図を示し、「Ｈ」，「Ｌ」ともに周期Ｔの矩形波であ
る。回転基準信号２０は記録再生時の基準信号であり、
周期Ｔは回転シリンダ３の回転の半周期となる。図１０
の“コ”はＰＧ８の出力信号の波形整形後の信号（以
下、ＰＧ信号と記す）の各位相における位相差誤差ΔＴ
の出力値を表している。
【０００５】図１１の“サ”は回転基準信号２０を示
し、同図の“シ”は回転基準信号２０に対する位相差誤
差ΔＴの変化を示している。
し、同図の“シ”は回転基準信号２０に対する位相差誤
差ΔＴの変化を示している。
【０００６】以上のように構成された磁気記録再生装置
のシリンダ制御装置について、以下その動作を説明す
る。
のシリンダ制御装置について、以下その動作を説明す
る。
【０００７】回転シリンダ３を停止している状態から所
定の回転速度で、かつ、回転基準信号に対して所定の位
相で回転させるには、まず、ＦＧ５，第１の波形整形回
路６，速度検出回路７，デジタルフィルタ１５，Ｄ／Ａ
変換回路１６，シリンダ駆動回路１７からなる速度制御
ループで、ＦＧ５の出力周波数が速度目標値Ｖに相当す
る値となるように制御され、回転シリンダ３がほぼ一定
回転で安定に回転する。
定の回転速度で、かつ、回転基準信号に対して所定の位
相で回転させるには、まず、ＦＧ５，第１の波形整形回
路６，速度検出回路７，デジタルフィルタ１５，Ｄ／Ａ
変換回路１６，シリンダ駆動回路１７からなる速度制御
ループで、ＦＧ５の出力周波数が速度目標値Ｖに相当す
る値となるように制御され、回転シリンダ３がほぼ一定
回転で安定に回転する。
【０００８】次に、ＰＧ８，第２の波形整形回路９，位
相差検出回路１０，引算器１１の位相制御ループで、ま
ず、ＰＧ８の出力信号を波形整形回路９により矩形波に
波形整形し、さらにこの矩形波の立ち下がりエッジから
ヘッド２ａとの位置ズレ分の遅延時間Ｔ０のパルス幅の
パルス（ＰＧ信号）を出力する。次に、位相差検出回路
１０によりＰＧ信号の立ち下がりエッジと回転基準信号
２０の立ち上がりエッジとの位相差Ｔ１を求め、引算器
１１により位相差Ｔ１と位相差目標値Ｔとの差（ΔＴ）
をとる。この時、この出力データΔＴは位相差の−１８
０゜から＋１８０゜に対応する値となり、回転基準信号
２０（図１０の“ケ”参照）とＰＧ信号（図１０の
“コ”参照）との位相差誤差（ΔＴ）を表わす。次に、
引算器１１の出力データ、すなわち位相差誤差ΔＴを加
算器１４に入力し、位相差誤差ΔＴが零になるように制
御される。
相差検出回路１０，引算器１１の位相制御ループで、ま
ず、ＰＧ８の出力信号を波形整形回路９により矩形波に
波形整形し、さらにこの矩形波の立ち下がりエッジから
ヘッド２ａとの位置ズレ分の遅延時間Ｔ０のパルス幅の
パルス（ＰＧ信号）を出力する。次に、位相差検出回路
１０によりＰＧ信号の立ち下がりエッジと回転基準信号
２０の立ち上がりエッジとの位相差Ｔ１を求め、引算器
１１により位相差Ｔ１と位相差目標値Ｔとの差（ΔＴ）
をとる。この時、この出力データΔＴは位相差の−１８
０゜から＋１８０゜に対応する値となり、回転基準信号
２０（図１０の“ケ”参照）とＰＧ信号（図１０の
“コ”参照）との位相差誤差（ΔＴ）を表わす。次に、
引算器１１の出力データ、すなわち位相差誤差ΔＴを加
算器１４に入力し、位相差誤差ΔＴが零になるように制
御される。
【０００９】
【発明が解決しようとする課題】しかしながら上記の従
来の構成では、速度制御と位相制御を、速度差検出回路
７で検出される速度誤差と位相差検出回路１０で検出さ
れる位相誤差とを、そのままシリンダ駆動回路２５のデ
ータとして加算しているため、減速方向の駆動がないシ
リンダ駆動回路を用いた場合、回転シリンダ３に加わる
外部負荷によって減速方向の制御能力が左右され、回転
シリンダ３の外部からの負荷変動に対する速度変動量が
増加したり、位相制御の起動時に回転基準信号２０に対
して位相が進んでいる場合に位相を同期する（これを位
相の引き込みという）のが遅くなるという課題を有して
いた。
来の構成では、速度制御と位相制御を、速度差検出回路
７で検出される速度誤差と位相差検出回路１０で検出さ
れる位相誤差とを、そのままシリンダ駆動回路２５のデ
ータとして加算しているため、減速方向の駆動がないシ
リンダ駆動回路を用いた場合、回転シリンダ３に加わる
外部負荷によって減速方向の制御能力が左右され、回転
シリンダ３の外部からの負荷変動に対する速度変動量が
増加したり、位相制御の起動時に回転基準信号２０に対
して位相が進んでいる場合に位相を同期する（これを位
相の引き込みという）のが遅くなるという課題を有して
いた。
【００１０】本発明は上記従来の課題を解決するもの
で、減速方向の駆動がないシリンダ駆動回路を用いる場
合に、外部からの負荷変動に対する速度変動量が少な
く、かつ、素早く位相を引き込むことのできる磁気記録
再生装置のシリンダ制御装置を提供することを目的とす
る。
で、減速方向の駆動がないシリンダ駆動回路を用いる場
合に、外部からの負荷変動に対する速度変動量が少な
く、かつ、素早く位相を引き込むことのできる磁気記録
再生装置のシリンダ制御装置を提供することを目的とす
る。
【００１１】
【課題を解決するための手段】この目的を達成するため
に本発明の磁気記録再生装置のシリンダ制御装置は、回
転シリンダから１回転に複数回発生される速度検出信号
を矩形波に波形整形し出力する第１の波形整形手段と、
前記第１の波形整形手段の出力信号の周期または周波数
から前記回転シリンダの回転速度を検出し、目標とする
シリンダ回転速度に対応する値との差をデジタル値で出
力する速度誤差検出手段と、前記回転シリンダから１回
転に１回発生される位相検出信号を矩形波に波形整形し
出力する第２の波形整形手段と、回転基準信号と前記第
２の波形整形手段の出力との位相差をデジタル値で出力
する位相差検出手段と、前記回転シリンダの目標とする
回転速度に応じ、前記回転基準信号と前記位相検出信号
との位相差の目標値をデジタル値で出力する位相差目標
値出力手段と、前記位相差目標値出力手段の出力と前記
位相差検出手段の出力との差を出力する引算手段と、前
記回転基準信号に対し前記位相検出信号の位相が進んで
いる場合に前記引算手段の出力値に前記回転シリンダに
加わる外部負荷に応じた定数値を乗じた値に変換する位
相差誤差変換手段と、前記速度誤差検出手段の出力と前
記変換手段の出力とを加算する加算手段と、前記加算手
段の出力をデジタル的にフィルタリングするデジタルフ
ィルタと、前記デジタルフィルタの出力をアナログ電圧
に変換するＤ／Ａ変換回路と、前記Ｄ／Ａ変換回路の出
力を駆動信号として前記回転シリンダを加速方向にのみ
駆動するシリンダ駆動手段とを備えた構成となってい
る。
に本発明の磁気記録再生装置のシリンダ制御装置は、回
転シリンダから１回転に複数回発生される速度検出信号
を矩形波に波形整形し出力する第１の波形整形手段と、
前記第１の波形整形手段の出力信号の周期または周波数
から前記回転シリンダの回転速度を検出し、目標とする
シリンダ回転速度に対応する値との差をデジタル値で出
力する速度誤差検出手段と、前記回転シリンダから１回
転に１回発生される位相検出信号を矩形波に波形整形し
出力する第２の波形整形手段と、回転基準信号と前記第
２の波形整形手段の出力との位相差をデジタル値で出力
する位相差検出手段と、前記回転シリンダの目標とする
回転速度に応じ、前記回転基準信号と前記位相検出信号
との位相差の目標値をデジタル値で出力する位相差目標
値出力手段と、前記位相差目標値出力手段の出力と前記
位相差検出手段の出力との差を出力する引算手段と、前
記回転基準信号に対し前記位相検出信号の位相が進んで
いる場合に前記引算手段の出力値に前記回転シリンダに
加わる外部負荷に応じた定数値を乗じた値に変換する位
相差誤差変換手段と、前記速度誤差検出手段の出力と前
記変換手段の出力とを加算する加算手段と、前記加算手
段の出力をデジタル的にフィルタリングするデジタルフ
ィルタと、前記デジタルフィルタの出力をアナログ電圧
に変換するＤ／Ａ変換回路と、前記Ｄ／Ａ変換回路の出
力を駆動信号として前記回転シリンダを加速方向にのみ
駆動するシリンダ駆動手段とを備えた構成となってい
る。
【００１２】また、本発明は、回転シリンダから１回転
に複数回発生される速度検出信号を矩形波に波形整形し
出力する第１の波形整形手段と、前記第１の波形整形手
段の出力信号の周期または周波数から前記回転シリンダ
の回転速度を検出し、目標とするシリンダ回転速度に対
応する値との差をデジタル値で出力する速度誤差検出手
段と、前記回転シリンダから１回転に１回発生される位
相検出信号を矩形波に波形整形し出力する第２の波形整
形手段と、回転基準信号と前記第２の波形整形手段の出
力との位相差をデジタル値で出力する位相差検出手段
と、前記回転シリンダの目標とする回転速度に応じ、前
記回転基準信号と前記位相検出信号との位相差の目標値
をデジタル値で出力する位相差目標値出力手段と、前記
位相差目標値出力手段の出力と前記位相差検出手段の出
力との差を出力する引算手段と、前記回転シリンダに加
わる外部負荷に応じて、前記引算手段の出力値に対し回
転シリンダを加速させる側の位相制御領域と減速させる
側の位相制御領域の境界値を可変して補正する位相差誤
差補正手段と、前記速度誤差検出手段の出力と前記位相
差誤差補正手段の出力とを加算する加算手段と、前記加
算手段の出力をデジタル的にフィルタリングするデジタ
ルフィルタと、前記デジタルフィルタの出力をアナログ
電圧に変換するＤ／Ａ変換回路と、前記Ｄ／Ａ変換回路
の出力を駆動信号として前記回転シリンダを加速方向に
のみ駆動するシリンダ駆動手段とを備えた構成となって
いる。
に複数回発生される速度検出信号を矩形波に波形整形し
出力する第１の波形整形手段と、前記第１の波形整形手
段の出力信号の周期または周波数から前記回転シリンダ
の回転速度を検出し、目標とするシリンダ回転速度に対
応する値との差をデジタル値で出力する速度誤差検出手
段と、前記回転シリンダから１回転に１回発生される位
相検出信号を矩形波に波形整形し出力する第２の波形整
形手段と、回転基準信号と前記第２の波形整形手段の出
力との位相差をデジタル値で出力する位相差検出手段
と、前記回転シリンダの目標とする回転速度に応じ、前
記回転基準信号と前記位相検出信号との位相差の目標値
をデジタル値で出力する位相差目標値出力手段と、前記
位相差目標値出力手段の出力と前記位相差検出手段の出
力との差を出力する引算手段と、前記回転シリンダに加
わる外部負荷に応じて、前記引算手段の出力値に対し回
転シリンダを加速させる側の位相制御領域と減速させる
側の位相制御領域の境界値を可変して補正する位相差誤
差補正手段と、前記速度誤差検出手段の出力と前記位相
差誤差補正手段の出力とを加算する加算手段と、前記加
算手段の出力をデジタル的にフィルタリングするデジタ
ルフィルタと、前記デジタルフィルタの出力をアナログ
電圧に変換するＤ／Ａ変換回路と、前記Ｄ／Ａ変換回路
の出力を駆動信号として前記回転シリンダを加速方向に
のみ駆動するシリンダ駆動手段とを備えた構成となって
いる。
【００１３】
【作用】本発明は上記の構成により、回転基準信号に対
して回転シリンダの位相が進んでいる場合には前記位相
誤差に外部負荷に応じて定数を乗じて減速を行う場合の
制御系へのフィードバック量を可変するようにしたた
め、減速方向の駆動がないシリンダ駆動手段を用いた場
合でも位相誤差の制御系へのフィードバック量を最適化
でき、素早く、かつ、安定に位相を引き込むことができ
る。
して回転シリンダの位相が進んでいる場合には前記位相
誤差に外部負荷に応じて定数を乗じて減速を行う場合の
制御系へのフィードバック量を可変するようにしたた
め、減速方向の駆動がないシリンダ駆動手段を用いた場
合でも位相誤差の制御系へのフィードバック量を最適化
でき、素早く、かつ、安定に位相を引き込むことができ
る。
【００１４】また本発明は、回転シリンダの位相制御の
起動時に、外部負荷に応じて位相差誤差に対し、回転シ
リンダを加速させる側の位相制御領域と減速させる側の
位相制御領域の境界値を可変して補正するようにして加
速による位相引き込みの領域を拡大するようにしたた
め、減速方向の駆動がないシリンダ駆動手段を用いた場
合でも、素早く、かつ、安定に位相を引き込むことがで
きる。
起動時に、外部負荷に応じて位相差誤差に対し、回転シ
リンダを加速させる側の位相制御領域と減速させる側の
位相制御領域の境界値を可変して補正するようにして加
速による位相引き込みの領域を拡大するようにしたた
め、減速方向の駆動がないシリンダ駆動手段を用いた場
合でも、素早く、かつ、安定に位相を引き込むことがで
きる。
【００１５】
【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。
照しながら説明する。
【００１６】図１は本発明の第１の実施例における磁気
記録再生装置のシリンダ駆動装置のブロック図、図２は
図１の速度誤差検出回路７の構成例を示すブロック図、
図３は位相差検出回路１０の構成例を示すブロック図、
図４は位相差誤差変換回路１２の位相差誤差ΔＴの変換
特性を示す変換特性図である。
記録再生装置のシリンダ駆動装置のブロック図、図２は
図１の速度誤差検出回路７の構成例を示すブロック図、
図３は位相差検出回路１０の構成例を示すブロック図、
図４は位相差誤差変換回路１２の位相差誤差ΔＴの変換
特性を示す変換特性図である。
【００１７】図１において、１は磁気テープ、２ａ，２
ｂは記録再生ヘッド、３は回転シリンダ、４は磁気テー
プ駆動手段、５はＦＧ、６は第１の波形整形回路、７は
速度誤差検出器、８はＰＧ、９は第２の波形整形回路、
１０は位相差検出回路、１１は引算器、１４は加算器、
２１はデジタルフィルタ、１６はＤ／Ａ変換回路、１７
はシリンダ駆動回路であり、これらは従来例と同じ構成
要素である。１８は回転シリンダ３の目標回転速度に相
当するデータを発生する速度目標値出力回路、１９は回
転基準信号２０と第２の波形整形回路の出力信号との位
相差の目標値をデジタル値で出力する位相差目標値出力
回路、１２は引算器１１から出力される位相差誤差ΔＴ
が正の場合、すなわち位相が進んでいる場合に、前記位
相差誤差に回転シリンダ３に加わる外部負荷に応じた定
数値を乗じた値（ΔＴ２）に変換する位相誤差変換回路
である。例えば、位相誤差変換回路１２をＲＯＭ（読み
出し専用メモリ）により変換を行う場合では、ＲＯＭの
上位アドレスを回転シリンダに加わる外部負荷に応じた
設定値で指定し、下位アドレスを位相差誤差ΔＴで指定
し、ＲＯＭ上のデータにそれぞれ上位アドレスに応じた
データを書き込んでおけば、ＲＯＭのデータバスから位
相差誤差ΔＴに所定の定数値を乗じた出力（ΔＴ２）が
得られる。
ｂは記録再生ヘッド、３は回転シリンダ、４は磁気テー
プ駆動手段、５はＦＧ、６は第１の波形整形回路、７は
速度誤差検出器、８はＰＧ、９は第２の波形整形回路、
１０は位相差検出回路、１１は引算器、１４は加算器、
２１はデジタルフィルタ、１６はＤ／Ａ変換回路、１７
はシリンダ駆動回路であり、これらは従来例と同じ構成
要素である。１８は回転シリンダ３の目標回転速度に相
当するデータを発生する速度目標値出力回路、１９は回
転基準信号２０と第２の波形整形回路の出力信号との位
相差の目標値をデジタル値で出力する位相差目標値出力
回路、１２は引算器１１から出力される位相差誤差ΔＴ
が正の場合、すなわち位相が進んでいる場合に、前記位
相差誤差に回転シリンダ３に加わる外部負荷に応じた定
数値を乗じた値（ΔＴ２）に変換する位相誤差変換回路
である。例えば、位相誤差変換回路１２をＲＯＭ（読み
出し専用メモリ）により変換を行う場合では、ＲＯＭの
上位アドレスを回転シリンダに加わる外部負荷に応じた
設定値で指定し、下位アドレスを位相差誤差ΔＴで指定
し、ＲＯＭ上のデータにそれぞれ上位アドレスに応じた
データを書き込んでおけば、ＲＯＭのデータバスから位
相差誤差ΔＴに所定の定数値を乗じた出力（ΔＴ２）が
得られる。
【００１８】図２において、１０１はクロック発生器、
１０２はクロック発生器１０１の出力を計数するカウン
タ、１０３は遅延回路、１０４はラッチ回路であり、ラ
ッチ回路１０４はＦＧ信号の立ち上がりエッジでカウン
タ１０２のカウントデータをラッチする。また、カウン
タ１０２は遅延回路１０３を介し、ラッチ回路１０４に
データがラッチされた直後にクリアされる。したがっ
て、ラッチ回路１０４にはＦＧ信号の信号期間にクロッ
ク発生器１０１で発生されたクロックパルス数が保持さ
れ、ＦＧ信号の周期をデジタル値で計数し、出力する。
１０２はクロック発生器１０１の出力を計数するカウン
タ、１０３は遅延回路、１０４はラッチ回路であり、ラ
ッチ回路１０４はＦＧ信号の立ち上がりエッジでカウン
タ１０２のカウントデータをラッチする。また、カウン
タ１０２は遅延回路１０３を介し、ラッチ回路１０４に
データがラッチされた直後にクリアされる。したがっ
て、ラッチ回路１０４にはＦＧ信号の信号期間にクロッ
ク発生器１０１で発生されたクロックパルス数が保持さ
れ、ＦＧ信号の周期をデジタル値で計数し、出力する。
【００１９】図３において、２０１はクロック発生器、
２０２は回転基準信号２０の立ち上がりでクリアされ、
クロック発生器２０１の出力を計数するカウンタ、２０
３はＰＧ信号の立ち下がりエッジでカウンタ２０２のカ
ウントデータをラッチするラッチ回路であり、ラッチ回
路２０３には回転基準信号２０の立ち上がりエッジから
ＰＧ信号の立ち下がりエッジの期間にクロック発生器２
０１で発生されたクロックパルス数が保持され、出力さ
れる。
２０２は回転基準信号２０の立ち上がりでクリアされ、
クロック発生器２０１の出力を計数するカウンタ、２０
３はＰＧ信号の立ち下がりエッジでカウンタ２０２のカ
ウントデータをラッチするラッチ回路であり、ラッチ回
路２０３には回転基準信号２０の立ち上がりエッジから
ＰＧ信号の立ち下がりエッジの期間にクロック発生器２
０１で発生されたクロックパルス数が保持され、出力さ
れる。
【００２０】図４において、横軸は変換前の位相差誤差
ΔＴの値を示し、縦軸は変換後の位相差誤差ΔＴ２の値
を示している。図４の“ア”は乗ずる定数値が１、すな
わち位相差誤差の変換をしない場合の特性を示し、同図
の“イ”は１より大なる定数値を乗じる場合の位相差誤
差の変換特性を示している。したっがて、位相差誤差Δ
Ｔに乗じる定数値を変えると、それに応じて図４の
“イ”の傾きは変化する。
ΔＴの値を示し、縦軸は変換後の位相差誤差ΔＴ２の値
を示している。図４の“ア”は乗ずる定数値が１、すな
わち位相差誤差の変換をしない場合の特性を示し、同図
の“イ”は１より大なる定数値を乗じる場合の位相差誤
差の変換特性を示している。したっがて、位相差誤差Δ
Ｔに乗じる定数値を変えると、それに応じて図４の
“イ”の傾きは変化する。
【００２１】以上のように構成された本実施例の磁気記
録再生装置のシリンダ制御装置について、以下その動作
について説明する。図１において、回転シリンダ３を停
止している状態から所定の回転速度で、かつ、回転基準
信号に対して所定の位相で回転させるには、まず、ＦＧ
５，第１の波形整形回路６，速度目標値出力回路１８，
速度差検出回路７，デジタルフィルタ１５，Ｄ／Ａ変換
回路１６，シリンダ駆動回路１７からなる速度制御ルー
プで、ＦＧ５の出力周波数が速度目標値Ｖに相当する値
となるように制御され、回転シリンダ３がほぼ一定回転
で安定に回転する。
録再生装置のシリンダ制御装置について、以下その動作
について説明する。図１において、回転シリンダ３を停
止している状態から所定の回転速度で、かつ、回転基準
信号に対して所定の位相で回転させるには、まず、ＦＧ
５，第１の波形整形回路６，速度目標値出力回路１８，
速度差検出回路７，デジタルフィルタ１５，Ｄ／Ａ変換
回路１６，シリンダ駆動回路１７からなる速度制御ルー
プで、ＦＧ５の出力周波数が速度目標値Ｖに相当する値
となるように制御され、回転シリンダ３がほぼ一定回転
で安定に回転する。
【００２２】上記のように速度制御がなされた後、位相
制御ループの起動時には、まず、ＰＧ８の出力信号を波
形整形回路９により矩形波に波形整形し、さらにこの矩
形波の立ち下がりエッジからヘッド２ａとの位置ズレ分
の遅延時間Ｔ０のパルス幅のパルスを出力する。次に、
位相差検出回路１０により前記パルスの立ち下がりエッ
ジと回転基準信号２０の立ち上がりエッジとの位相差
（Ｔ１）を求め、引算器１１により前記位相差と位相差
目標値出力回路１９から出力される位相差目標値Ｔとの
差（ΔＴ）をとる。この時、この出力データΔＴは位相
差の−１８０゜から＋１８０゜に対応する値となり、Ｐ
Ｇ信号と回転基準信号２０との位相差誤差を表わす。
制御ループの起動時には、まず、ＰＧ８の出力信号を波
形整形回路９により矩形波に波形整形し、さらにこの矩
形波の立ち下がりエッジからヘッド２ａとの位置ズレ分
の遅延時間Ｔ０のパルス幅のパルスを出力する。次に、
位相差検出回路１０により前記パルスの立ち下がりエッ
ジと回転基準信号２０の立ち上がりエッジとの位相差
（Ｔ１）を求め、引算器１１により前記位相差と位相差
目標値出力回路１９から出力される位相差目標値Ｔとの
差（ΔＴ）をとる。この時、この出力データΔＴは位相
差の−１８０゜から＋１８０゜に対応する値となり、Ｐ
Ｇ信号と回転基準信号２０との位相差誤差を表わす。
【００２３】次に、位相差誤差ΔＴを位相差誤差変換回
路１２に入力し、外部負荷に応じた定数値を乗じたデジ
タル値ΔＴ２を出力する。この時、位相差誤差変換回路
１２には、回転シリンダ３への外部負荷に応じた定数値
を乗ずるための設定がなされている。すなわち、外部負
荷が大きい場合には前記定数値は小さく、外部負荷が小
さい場合には前記定数値は大きく設定される。
路１２に入力し、外部負荷に応じた定数値を乗じたデジ
タル値ΔＴ２を出力する。この時、位相差誤差変換回路
１２には、回転シリンダ３への外部負荷に応じた定数値
を乗ずるための設定がなされている。すなわち、外部負
荷が大きい場合には前記定数値は小さく、外部負荷が小
さい場合には前記定数値は大きく設定される。
【００２４】次に、位相差誤差変換回路１２の出力デー
タ、すなわち位相差誤差ΔＴ２を加算器１４に入力し、
位相差誤差ΔＴが零になるように制御することにより、
回転基準信号２０に対してヘッド２ａが所定の位相Ｔを
保ちつつ回転する。
タ、すなわち位相差誤差ΔＴ２を加算器１４に入力し、
位相差誤差ΔＴが零になるように制御することにより、
回転基準信号２０に対してヘッド２ａが所定の位相Ｔを
保ちつつ回転する。
【００２５】以上のように本実施例によれば、位相制御
において検出した位相差誤差ΔＴを速度誤差に加える前
に定数を乗じ、減速方向の位相制御性を外部負荷に応じ
て変化させるようにしたことにより、減速方向の駆動が
ないシリンダ駆動手段を用いた場合でも位相誤差の制御
系へのフィードバック量を最適化でき、素早く、かつ、
安定に位相を引き込むことができる。
において検出した位相差誤差ΔＴを速度誤差に加える前
に定数を乗じ、減速方向の位相制御性を外部負荷に応じ
て変化させるようにしたことにより、減速方向の駆動が
ないシリンダ駆動手段を用いた場合でも位相誤差の制御
系へのフィードバック量を最適化でき、素早く、かつ、
安定に位相を引き込むことができる。
【００２６】なお、図１において、破線で囲んだ部分、
すなわち、速度誤差検出回路７、位相差検出回路１０、
引算器１１、位相誤差変換回路１２、加算器１４、デジ
タルフィルタ１５、Ｄ／Ａ変換回路１６、速度目標値出
力回路１８、位相差目標値出力回路１９は、１つのＩＣ
として構成でき、またさらに、マイクロコンピュータと
しても構成できる。特に、速度検出回路７、、位相差検
出回路１０、引算器１１、位相差誤差変換回路１２、加
算器１４、速度目標値出力回路１８、位相差目標値出力
回路１９、デジタルフィルタ１５はマイクロコンピュー
タのソフトウェアとして構成することにより、回転シリ
ンダ３の回転速度を変更するときでもハードウェアの追
加，変更なしにソフトウェアの変更のみで対応すること
ができる。
すなわち、速度誤差検出回路７、位相差検出回路１０、
引算器１１、位相誤差変換回路１２、加算器１４、デジ
タルフィルタ１５、Ｄ／Ａ変換回路１６、速度目標値出
力回路１８、位相差目標値出力回路１９は、１つのＩＣ
として構成でき、またさらに、マイクロコンピュータと
しても構成できる。特に、速度検出回路７、、位相差検
出回路１０、引算器１１、位相差誤差変換回路１２、加
算器１４、速度目標値出力回路１８、位相差目標値出力
回路１９、デジタルフィルタ１５はマイクロコンピュー
タのソフトウェアとして構成することにより、回転シリ
ンダ３の回転速度を変更するときでもハードウェアの追
加，変更なしにソフトウェアの変更のみで対応すること
ができる。
【００２７】図５は本発明の第２の実施例を示す磁気記
録再生装置のシリンダ制御装置のブロック図、図６は位
相差誤差補正回路１３のブロック図、図７は位相差誤差
補正回路１３の動作波形図である。
録再生装置のシリンダ制御装置のブロック図、図６は位
相差誤差補正回路１３のブロック図、図７は位相差誤差
補正回路１３の動作波形図である。
【００２８】図５において、１は磁気テープ、２ａ，２
ｂは記録再生ヘッド、３は回転シリンダ、４は磁気テー
プ駆動手段、５はＦＧ、６は第１の波形整形回路、７は
速度誤差検出器、８はＰＧ、９は第２の波形整形回路、
１０は位相差検出回路、１１は引算器、１４は加算器、
２１はデジタルフィルタ、１６はＤ／Ａ変換回路、１７
はシリンダ駆動回路、１８は速度目標値出力回路、１９
は位相差目標値出力回路であり、これらは図１の構成と
同様なものである。１３は外部負荷に応じて、引算器１
１から出力される位相差誤差に対し、回転シリンダ３を
加速させる側の位相制御領域と減速させる側の位相制御
領域の境界値を可変して補正する位相差誤差補正回路で
ある。
ｂは記録再生ヘッド、３は回転シリンダ、４は磁気テー
プ駆動手段、５はＦＧ、６は第１の波形整形回路、７は
速度誤差検出器、８はＰＧ、９は第２の波形整形回路、
１０は位相差検出回路、１１は引算器、１４は加算器、
２１はデジタルフィルタ、１６はＤ／Ａ変換回路、１７
はシリンダ駆動回路、１８は速度目標値出力回路、１９
は位相差目標値出力回路であり、これらは図１の構成と
同様なものである。１３は外部負荷に応じて、引算器１
１から出力される位相差誤差に対し、回転シリンダ３を
加速させる側の位相制御領域と減速させる側の位相制御
領域の境界値を可変して補正する位相差誤差補正回路で
ある。
【００２９】図６は位相差誤差補正回路１３の回路例
で、３０１は引算器１１から出力される位相差誤差ΔＴ
と値Ｔ−Ｔ２とを比較するディジタルコンパレータ、３
０２は２Ｔ−ΔＴを求める引算器、３０３はディジタル
コンパレータ３０１の出力に応じて出力を切り替える切
り替えスイッチで、引算器１１から出力される位相差誤
差ΔＴがディジタルコンパレータ３０１に入力される
と、位相差誤差ΔＴと値Ｔ−Ｔ２とを比較し、ΔＴの方
が大の場合には２Ｔ−ΔＴの値（ΔＴ３）を出力し、Δ
Ｔの方が小の場合にはΔＴの値を出力（ΔＴ３）する。
ここで、Ｔ２は回転シリンダ３に加わる外部負荷に応じ
た設定がなされている。すなわち、外部負荷が大きい場
合にはＴ２の値は小さく、外部負荷が小さい場合にはＴ
２の値は大きく設定される。
で、３０１は引算器１１から出力される位相差誤差ΔＴ
と値Ｔ−Ｔ２とを比較するディジタルコンパレータ、３
０２は２Ｔ−ΔＴを求める引算器、３０３はディジタル
コンパレータ３０１の出力に応じて出力を切り替える切
り替えスイッチで、引算器１１から出力される位相差誤
差ΔＴがディジタルコンパレータ３０１に入力される
と、位相差誤差ΔＴと値Ｔ−Ｔ２とを比較し、ΔＴの方
が大の場合には２Ｔ−ΔＴの値（ΔＴ３）を出力し、Δ
Ｔの方が小の場合にはΔＴの値を出力（ΔＴ３）する。
ここで、Ｔ２は回転シリンダ３に加わる外部負荷に応じ
た設定がなされている。すなわち、外部負荷が大きい場
合にはＴ２の値は小さく、外部負荷が小さい場合にはＴ
２の値は大きく設定される。
【００３０】図７の“ウ”は回転基準信号の波形図、同
図の“エ”は位相差誤差補正回路１３の出力信号（ΔＴ
３）の波形図を示している。
図の“エ”は位相差誤差補正回路１３の出力信号（ΔＴ
３）の波形図を示している。
【００３１】以上のように構成された本実施例の磁気記
録再生装置のシリンダ制御装置について、以下その動作
について説明する。図１において、回転シリンダ３を停
止している状態から所定の回転速度で、かつ、回転基準
信号に対して所定の位相で回転させるには、まず、ＦＧ
５，第１の波形整形回路６，速度検出回路７，速度目標
値出力回路１８，デジタルフィルタ１５，Ｄ／Ａ変換回
路１６，シリンダ駆動回路１７からなる速度制御ループ
で、ＦＧ５の出力周波数が速度目標値Ｖに相当する値と
なるように制御され、回転シリンダ３がほぼ一定回転で
安定に回転する。
録再生装置のシリンダ制御装置について、以下その動作
について説明する。図１において、回転シリンダ３を停
止している状態から所定の回転速度で、かつ、回転基準
信号に対して所定の位相で回転させるには、まず、ＦＧ
５，第１の波形整形回路６，速度検出回路７，速度目標
値出力回路１８，デジタルフィルタ１５，Ｄ／Ａ変換回
路１６，シリンダ駆動回路１７からなる速度制御ループ
で、ＦＧ５の出力周波数が速度目標値Ｖに相当する値と
なるように制御され、回転シリンダ３がほぼ一定回転で
安定に回転する。
【００３２】上記のように速度制御がなされた後、位相
制御ループの起動時には、まず、ＰＧ８の出力信号を波
形整形回路９により矩形波に波形整形し、さらにこの矩
形波の立ち下がりエッジからヘッド２ａとの位置ズレ分
の遅延時間Ｔ０のパルス幅のパルスを出力する。次に、
位相差検出回路１０により前記パルスの立ち下がりエッ
ジと回転基準信号２０の立ち上がりエッジとの位相差Ｔ
１を求め、引算器１１により前記位相差Ｔ１と位相差目
標値出力回路１９から出力される位相差目標値Ｔとの差
ΔＴをとる。この時、この出力データΔＴは位相差の−
１８０゜から＋１８０゜に対応する値となり、ＰＧ８の
出力と回転基準信号２０との位相差誤差を表わす。
制御ループの起動時には、まず、ＰＧ８の出力信号を波
形整形回路９により矩形波に波形整形し、さらにこの矩
形波の立ち下がりエッジからヘッド２ａとの位置ズレ分
の遅延時間Ｔ０のパルス幅のパルスを出力する。次に、
位相差検出回路１０により前記パルスの立ち下がりエッ
ジと回転基準信号２０の立ち上がりエッジとの位相差Ｔ
１を求め、引算器１１により前記位相差Ｔ１と位相差目
標値出力回路１９から出力される位相差目標値Ｔとの差
ΔＴをとる。この時、この出力データΔＴは位相差の−
１８０゜から＋１８０゜に対応する値となり、ＰＧ８の
出力と回転基準信号２０との位相差誤差を表わす。
【００３３】次に、引算器１１の出力データ、すなわち
位相差誤差ΔＴを位相差誤差補正回路１３に入力し、前
記位相差誤差ΔＴと値Ｔ−Ｔ２とを比較し、ΔＴの方が
大の場合には２Ｔ−ΔＴの値（ΔＴ３）を出力し、ΔＴ
の方が小の場合にはΔＴの値を出力（ΔＴ３）する。次
に、位相差誤差補正回路１３の出力（ΔＴ３）を加算器
１４に入力し、位相差誤差ΔＴ３が零になるように制御
することにより、回転基準信号２０に対してヘッド２ａ
が所定の位相Ｔを保ちつつ回転する。
位相差誤差ΔＴを位相差誤差補正回路１３に入力し、前
記位相差誤差ΔＴと値Ｔ−Ｔ２とを比較し、ΔＴの方が
大の場合には２Ｔ−ΔＴの値（ΔＴ３）を出力し、ΔＴ
の方が小の場合にはΔＴの値を出力（ΔＴ３）する。次
に、位相差誤差補正回路１３の出力（ΔＴ３）を加算器
１４に入力し、位相差誤差ΔＴ３が零になるように制御
することにより、回転基準信号２０に対してヘッド２ａ
が所定の位相Ｔを保ちつつ回転する。
【００３４】以上のように本実施例によれば、回転シリ
ンダ３の位相制御時に、外部負荷に応じて、位相差誤差
に対し回転シリンダ３を加速させる側の位相制御領域と
減速させる側の位相制御領域の境界値を可変して補正す
るようにしたため、減速方向の駆動がないシリンダ駆動
手段を用いた場合でも、素早く、かつ、安定に位相を引
き込むことができる。
ンダ３の位相制御時に、外部負荷に応じて、位相差誤差
に対し回転シリンダ３を加速させる側の位相制御領域と
減速させる側の位相制御領域の境界値を可変して補正す
るようにしたため、減速方向の駆動がないシリンダ駆動
手段を用いた場合でも、素早く、かつ、安定に位相を引
き込むことができる。
【００３５】なお、図５において、破線で囲んだ部分、
すなわち、速度誤差検出回路７、位相差検出回路１０、
引算器１１、位相誤差補正回路１３、加算器１４、デジ
タルフィルタ１５、Ｄ／Ａ変換回路１６、速度目標値出
力回路１８、位相差目標値出力回路１９は、１つのＩＣ
として構成でき、またさらに、マイクロコンピュータと
しても構成できる。特に、速度検出回路７、、位相差検
出回路１０、引算器１１、位相差誤差補正回路１３、加
算器１４、デジタルフィルタ１５、速度目標値出力回路
１８、位相差目標値出力回路１９はマイクロコンピュー
タのソフトウェアとして構成することにより、回転シリ
ンダ３の回転速度を変更するときでもハードウェアの追
加，変更なしにソフトウェアの変更のみで対応すること
ができる。
すなわち、速度誤差検出回路７、位相差検出回路１０、
引算器１１、位相誤差補正回路１３、加算器１４、デジ
タルフィルタ１５、Ｄ／Ａ変換回路１６、速度目標値出
力回路１８、位相差目標値出力回路１９は、１つのＩＣ
として構成でき、またさらに、マイクロコンピュータと
しても構成できる。特に、速度検出回路７、、位相差検
出回路１０、引算器１１、位相差誤差補正回路１３、加
算器１４、デジタルフィルタ１５、速度目標値出力回路
１８、位相差目標値出力回路１９はマイクロコンピュー
タのソフトウェアとして構成することにより、回転シリ
ンダ３の回転速度を変更するときでもハードウェアの追
加，変更なしにソフトウェアの変更のみで対応すること
ができる。
【００３６】
【発明の効果】以上のように本発明は、回転基準信号に
対して回転シリンダの位相が進んでいる場合には、位相
差誤差に外部負荷に応じて定数を乗じて減速を行う場合
の制御系へのフィードバック量を可変するようにしたた
め、減速方向の駆動がないシリンダ駆動手段を用いた場
合でも位相差誤差の制御系へのフィードバック量を最適
化でき、素早く、かつ、安定に位相を引き込むことがで
きる。
対して回転シリンダの位相が進んでいる場合には、位相
差誤差に外部負荷に応じて定数を乗じて減速を行う場合
の制御系へのフィードバック量を可変するようにしたた
め、減速方向の駆動がないシリンダ駆動手段を用いた場
合でも位相差誤差の制御系へのフィードバック量を最適
化でき、素早く、かつ、安定に位相を引き込むことがで
きる。
【００３７】また本発明は、回転シリンダの位相制御の
起動時に、外部負荷に応じて位相差誤差に対し、回転シ
リンダを加速させる側の位相制御領域と減速させる側の
位相制御領域の境界値を可変して補正するようにして加
速による位相引き込みの領域を拡大するようにしたた
め、減速方向の駆動がないシリンダ駆動手段を用いた場
合でも、素早く、かつ、安定に位相を引き込むことがで
きる。
起動時に、外部負荷に応じて位相差誤差に対し、回転シ
リンダを加速させる側の位相制御領域と減速させる側の
位相制御領域の境界値を可変して補正するようにして加
速による位相引き込みの領域を拡大するようにしたた
め、減速方向の駆動がないシリンダ駆動手段を用いた場
合でも、素早く、かつ、安定に位相を引き込むことがで
きる。
【００３８】さらに、速度誤差検出手段、位相差検出手
段、位相差誤差補正手段、位相差目標値出力手段、位相
差誤差変換手段、位相差誤差補正手段、加算手段、デジ
タルフィルタはマイクロコンピュータのプログラムとし
て構成され、Ｄ／Ａ変換回路は、全てマイクロコンピュ
ータにハードウェア的に組み込まれた構成とすることに
より、回転シリンダの回転速度を変更するときでもハー
ドウェアの追加，変更なしにソフトウェアの変更のみで
対応することができる。
段、位相差誤差補正手段、位相差目標値出力手段、位相
差誤差変換手段、位相差誤差補正手段、加算手段、デジ
タルフィルタはマイクロコンピュータのプログラムとし
て構成され、Ｄ／Ａ変換回路は、全てマイクロコンピュ
ータにハードウェア的に組み込まれた構成とすることに
より、回転シリンダの回転速度を変更するときでもハー
ドウェアの追加，変更なしにソフトウェアの変更のみで
対応することができる。
【図１】本発明の第１の実施例における磁気記録再生装
置のシリンダ制御装置のブロック図
置のシリンダ制御装置のブロック図
【図２】本発明の第１の実施例における速度誤差検出回
路の構成例のブロック図
路の構成例のブロック図
【図３】本発明の第１の実施例における位相誤差検出回
路の構成例のブロック図
路の構成例のブロック図
【図４】本発明の第１の実施例における位相差誤差変換
回路の位相差誤差の変換特性を示す変換特性図
回路の位相差誤差の変換特性を示す変換特性図
【図５】本発明の第２の実施例における磁気記録再生装
置のシリンダ制御装置のブロック図
置のシリンダ制御装置のブロック図
【図６】本発明の第２の実施例における位相差誤差補正
回路のブロック図
回路のブロック図
【図７】本発明の第２の実施例における位相差誤差補正
回路の動作波形図
回路の動作波形図
【図８】従来の磁気記録再生装置のシリンダ制御装置の
ブロック図
ブロック図
【図９】従来の磁気記録再生装置のシリンダ制御装置の
第２の波形整形回路における要部波形図
第２の波形整形回路における要部波形図
【図１０】従来の磁気記録再生装置のシリンダ制御装置
の動作波形図
の動作波形図
【図１１】従来の磁気記録再生装置のシリンダ制御装置
の動作波形図
の動作波形図
５ ＦＧ
６ 第１の波形整形回路
７ 速度誤差検出器
８ ＰＧ
９ 第２の波形整形回路
１０ 位相差検出回路
１１ 引算器
１２ 位相誤差変換回路
１３ 位相誤差補正回路
１４ 加算器
１５ デジタルフィルタ
１６ Ｄ／Ａ変換回路
１７ シリンダ駆動回路
１８ 速度目標値出力回路
１９ 位相差目標値出力回路
Claims (4)
- 【請求項１】記録媒体上に斜めに形成されたトラック上
を回転シリンダに装着されたヘッドにより走査し記録再
生する磁気記録再生装置のシリンダ制御装置であって、 前記回転シリンダから１回転に複数回発生される速度検
出信号を矩形波に波形整形し出力する第１の波形整形手
段と、 前記第１の波形整形手段の出力信号の周期または周波数
から前記回転シリンダの回転速度を検出し、目標とする
シリンダ回転速度に対応する値との差をデジタル値で出
力する速度誤差検出手段と、 前記回転シリンダから１回転に１回発生される位相検出
信号を矩形波に波形整形し出力する第２の波形整形手段
と、 回転基準信号と前記第２の波形整形手段の出力との位相
差をデジタル値で出力する位相差検出手段と、 前記回転シリンダの目標とする回転速度に応じ、前記回
転基準信号と前記位相検出信号との位相差の目標値をデ
ジタル値で出力する位相差目標値出力手段と、前記位相
差目標値出力手段の出力と前記位相差検出手段の出力と
差を出力する引算手段と、 前記回転基準信号に対し前記位相検出信号の位相が進ん
でいる場合に前記引算手段の出力値に前記回転シリンダ
に加わる外部負荷に応じた定数値を乗じた値に変換する
位相差誤差変換手段と、 前記速度誤差検出手段の出力と前記位相差誤差変換手段
の出力とを加算する加算手段と、 前記加算手段の出力をデジタル的にフィルタリングする
デジタルフィルタと、 前記デジタルフィルタの出力をアナログ電圧に変換する
Ｄ／Ａ変換回路と、 前記Ｄ／Ａ変換回路の出力を駆動信号として前記回転シ
リンダを加速方向にのみ駆動するシリンダ駆動手段とを
備えた磁気記録再生装置のシリンダ制御装置。 - 【請求項２】速度誤差検出手段、位相差検出手段、位相
差目標値出力手段、引算手段、位相差誤差変換手段、加
算手段、デジタルフィルタはマイクロコンピュータのプ
ログラムとして構成され、カウンタ、Ｄ／Ａ変換回路
は、全てマイクロコンピュータにハードウェア的に組み
込まれた構成とした請求項１記載の磁気記録再生装置の
シリンダ制御装置。 - 【請求項３】記録媒体上に斜めに形成されたトラック上
を回転シリンダに装着されたヘッドにより走査し記録再
生する磁気記録再生装置のシリンダ制御装置であって、 前記回転シリンダから１回転に複数回発生される速度検
出信号を矩形波に波形整形し出力する第１の波形整形手
段と、 前記第１の波形整形手段の出力信号の周期または周波数
から前記回転シリンダの回転速度を検出し、目標とする
シリンダ回転速度に対応する値との差をデジタル値で出
力する速度誤差検出手段と、 前記回転シリンダから１回転に１回発生される位相検出
信号を矩形波に波形整形し出力する第２の波形整形手段
と、 回転基準信号と前記第２の波形整形手段の出力との位相
差をデジタル値で出力する位相差検出手段と、 前記回転シリンダの目標とする回転速度に応じ、前記回
転基準信号と前記位相検出信号との位相差の目標値をデ
ジタル値で出力する位相差目標値出力手段と、前記位相
差目標値出力手段の出力と前記位相差検出手段の出力と
の差を出力する引算手段と、 前記回転シリンダに加わる外部負荷に応じて、前記引算
手段の出力値に対し回転シリンダを加速させる側の位相
制御領域と減速させる側の位相制御領域の境界値を可変
して補正する位相差誤差補正手段と、 前記速度誤差検出手段の出力と前記位相差誤差補正手段
の出力とを加算する加算手段と、 前記加算手段の出力をデジタル的にフィルタリングする
デジタルフィルタと、前記デジタルフィルタの出力をア
ナログ電圧に変換するＤ／Ａ変換回路と、 前記Ｄ／Ａ変換回路の出力を駆動信号として前記回転シ
リンダを加速方向にのみ駆動するシリンダ駆動手段とを
備えた磁気記録再生装置のシリンダ制御装置。 - 【請求項４】速度誤差検出手段、位相差検出手段、位相
差目標値出力手段、引算手段、位相差誤差補正手段、加
算手段、デジタルフィルタはマイクロコンピュータのプ
ログラムとして構成され、カウンタ、Ｄ／Ａ変換回路
は、全てマイクロコンピュータにハードウェア的に組み
込まれた構成とした請求項３記載の磁気記録再生装置の
シリンダ制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3165427A JPH0512767A (ja) | 1991-07-05 | 1991-07-05 | 磁気記録再生装置のシリンダ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3165427A JPH0512767A (ja) | 1991-07-05 | 1991-07-05 | 磁気記録再生装置のシリンダ制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0512767A true JPH0512767A (ja) | 1993-01-22 |
Family
ID=15812222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3165427A Pending JPH0512767A (ja) | 1991-07-05 | 1991-07-05 | 磁気記録再生装置のシリンダ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0512767A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5720375A (en) * | 1995-03-31 | 1998-02-24 | Aisin Seiki Kabushiki Kaisha | Coupling device for use in differential gear devices |
| US5954173A (en) * | 1996-07-17 | 1999-09-21 | Toyoda Koki Kabushiki Kaisha | Drive force transmission apparatus |
-
1991
- 1991-07-05 JP JP3165427A patent/JPH0512767A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5720375A (en) * | 1995-03-31 | 1998-02-24 | Aisin Seiki Kabushiki Kaisha | Coupling device for use in differential gear devices |
| US5954173A (en) * | 1996-07-17 | 1999-09-21 | Toyoda Koki Kabushiki Kaisha | Drive force transmission apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2695830B2 (ja) | トラッキング制御装置 | |
| JPH0530772A (ja) | サーボ制御装置 | |
| JPH0512767A (ja) | 磁気記録再生装置のシリンダ制御装置 | |
| JP3270908B2 (ja) | モータ制御装置及び方法 | |
| JP2597035B2 (ja) | モータサーボ装置 | |
| JP2702849B2 (ja) | 磁気記録再生装置 | |
| JP2825171B2 (ja) | 磁気記録再生装置 | |
| JP2808618B2 (ja) | デイスクの回転制御装置 | |
| JPH0544908Y2 (ja) | ||
| JP3041973B2 (ja) | 磁気記録再生装置 | |
| JPH04163758A (ja) | 磁気記録再生装置のシリンダ制御装置 | |
| JP2538232B2 (ja) | デジタルサ−ボ装置 | |
| JPS63862B2 (ja) | ||
| JP2912055B2 (ja) | 磁気記録再生装置の信号発生装置 | |
| JPH04322189A (ja) | Ｖｔｒのドラムサーボ回路 | |
| JPH0572794B2 (ja) | ||
| JPS6171780A (ja) | テ−プ駆動回路 | |
| JPH08251530A (ja) | ビデオカセットレコーダのサーボ制御装置 | |
| JPS6350790B2 (ja) | ||
| JPH0729260A (ja) | ディジタル信号記録装置 | |
| JPH01308186A (ja) | モータ制御装置 | |
| JPH06111429A (ja) | 磁気テープ記録再生装置 | |
| JPH06169587A (ja) | サーボ制御装置 | |
| JPS6319942B2 (ja) | ||
| JPS6228956A (ja) | 磁気録画再生装置 |