JP2806892B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2806892B2 JP2806892B2 JP8167679A JP16767996A JP2806892B2 JP 2806892 B2 JP2806892 B2 JP 2806892B2 JP 8167679 A JP8167679 A JP 8167679A JP 16767996 A JP16767996 A JP 16767996A JP 2806892 B2 JP2806892 B2 JP 2806892B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- simulated
- signal
- semiconductor device
- stress
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置に係わ
り、特に応力緩和構造を有する多層配線の半導体装置に
関する。
り、特に応力緩和構造を有する多層配線の半導体装置に
関する。
【０００２】
【従来の技術】モールド樹脂、各種層間絶縁膜、保護
膜、配線の導体膜等のそれぞれの熱膨張率の差から発生
する応力により、半導体装置内の配線材の移動あるいは
絶縁膜・保護膜内のクラックの発生が起こり、半導体装
置の信頼性を低下させる。
膜、配線の導体膜等のそれぞれの熱膨張率の差から発生
する応力により、半導体装置内の配線材の移動あるいは
絶縁膜・保護膜内のクラックの発生が起こり、半導体装
置の信頼性を低下させる。
【０００３】このために従来、たとえば特開平２−１８
４０３５号公報、特開平２−２９７９５３号公報あるい
は特開平５−２０６１３７号公報には、１本ないし数本
の模擬配線を配線に対して平行に配置する応力緩和構造
を開示している。この従来技術を図８（Ａ），（Ｂ）を
参照して説明する。
４０３５号公報、特開平２−２９７９５３号公報あるい
は特開平５−２０６１３７号公報には、１本ないし数本
の模擬配線を配線に対して平行に配置する応力緩和構造
を開示している。この従来技術を図８（Ａ），（Ｂ）を
参照して説明する。
【０００４】上面がフィールド絶縁膜等の絶縁膜となっ
ている半導体基板１００上に、Ｙ方向に延在する信号配
線１０１が数本配置されており、この信号配線１０１の
下には層間絶縁膜１０９が設けられ、上には層間絶縁膜
１０８が設けられている。そして、信号配線１０１の近
傍で上層の配線１０４と下層の配線１０３が接続孔１０
２を通して接続されている箇所において、さらに信号配
線１０１と平行にＹ方向に延在する複数本、例えば３本
の模擬配線１０５を配置して模擬配線構造を構成してい
る。
ている半導体基板１００上に、Ｙ方向に延在する信号配
線１０１が数本配置されており、この信号配線１０１の
下には層間絶縁膜１０９が設けられ、上には層間絶縁膜
１０８が設けられている。そして、信号配線１０１の近
傍で上層の配線１０４と下層の配線１０３が接続孔１０
２を通して接続されている箇所において、さらに信号配
線１０１と平行にＹ方向に延在する複数本、例えば３本
の模擬配線１０５を配置して模擬配線構造を構成してい
る。
【０００５】このような構造にすることにより、Ｘ方向
に応力１０７が働いたとき、模擬配線１０５により応力
１０７が緩和されるため、信号配線１０１のうちとくに
最外郭の信号配線１０１Ａが移動しないから、信号配線
１０１Ａと接続孔１０２内の接続導体とのショートによ
る半導体装置の誤動作は発生しないと考えられていた。
に応力１０７が働いたとき、模擬配線１０５により応力
１０７が緩和されるため、信号配線１０１のうちとくに
最外郭の信号配線１０１Ａが移動しないから、信号配線
１０１Ａと接続孔１０２内の接続導体とのショートによ
る半導体装置の誤動作は発生しないと考えられていた。
【０００６】また特開平３−７３５５８号公報には上記
応力を緩和するために、図１０に示すように、模擬配線
を２段重ねる構造を開示している。すなわち図１０
（Ａ），（Ｂ）において、模擬配線１０５の直下に下層
配線層で形成した模擬配線３０１を配置して両者で模擬
配線構造を構成しこれにより応力１０７を緩和しようと
している。
応力を緩和するために、図１０に示すように、模擬配線
を２段重ねる構造を開示している。すなわち図１０
（Ａ），（Ｂ）において、模擬配線１０５の直下に下層
配線層で形成した模擬配線３０１を配置して両者で模擬
配線構造を構成しこれにより応力１０７を緩和しようと
している。
【０００７】さらに特開平３−１９２３１号公報には上
記応力による不都合を防止するために、図１１に示すよ
うに、模擬配線を配線の直下に配置して段差を付ける構
造を開示している。すなわち図１１（Ａ），（Ｂ）にお
いて、電源配線等の幅が広い配線４０１の下に模擬配線
３０１を配置して段差を持たせ、配線の移動及びクラッ
クの発生を防止している。
記応力による不都合を防止するために、図１１に示すよ
うに、模擬配線を配線の直下に配置して段差を付ける構
造を開示している。すなわち図１１（Ａ），（Ｂ）にお
いて、電源配線等の幅が広い配線４０１の下に模擬配線
３０１を配置して段差を持たせ、配線の移動及びクラッ
クの発生を防止している。
【０００８】
【発明が解決しようとする課題】図８に示すような従来
技術は、信号配線１０１Ａの外側に模擬配線１０５をせ
いぜい数本しか配置していないため、応力１０７が強く
なると応力１０７が緩和できずに模擬配線１０５は移動
し、従って信号配線１０１Ａも移動してしまい、模擬配
線１０１Ａと接続孔１０２内の上下配線接続部がショー
トし、半導体装置が誤動作してしまうという問題が発生
していた。
技術は、信号配線１０１Ａの外側に模擬配線１０５をせ
いぜい数本しか配置していないため、応力１０７が強く
なると応力１０７が緩和できずに模擬配線１０５は移動
し、従って信号配線１０１Ａも移動してしまい、模擬配
線１０１Ａと接続孔１０２内の上下配線接続部がショー
トし、半導体装置が誤動作してしまうという問題が発生
していた。
【０００９】すなわち、図８（Ｂ）は図８（Ａ）のＡ−
Ａ部における応力１０７が働く前の状態を示す断面図で
あり、図８（Ｃ）は図８（Ａ）のＡ−Ａ部における応力
１０７が働いた後の状態を示す断面図であるが、応力１
０７が働く前は、図８（Ｂ）に示すように、信号配線１
０１及び模擬配線１０５は移動していない。ここに応力
１０７が働くと、図８（Ｃ）に示すように、応力１０７
を模擬配線１０５で防ぐことが出来ず模擬配線１０５は
応力１０７の方向に移動し、信号配線１０１特に最外郭
の信号配線１０１Ａも同様に移動する。その結果、接続
孔１０２内の上下配線接続部と信号配線１０１Ａが不所
望に接続されて半導体装置は誤動作してしまう。このよ
うに、模擬配線１０５が数本では信号配線の上下の層間
絶縁膜材質の違いにより発生する熱応力を防止すること
が出来ず、信号配線が他の配線とショートし、半導体装
置が誤動作してしまう問題点を有する。
Ａ部における応力１０７が働く前の状態を示す断面図で
あり、図８（Ｃ）は図８（Ａ）のＡ−Ａ部における応力
１０７が働いた後の状態を示す断面図であるが、応力１
０７が働く前は、図８（Ｂ）に示すように、信号配線１
０１及び模擬配線１０５は移動していない。ここに応力
１０７が働くと、図８（Ｃ）に示すように、応力１０７
を模擬配線１０５で防ぐことが出来ず模擬配線１０５は
応力１０７の方向に移動し、信号配線１０１特に最外郭
の信号配線１０１Ａも同様に移動する。その結果、接続
孔１０２内の上下配線接続部と信号配線１０１Ａが不所
望に接続されて半導体装置は誤動作してしまう。このよ
うに、模擬配線１０５が数本では信号配線の上下の層間
絶縁膜材質の違いにより発生する熱応力を防止すること
が出来ず、信号配線が他の配線とショートし、半導体装
置が誤動作してしまう問題点を有する。
【００１０】その理由は、模擬配線自体はフローティン
グであり、非常に強い応力が加わった際に、模擬配線は
応力を緩和することが出来ず移動してしまい、信号配線
も移動してしまうためである。
グであり、非常に強い応力が加わった際に、模擬配線は
応力を緩和することが出来ず移動してしまい、信号配線
も移動してしまうためである。
【００１１】この問題点を解決する手段として、図８の
応用により図９に示すように、模擬配線１０５を１０本
以上配置して模擬配線構造とする方法があり、この構造
によれば応力１０７を模擬配線１０５で緩和することが
でき、信号配線１０１Ａは移動しないことが判明してい
るが、模擬配線を１０本以上均等に配置しなければなら
ないため、その配置面積が非常に大きくなってしまうと
いう別の問題点が発生する。
応用により図９に示すように、模擬配線１０５を１０本
以上配置して模擬配線構造とする方法があり、この構造
によれば応力１０７を模擬配線１０５で緩和することが
でき、信号配線１０１Ａは移動しないことが判明してい
るが、模擬配線を１０本以上均等に配置しなければなら
ないため、その配置面積が非常に大きくなってしまうと
いう別の問題点が発生する。
【００１２】次ぎに図１０に示すように、模擬配線１０
５の下にさらに模擬配線３０１を配置し、模擬配線に段
差を付けることで応力を緩和をしようとする模擬配線の
２段重ね構造も信号配線の移動を防止することは出来な
い。
５の下にさらに模擬配線３０１を配置し、模擬配線に段
差を付けることで応力を緩和をしようとする模擬配線の
２段重ね構造も信号配線の移動を防止することは出来な
い。
【００１３】すなわち、図１０（Ｂ）は図１０（Ａ）の
Ａ−Ａ部における応力１０７が働く前の状態を示す断面
図であり、図１０（Ｃ）は図１０（Ａ）のＡ−Ａ部にお
ける応力１０７が働いた後の状態を示す断面図である
が、応力１０７が働く前は、図１０（Ｂ）に示すよう
に、信号配線１０１及び模擬配線１０５，３０１は移動
していない。ここに応力が働くと、模擬配線はフローテ
ィングであり、かつ上方の模擬配線が応力に対して浮か
び上がった構造であるために応力を緩和できず、図１０
（Ｃ）に示すように、模擬配線１０５が移動し、さらに
信号配線１０１特に最外郭の信号配線１０１Ａも同様に
移動し、信号配線１０１Ａが接続孔１０２内の上下配線
接続部とショートしてしまうという図８と同様の不都合
が発生するという問題点を有する。
Ａ−Ａ部における応力１０７が働く前の状態を示す断面
図であり、図１０（Ｃ）は図１０（Ａ）のＡ−Ａ部にお
ける応力１０７が働いた後の状態を示す断面図である
が、応力１０７が働く前は、図１０（Ｂ）に示すよう
に、信号配線１０１及び模擬配線１０５，３０１は移動
していない。ここに応力が働くと、模擬配線はフローテ
ィングであり、かつ上方の模擬配線が応力に対して浮か
び上がった構造であるために応力を緩和できず、図１０
（Ｃ）に示すように、模擬配線１０５が移動し、さらに
信号配線１０１特に最外郭の信号配線１０１Ａも同様に
移動し、信号配線１０１Ａが接続孔１０２内の上下配線
接続部とショートしてしまうという図８と同様の不都合
が発生するという問題点を有する。
【００１４】さらに図１１（Ａ）に平面図、図１１
（Ｂ）に図１１（Ａ）のＡ−Ａ部の断面図を示す従来技
術は、配線４０１の直下に模擬配線３０１を配置し、配
線４０１自体に段差を付けて配線４０１を移動しにくく
しようとするものであるが、その効果が存在したとして
もこれは電源配線等の幅広の配線に対してであり、信号
配線等の幅狭の配線に対しては何の対策にもならない。
（Ｂ）に図１１（Ａ）のＡ−Ａ部の断面図を示す従来技
術は、配線４０１の直下に模擬配線３０１を配置し、配
線４０１自体に段差を付けて配線４０１を移動しにくく
しようとするものであるが、その効果が存在したとして
もこれは電源配線等の幅広の配線に対してであり、信号
配線等の幅狭の配線に対しては何の対策にもならない。
【００１５】すなわち、信号配線のように幅狭の配線の
場合、図１１（Ｃ）は応力が働く前の状態を示す断面図
であり、図１１（Ｄ）は応力１０７が働いた後の状態を
示す断面図であるが、信号配線１０１は浮かび上がった
構造となるため移動しやすくなってしまう。また図８乃
至図１０に示すように、一般的に信号配線１０１の下層
配線１０３は信号配線１０１と直交して位置されている
ため、模擬配線を配置することは困難である。
場合、図１１（Ｃ）は応力が働く前の状態を示す断面図
であり、図１１（Ｄ）は応力１０７が働いた後の状態を
示す断面図であるが、信号配線１０１は浮かび上がった
構造となるため移動しやすくなってしまう。また図８乃
至図１０に示すように、一般的に信号配線１０１の下層
配線１０３は信号配線１０１と直交して位置されている
ため、模擬配線を配置することは困難である。
【００１６】このように図１１に示す従来技術は、信号
配線の直下に模擬配線を配置することは困難であり、た
とえ配置することが出来たとしても信号配線は応力に対
して移動しやすくなってしまい、半導体装置が誤動作を
起こしてしまうという問題点を有する。
配線の直下に模擬配線を配置することは困難であり、た
とえ配置することが出来たとしても信号配線は応力に対
して移動しやすくなってしまい、半導体装置が誤動作を
起こしてしまうという問題点を有する。
【００１７】したがって本発明は、層間絶縁膜の応力を
有効に緩和することにより信号配線の移動を抑制し、か
つ、大きな占有面積を必要としないで設置可能の模擬配
線構造を有する半導体装置を提供することである。
有効に緩和することにより信号配線の移動を抑制し、か
つ、大きな占有面積を必要としないで設置可能の模擬配
線構造を有する半導体装置を提供することである。
【００１８】
【課題を解決するための手段】本発明の特徴は、半導体
基板上の絶縁膜上に第１の方向に延在して形成された信
号配線と、前記信号配線の近傍に配置され前記信号配線
を応力から保護する模擬配線構造とを具備する半導体装
置において、前記模擬配線構造は前記第１の方向に延び
る第１の模擬配線と、前記第１の方向と直角の方向であ
る第２の方向に延びる複数の第２の模擬配線とを有して
構成されており、かつ 複数の前記第２の模擬配線の配
列の中央から周辺に向かって順次該第２の模擬配線の長
さが減少している半導体装置にある。 本発明の他の特徴
は、半導体基板上の絶縁膜上に第１の方向に延在して形
成された信号配線と、前記信号配線の近傍に配置され前
記信号配線を応力から保護する模擬配線構造とを具備す
る半導体装置において、前記模擬配線構造は前記第１の
方向に延びる第１の模擬配線と、前記第１の方向と直角
の方向である第２の方向に延びる複数の第２の模擬配線
とを有して構成されており、かつ複数の前記第２の模擬
配線のうち一群の該第２の模擬配線の長さが残りの一群
の該第２の模擬配線の長さより長い半導体装置にある。
本発明の別の特徴は、半導体基板上の絶縁膜上に第１の
方向に延在して形成された信号配線と、前記信号配線の
近傍に配置され前記信号配線を応力から保護する模擬配
線構造とを具備する半導体装置において、前記模擬配線
構造は前記第１の方向に延びる複数の第１の模擬配線
と、前記第１の方向と直角の方向である第２の方向に延
びる複数の第２の模擬配線とを有して格子形状となって
おり、かつ複数本の前記第１の模擬配線のうちに前記第
２の模擬配線とは異なる層の第１の模擬配線を有し、こ
の異なる層の第１の模擬配線と前記第２の模擬配線とが
接続孔を通して接続されている半導体装置にある。
基板上の絶縁膜上に第１の方向に延在して形成された信
号配線と、前記信号配線の近傍に配置され前記信号配線
を応力から保護する模擬配線構造とを具備する半導体装
置において、前記模擬配線構造は前記第１の方向に延び
る第１の模擬配線と、前記第１の方向と直角の方向であ
る第２の方向に延びる複数の第２の模擬配線とを有して
構成されており、かつ 複数の前記第２の模擬配線の配
列の中央から周辺に向かって順次該第２の模擬配線の長
さが減少している半導体装置にある。 本発明の他の特徴
は、半導体基板上の絶縁膜上に第１の方向に延在して形
成された信号配線と、前記信号配線の近傍に配置され前
記信号配線を応力から保護する模擬配線構造とを具備す
る半導体装置において、前記模擬配線構造は前記第１の
方向に延びる第１の模擬配線と、前記第１の方向と直角
の方向である第２の方向に延びる複数の第２の模擬配線
とを有して構成されており、かつ複数の前記第２の模擬
配線のうち一群の該第２の模擬配線の長さが残りの一群
の該第２の模擬配線の長さより長い半導体装置にある。
本発明の別の特徴は、半導体基板上の絶縁膜上に第１の
方向に延在して形成された信号配線と、前記信号配線の
近傍に配置され前記信号配線を応力から保護する模擬配
線構造とを具備する半導体装置において、前記模擬配線
構造は前記第１の方向に延びる複数の第１の模擬配線
と、前記第１の方向と直角の方向である第２の方向に延
びる複数の第２の模擬配線とを有して格子形状となって
おり、かつ複数本の前記第１の模擬配線のうちに前記第
２の模擬配線とは異なる層の第１の模擬配線を有し、こ
の異なる層の第１の模擬配線と前記第２の模擬配線とが
接続孔を通して接続されている半導体装置にある。
【００１９】
【発明の実施の形態】図１は本発明に関連する技術を示
す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＡ−Ａ
部の断面図である。
す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＡ−Ａ
部の断面図である。
【００２０】信号配線１０１が複数本、例えば４本ある
程度等間隔でＹ方向を延在配置されている。信号配線１
０１下には、層間絶縁膜１０９を介して上面がフィール
ド絶縁膜等の絶縁膜となっている半導体基板１００上を
信号配線１０１より下層の配線１０３が信号配線１０１
に対して直角方向、すなわちＸ方向に延在配置され、層
間絶縁膜１０８上を信号配線１０１と平行にＹ方向に信
号配線１０１より上層の配線１０４が延在配置され、下
層の配線１０３と上層の配線１０４とが層間絶縁膜１０
９，１０８に形成された接続孔１０２を通して接続され
ている。
程度等間隔でＹ方向を延在配置されている。信号配線１
０１下には、層間絶縁膜１０９を介して上面がフィール
ド絶縁膜等の絶縁膜となっている半導体基板１００上を
信号配線１０１より下層の配線１０３が信号配線１０１
に対して直角方向、すなわちＸ方向に延在配置され、層
間絶縁膜１０８上を信号配線１０１と平行にＹ方向に信
号配線１０１より上層の配線１０４が延在配置され、下
層の配線１０３と上層の配線１０４とが層間絶縁膜１０
９，１０８に形成された接続孔１０２を通して接続され
ている。
【００２１】この接続孔１０２の近傍の層間絶縁膜１０
９上を１本の模擬配線１０５が信号配線１０１と平行に
Ｙ方向に延在して配置形成し、さらに信号配線１０１に
垂直な方向、すなわちＸ方向を延在する複数本、例えば
１２本の模擬配線１０６を模擬配線１０５より信号配線
１０１の群より外側に配置する。
９上を１本の模擬配線１０５が信号配線１０１と平行に
Ｙ方向に延在して配置形成し、さらに信号配線１０１に
垂直な方向、すなわちＸ方向を延在する複数本、例えば
１２本の模擬配線１０６を模擬配線１０５より信号配線
１０１の群より外側に配置する。
【００２２】模擬配線構造を形成する模擬配線１０５と
模擬配線１０６は連続的に形成されている。すなわち、
層間絶縁膜１０９上の導電膜をパターニングする事によ
り、信号配線１０１の群と模擬配線１０５，１０６によ
る模擬配線構造を同時に形成することが出来るから、模
擬配線構造を設けたことによる製造工程の増加は生じな
い。
模擬配線１０６は連続的に形成されている。すなわち、
層間絶縁膜１０９上の導電膜をパターニングする事によ
り、信号配線１０１の群と模擬配線１０５，１０６によ
る模擬配線構造を同時に形成することが出来るから、模
擬配線構造を設けたことによる製造工程の増加は生じな
い。
【００２３】ここで模擬配線もしくは模擬配線構造と
は、そこに電気信号や電源電位等の電位が与えられるも
のではなく電気的にはフローティング状態であり、構造
的には絶縁物に囲まれた孤立状のものである。
は、そこに電気信号や電源電位等の電位が与えられるも
のではなく電気的にはフローティング状態であり、構造
的には絶縁物に囲まれた孤立状のものである。
【００２４】層間絶縁膜１０８，１０９において、信号
配線１０１上の層間絶縁膜１０８のほうが信号配線１０
１下の層間絶縁膜１０９よりも熱膨張係数が高いため、
信号配線１０１および模擬配線１０８，１０９に応力が
働く。
配線１０１上の層間絶縁膜１０８のほうが信号配線１０
１下の層間絶縁膜１０９よりも熱膨張係数が高いため、
信号配線１０１および模擬配線１０８，１０９に応力が
働く。
【００２５】この応力のうちで信号配線や模擬配線に直
角方向、すなわちＸ方向の応力によりこれら信号配線や
模擬配線はＸ方向に移動しやすくなる。
角方向、すなわちＸ方向の応力によりこれら信号配線や
模擬配線はＸ方向に移動しやすくなる。
【００２６】図１（Ａ）において模擬配線構造体１０
５，１０６が存在しない場合は、信号配線１０１と直角
方向のＸ方向の応力１０７により信号配線１０１がＸ方
向に移動しやすくなり、この信号配線１０１の群の最外
郭に位置する信号配線１０１Ａが接続孔１０２において
他の配線とのショート事故を発生する。
５，１０６が存在しない場合は、信号配線１０１と直角
方向のＸ方向の応力１０７により信号配線１０１がＸ方
向に移動しやすくなり、この信号配線１０１の群の最外
郭に位置する信号配線１０１Ａが接続孔１０２において
他の配線とのショート事故を発生する。
【００２７】しかしながら図１（Ａ）においては信号配
線１０１にとって最も厳しいＸ方向の応力１０７と平行
の模擬配線１０６、すなわちＸ方向に延在する模擬配線
１０６を設けている。この模擬配線１０６は応力１０７
と平行であるから移動しにくく、したがって信号配線１
０１に対して応力１０７を有効に緩和させることができ
る。
線１０１にとって最も厳しいＸ方向の応力１０７と平行
の模擬配線１０６、すなわちＸ方向に延在する模擬配線
１０６を設けている。この模擬配線１０６は応力１０７
と平行であるから移動しにくく、したがって信号配線１
０１に対して応力１０７を有効に緩和させることができ
る。
【００２８】また、例えば、信号配線１０１の移動防止
の作用が図９と同等の場合、図１の模擬配線構造が占有
する配置面積は、図９の模擬配線構造が占有する配置面
積の半分以下にすることができる。
の作用が図９と同等の場合、図１の模擬配線構造が占有
する配置面積は、図９の模擬配線構造が占有する配置面
積の半分以下にすることができる。
【００２９】図２は本発明の第１の実施の形態を示す平
面図である。この実施の形態では、信号配線１０１に垂
直のＹ方向に延在して配置する模擬配線１０６の長さ
を、ショート事故が一番問題となる接続孔１０２に対向
する中央部分を最も長くしそれより順次短くなるように
配置し、応力１０７を信号配線１０１に対して分散する
事を実現している。
面図である。この実施の形態では、信号配線１０１に垂
直のＹ方向に延在して配置する模擬配線１０６の長さ
を、ショート事故が一番問題となる接続孔１０２に対向
する中央部分を最も長くしそれより順次短くなるように
配置し、応力１０７を信号配線１０１に対して分散する
事を実現している。
【００３０】図３は本発明の第２の実施の形態を示す図
であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＡ−Ａ部の
断面図である。
であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＡ−Ａ部の
断面図である。
【００３１】図１の模擬配線１０５，１０６から成る模
擬配線構造の他に、さらに下層に模擬配線３０１を配
置、かつ模擬配線１０６と模擬配線３０１とを接続孔３
０２で接続して格子形状の模擬配線構造を構成してい
る。この模擬配線３０１は、下層の信号配線１０３を導
体膜をパターニングして形成するときに同時に形成する
ことができる。
擬配線構造の他に、さらに下層に模擬配線３０１を配
置、かつ模擬配線１０６と模擬配線３０１とを接続孔３
０２で接続して格子形状の模擬配線構造を構成してい
る。この模擬配線３０１は、下層の信号配線１０３を導
体膜をパターニングして形成するときに同時に形成する
ことができる。
【００３２】この模擬配線３０１は上層の層間絶縁膜１
０８には接していないからその影響を受けない。従って
模擬配線３０１と接続している模擬配線１０６，１０５
も応力１０７の影響は受けにくくなり、移動することは
ない。この応力に対する効果は図１及び図２の構造より
絶大で、かつその配置面積もさらに小さくできる。
０８には接していないからその影響を受けない。従って
模擬配線３０１と接続している模擬配線１０６，１０５
も応力１０７の影響は受けにくくなり、移動することは
ない。この応力に対する効果は図１及び図２の構造より
絶大で、かつその配置面積もさらに小さくできる。
【００３３】図４は本発明の第３の実施の形態を示す平
面図である。この実施の形態では上述した効果を、複数
の模擬配線１０６のうち選択的に選ばれた模擬配線１０
６の長さを変更し、第１の実施の形態よりも更に、信号
配線１０１に対する応力１０７を分散する事を実現して
いる。
面図である。この実施の形態では上述した効果を、複数
の模擬配線１０６のうち選択的に選ばれた模擬配線１０
６の長さを変更し、第１の実施の形態よりも更に、信号
配線１０１に対する応力１０７を分散する事を実現して
いる。
【００３４】図５は本発明に関連する他の技術を示す平
面図である。この図５は上述した効果を図１の模擬配線
１０５を模擬配線１０６より信号配線１０１から離間さ
せたことで実現している。このような模擬配線１０５の
離間構成を図２乃至図４の構造に適用することも可能で
ある。
面図である。この図５は上述した効果を図１の模擬配線
１０５を模擬配線１０６より信号配線１０１から離間さ
せたことで実現している。このような模擬配線１０５の
離間構成を図２乃至図４の構造に適用することも可能で
ある。
【００３５】図６は本発明に関連する別の技術を示す平
面図である。この図６は図１の模擬配線１０５を複数本
配置し、模擬配線の形状を格子状にしたことにより上述
した効果を実現している。このような格子状構成を図２
乃至図４の構造に適用することも可能である。
面図である。この図６は図１の模擬配線１０５を複数本
配置し、模擬配線の形状を格子状にしたことにより上述
した効果を実現している。このような格子状構成を図２
乃至図４の構造に適用することも可能である。
【００３６】図７は本発明に関連するさらに別の技術を
示す平面図である。上記した模擬配線の線幅は信号配線
の線幅とほぼ等しかったが、この図７では模擬配線１０
５，１０６の線幅を信号配線１０１の線幅より大きくす
ることで上述効果を実現したものである。
示す平面図である。上記した模擬配線の線幅は信号配線
の線幅とほぼ等しかったが、この図７では模擬配線１０
５，１０６の線幅を信号配線１０１の線幅より大きくす
ることで上述効果を実現したものである。
【００３７】
【発明の効果】以上説明したように、本発明による半導
体装置は、模擬配線を信号線に対し平行及び垂直に配置
し、あるいは下層にも配置し、模擬配線どうしを接続し
ているため、この模擬配線構造の占有する配置面積を小
にして応力に対して非常に強い構造になっている。した
がって高集積度を維持して信頼性の高い半導体装置が得
られる。
体装置は、模擬配線を信号線に対し平行及び垂直に配置
し、あるいは下層にも配置し、模擬配線どうしを接続し
ているため、この模擬配線構造の占有する配置面積を小
にして応力に対して非常に強い構造になっている。した
がって高集積度を維持して信頼性の高い半導体装置が得
られる。
【図１】本発明に関連する技術を示す図であり、（Ａ）
は平面図、（Ｂ）は（Ａ）のＡ−Ａ部の断面図である。
は平面図、（Ｂ）は（Ａ）のＡ−Ａ部の断面図である。
【図２】本発明の第１の実施の形態を示す平面図であ
る。
る。
【図３】本発明の第２の実施の形態を示す図であり、
（Ａ）は平面図、（Ｂ）は（Ａ）のＡ−Ａ部の断面図で
ある。
（Ａ）は平面図、（Ｂ）は（Ａ）のＡ−Ａ部の断面図で
ある。
【図４】本発明の第３の実施の形態を示す平面図であ
る。
る。
【図５】本発明に関連する他の技術を示す平面図であ
る。
る。
【図６】本発明に関連する別の技術を示す平面図であ
る。
る。
【図７】本発明に関連するさらに別の技術を示す平面図
である。
である。
【図８】従来技術を示す図であり、（Ａ）は平面図、
（Ｂ）は（Ａ）のＡ−Ａ部の応力が働く前の状態を示す
断面図、（Ｃ）は（Ａ）のＡ−Ａ部の応力が働いた後の
状態を示す断面図である。
（Ｂ）は（Ａ）のＡ−Ａ部の応力が働く前の状態を示す
断面図、（Ｃ）は（Ａ）のＡ−Ａ部の応力が働いた後の
状態を示す断面図である。
【図９】図８の従来技術を応用した例を示す平面図であ
る。
る。
【図１０】他の従来技術を示す図であり、（Ａ）は平面
図、（Ｂ）は（Ａ）のＡ−Ａ部の応力が働く前の状態を
示す断面図、（Ｃ）は（Ａ）のＡ−Ａ部の応力が働いた
後の状態を示す断面図である。
図、（Ｂ）は（Ａ）のＡ−Ａ部の応力が働く前の状態を
示す断面図、（Ｃ）は（Ａ）のＡ−Ａ部の応力が働いた
後の状態を示す断面図である。
【図１１】別の従来技術を示す図であり、（Ａ）は平面
図、（Ｂ）は（Ａ）のＡ−Ａ部の断面図、（Ｃ）はこの
別の従来技術を信号配線に適用したときの応力が働く前
の状態を示す断面図、（Ｄ）はこの別の従来技術を信号
配線に適用したときの応力が働いた後の状態を示す断面
図である。
図、（Ｂ）は（Ａ）のＡ−Ａ部の断面図、（Ｃ）はこの
別の従来技術を信号配線に適用したときの応力が働く前
の状態を示す断面図、（Ｄ）はこの別の従来技術を信号
配線に適用したときの応力が働いた後の状態を示す断面
図である。
１００ 半導体基板 １０１ 信号配線 １０１Ａ 信号配線１０１の最外郭の信号配線 １０２ 信号配線間の接続孔 １０３ 信号配線１０１より下層の配線 １０４ 信号配線１０１より上層の配線 １０５ 信号配線１０１に平行に配置する模擬配線 １０６ 信号配線１０１に垂直に配置する模擬配線 １０７ 応力 １０８ 信号配線１０１の上の層間絶縁膜 １０９ 信号配線１０１の下の層間絶縁膜 ３０１ 信号配線１０１より下層の配線層による模擬
配線 ３０２ 模擬配線間の接続孔 ４０１ 幅が広い配線（主に電極配線）
配線 ３０２ 模擬配線間の接続孔 ４０１ 幅が広い配線（主に電極配線）
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/3205 - 21/3213 H01L 21/768
Claims (4)
- 【請求項１】 半導体基板上の絶縁膜上に第１の方向に
延在して形成された信号配線と、前記信号配線の近傍に
配置され前記信号配線を応力から保護する模擬配線構造
とを具備する半導体装置において、前記模擬配線構造は
前記第１の方向に延びる第１の模擬配線と、前記第１の
方向と直角の方向である第２の方向に延びる複数の第２
の模擬配線とを有して構成されており、かつ 複数の前
記第２の模擬配線の配列の中央から周辺に向かって順次
該第２の模擬配線の長さが減少していることを特徴とす
る半導体装置。 - 【請求項２】 半導体基板上の絶縁膜上に第１の方向に
延在して形成された信号配線と、前記信号配線の近傍に
配置され前記信号配線を応力から保護する模擬配線構造
とを具備する半導体装置において、前記模擬配線構造は
前記第１の方向に延びる第１の模擬配線と、前記第１の
方向と直角の方向である第２の方向に延びる複数の第２
の模擬配線とを有して構成されており、かつ複数の前記
第２の模擬配線のうち一群の該第２の模擬配線の長さが
残りの一群の該第２の模擬配線の長さより長いことを特
徴とする半導体装置。 - 【請求項３】 半導体基板上の絶縁膜上に第１の方向に
延在して形成された信号配線と、前記信号配線の近傍に
配置され前記信号配線を応力から保護する模擬配線構造
とを具備する半導体装置において、前記模擬配線構造は
前記第１の方向に延びる複数の第１の模擬配線と、前記
第１の方向と直角の方向である第２の方向に延びる複数
の第２の模擬配線とを有して格子形状となっており、か
つ複数本の前記第１の模擬配線のうちに前記第２の模擬
配線とは異なる層の第１の模擬配線を有し、この異なる
層の第１の模擬配線と前記第２の模擬配線とが接続孔を
通して接続されていることを特徴とする半導体装置。 - 【請求項４】 前記信号配線と前記模擬配線構造との間
に、前記信号配線より下層の配線と前記信号配線より上
層の配線を接続する接続孔が設けられており、該接続孔
を通して該上層の配線と該下層の配線とが接続されてい
ることを特徴とする請求項１、請求項２又は請求項３記
載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8167679A JP2806892B2 (ja) | 1996-06-27 | 1996-06-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8167679A JP2806892B2 (ja) | 1996-06-27 | 1996-06-27 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1012615A JPH1012615A (ja) | 1998-01-16 |
| JP2806892B2 true JP2806892B2 (ja) | 1998-09-30 |
Family
ID=15854220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8167679A Expired - Fee Related JP2806892B2 (ja) | 1996-06-27 | 1996-06-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2806892B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6325951A (ja) * | 1986-07-17 | 1988-02-03 | Nec Corp | 半導体装置 |
| JPH02297953A (ja) * | 1989-05-11 | 1990-12-10 | Nec Corp | 半導体装置 |
| US5379233A (en) * | 1991-07-19 | 1995-01-03 | Lsi Logic Corporation | Method and structure for improving patterning design for processing |
-
1996
- 1996-06-27 JP JP8167679A patent/JP2806892B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1012615A (ja) | 1998-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3129836B2 (ja) | Ｖｌｓｉ回路の導体路配置 | |
| JP2513443B2 (ja) | 多層回路基板組立体 | |
| US6524898B2 (en) | Method of fabricating a protective element in an SOI substrate | |
| US6429521B1 (en) | Semiconductor integrated circuit device and its manufacturing method | |
| CN1085406C (zh) | 半导体器件 | |
| KR930005493B1 (ko) | 반도체집적회로장치 | |
| JP2806892B2 (ja) | 半導体装置 | |
| JPS6049649A (ja) | 半導体集積回路装置 | |
| EP0394878B1 (en) | Semiconductor device having multi-layered wiring structure | |
| KR100306411B1 (ko) | 반도체장치배선의레이아웃방법및반도체장치를위한배선레이아웃프로그램이기록되는기록매체 | |
| JPH0661230A (ja) | 半導体集積回路装置 | |
| JP3696706B2 (ja) | 半導体装置の電源線構造 | |
| JP2522837B2 (ja) | ウエハ・スケ―ル半導体装置 | |
| EP0199875B1 (en) | Integrated semiconductor circuit device with multilayer wiring | |
| KR100200687B1 (ko) | 새로운 패드층을 구비하는 반도체장치 | |
| US8164195B2 (en) | Pad structure of semiconductor integrated circuit apparatus | |
| JPH08213466A (ja) | 半導体集積回路 | |
| JPH0716100B2 (ja) | 多層配線モジュール | |
| KR19980018055A (ko) | 반도체 장치 | |
| JPH10506760A (ja) | 半導体メモリ装置用周辺回路 | |
| JPS62259500A (ja) | 回路基板 | |
| JP3039163B2 (ja) | 半導体装置の製造方法 | |
| JP4594599B2 (ja) | 半導体集積回路 | |
| JP2743389B2 (ja) | メモリ装置 | |
| KR20000003630A (ko) | 반도체소자의 저항 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980616 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070724 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080724 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090724 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |