JP2806778B2 - 変換索引バッファクリア命令処理方式 - Google Patents
変換索引バッファクリア命令処理方式Info
- Publication number
- JP2806778B2 JP2806778B2 JP6008061A JP806194A JP2806778B2 JP 2806778 B2 JP2806778 B2 JP 2806778B2 JP 6008061 A JP6008061 A JP 6008061A JP 806194 A JP806194 A JP 806194A JP 2806778 B2 JP2806778 B2 JP 2806778B2
- Authority
- JP
- Japan
- Prior art keywords
- tlb
- clear
- request
- processor
- processors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
- G06F9/30047—Prefetch instructions; cache control instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/68—Details of translation look-aside buffer [TLB]
- G06F2212/682—Multiprocessor TLB consistency
Description
【０００１】
【産業上の利用分野】本発明は、変換索引バッファクリ
ア命令処理方式に関し、特に各プロセッサ内のアドレス
変換情報を保持するバッファメモリであるＴＬＢのクリ
アを行う変換索引バッファクリア命令処理方式に関す
る。
ア命令処理方式に関し、特に各プロセッサ内のアドレス
変換情報を保持するバッファメモリであるＴＬＢのクリ
アを行う変換索引バッファクリア命令処理方式に関す
る。
【０００２】
【従来の技術】従来の変換索引バッファクリア命令処理
方式は、マルチプロセッサシステムにおける各プロセッ
サ内のアドレス変換情報を保持するＴＬＢのクリア命令
の処理に際しては、すべてのプロセッサ内のＴＬＢ内容
の一貫性を保つために、ＴＬＢクリア要求を出したプロ
セッサが、他のすべてのプロセッサからのＴＬＢクリア
処理終了の通知を受信するまで待機していた。
方式は、マルチプロセッサシステムにおける各プロセッ
サ内のアドレス変換情報を保持するＴＬＢのクリア命令
の処理に際しては、すべてのプロセッサ内のＴＬＢ内容
の一貫性を保つために、ＴＬＢクリア要求を出したプロ
セッサが、他のすべてのプロセッサからのＴＬＢクリア
処理終了の通知を受信するまで待機していた。
【０００３】また、従来の変換索引バッファクリア命令
処理方式は、複数のプロセッサが、クリア要求を行った
場合には、順番にそれらのクリアを行うために、順番が
来るまでそれぞれ待機をする必要があった。
処理方式は、複数のプロセッサが、クリア要求を行った
場合には、順番にそれらのクリアを行うために、順番が
来るまでそれぞれ待機をする必要があった。
【０００４】図３は、従来の変換索引バッファクリア命
令処理方式の一例を示すブロック図である。図３に示す
ように、ｎ（ｎ≧２）台のプロセッサＰ３−１，Ｐ３−
２，……Ｐ３−ｎから成るマルチプロセッサシステム
は、システム内にＴＬＢクリア要求が不可能であるか否
かを示す一つのフラグＦ３を有している。
令処理方式の一例を示すブロック図である。図３に示す
ように、ｎ（ｎ≧２）台のプロセッサＰ３−１，Ｐ３−
２，……Ｐ３−ｎから成るマルチプロセッサシステム
は、システム内にＴＬＢクリア要求が不可能であるか否
かを示す一つのフラグＦ３を有している。
【０００５】そして、フラグＦ３は、ＴＬＢクリア要求
を行う場合には、要求元プロセッサＰ３−ｉ（ｉは、
１，２，…ｎ）でテストされることにより、ＴＬＢクリ
ア要求が不可能でなければ不可能にセットされて、すべ
てのプロセッサのＴＬＢクリア処理を終了した後に要求
元プロセッサＰ３−ｉによってリセットされている。
を行う場合には、要求元プロセッサＰ３−ｉ（ｉは、
１，２，…ｎ）でテストされることにより、ＴＬＢクリ
ア要求が不可能でなければ不可能にセットされて、すべ
てのプロセッサのＴＬＢクリア処理を終了した後に要求
元プロセッサＰ３−ｉによってリセットされている。
【０００６】例えば、プロセッサＰ３−１が、ＴＬＢク
リア命令を実行した場合に、実行部３１−１が、ＴＬＢ
クリア要求の不可能を示すフラグＦ３をテストして、Ｔ
ＬＢクリア要求が不可能でなければ、フラグＦ３をＴＬ
Ｂクリア要求の不可能な状態にセットして、すべての他
のプロセッサＰ３−２，……Ｐ３−ｎにクリア要求を送
信している。また、ＴＬＢクリア要求が不可能になって
いるときには、ＴＬＢクリア要求が可能になるまで待機
している。
リア命令を実行した場合に、実行部３１−１が、ＴＬＢ
クリア要求の不可能を示すフラグＦ３をテストして、Ｔ
ＬＢクリア要求が不可能でなければ、フラグＦ３をＴＬ
Ｂクリア要求の不可能な状態にセットして、すべての他
のプロセッサＰ３−２，……Ｐ３−ｎにクリア要求を送
信している。また、ＴＬＢクリア要求が不可能になって
いるときには、ＴＬＢクリア要求が可能になるまで待機
している。
【０００７】そして、この送信が終了したときには、す
べての他のプロセッサＰ３−２，……Ｐ３−ｎからのＴ
ＬＢクリア処理終了の通知が受信されるまで待機してい
る。また、実行部３１−１が、すべての他のプロセッサ
Ｐ３−２，……Ｐ３−ｎからのＴＬＢクリア処理終了の
通知の受信をしたならば、フラグＦ３をリセットして命
令を終了している。
べての他のプロセッサＰ３−２，……Ｐ３−ｎからのＴ
ＬＢクリア処理終了の通知が受信されるまで待機してい
る。また、実行部３１−１が、すべての他のプロセッサ
Ｐ３−２，……Ｐ３−ｎからのＴＬＢクリア処理終了の
通知の受信をしたならば、フラグＦ３をリセットして命
令を終了している。
【０００８】一方、プロセッサＰ３−１は、ＴＬＢクリ
アの命令が終了した場合と、ＴＬＢクリアの命令の実行
を待機した場合とに、すべての他のプロセッサＰ３−
２，……Ｐ３−ｎからのＴＬＢクリア要求の有無を順次
に調べている。
アの命令が終了した場合と、ＴＬＢクリアの命令の実行
を待機した場合とに、すべての他のプロセッサＰ３−
２，……Ｐ３−ｎからのＴＬＢクリア要求の有無を順次
に調べている。
【０００９】そして、プロセッサＰ３−２からのＴＬＢ
クリア要求がプロセッサＰ３−１，Ｐ３−３，……Ｐ３
−ｎに送信された場合には、そのプロセッサＰ３−２か
らの要求に合ったクリア処理を行って、そのクリア処理
が終了したならば、要求元のプロセッサＰ３−２に処理
の終了の通知を送信し、次の命令の実行へと移行してい
る。
クリア要求がプロセッサＰ３−１，Ｐ３−３，……Ｐ３
−ｎに送信された場合には、そのプロセッサＰ３−２か
らの要求に合ったクリア処理を行って、そのクリア処理
が終了したならば、要求元のプロセッサＰ３−２に処理
の終了の通知を送信し、次の命令の実行へと移行してい
る。
【００１０】
【発明が解決しようとする課題】上述した従来の変換索
引バッファクリア命令処理方式では、マルチプロセッサ
システムにおける各プロセッサ内のアドレス変換情報を
保持するＴＬＢのクリア命令の処理に際して、すべての
プロセッサ内のＴＬＢの内容の一貫性を保つためには、
ＴＬＢクリア要求を出したプロセッサが、他のすべての
プロセッサからのＴＬＢクリア処理の終了通知を受信す
るまで、次の命令の処理へ移行せずに待機しなければな
らないという問題点がある。
引バッファクリア命令処理方式では、マルチプロセッサ
システムにおける各プロセッサ内のアドレス変換情報を
保持するＴＬＢのクリア命令の処理に際して、すべての
プロセッサ内のＴＬＢの内容の一貫性を保つためには、
ＴＬＢクリア要求を出したプロセッサが、他のすべての
プロセッサからのＴＬＢクリア処理の終了通知を受信す
るまで、次の命令の処理へ移行せずに待機しなければな
らないという問題点がある。
【００１１】また、従来の変換索引バッファクリア命令
処理方式では、複数のプロセッサがクリア要求を行った
場合には、順番にそれらのクリアを行うために、順番が
来るまでそれぞれ待機をする必要があるという問題点が
ある。
処理方式では、複数のプロセッサがクリア要求を行った
場合には、順番にそれらのクリアを行うために、順番が
来るまでそれぞれ待機をする必要があるという問題点が
ある。
【００１２】このために、従来の変換索引バッファクリ
ア命令処理方式は、プロセッサの数が増加するのに伴
い、ＴＬＢクリア命令の処理時間が増加してしまい、処
理性能を低下させる要因になるという欠点を有してい
る。
ア命令処理方式は、プロセッサの数が増加するのに伴
い、ＴＬＢクリア命令の処理時間が増加してしまい、処
理性能を低下させる要因になるという欠点を有してい
る。
【００１３】本発明の目的は、ＴＬＢクリア命令処理に
おける待機時間を減少させ、ＴＬＢクリア命令の処理を
高速化する変換索引バッファクリア命令処理方式を提供
することにある。
おける待機時間を減少させ、ＴＬＢクリア命令の処理を
高速化する変換索引バッファクリア命令処理方式を提供
することにある。
【００１４】
【課題を解決するための手段】第１の発明の変換索引バ
ッファクリア命令処理方式は、内部にメモリアドレス変
換情報を保持するＴＬＢを有して、前記ＴＬＢの部分的
および全体的な削除を行うクリア命令を実行することが
可能であるｎ台（ｎ≧２）のプロセッサを持つマルチプ
ロセッサシステムの変換索引バッファクリア命令処理方
式において、（Ａ）各々の前記プロセッサ内に、ｎ−１
個の他の前記プロセッサからのＴＬＢクリア要求を保持
するレジスタと、ｎ−１個の他の前記プロセッサからの
ＴＬＢクリア処理の終了通知を保持する第１のフラグ
と、その時に他の前記プロセッサからのＴＬＢクリア要
求が不可能であるか否かを示す第２のフラグとを有し、
（Ｂ）ｎ−１個の他の前記プロセッサからのＴＬＢクリ
ア処理の終了通知で前記第１のフラグがすべてセットさ
れたら、前記第２のフラグをリセットして、前記第１の
フラグもすべてリセットし、（Ｃ）他の前記プロセッサ
からのＴＬＢクリア要求を受信すると、前記レジスタ内
にその内容を保持して、当該の前記プロセッサは、実行
中の命令の実行を終了するなどの適切なタイミングで、
前記レジスタに保持するすべてのＴＬＢクリア要求を順
次に処理し、（Ｄ）一つのＴＬＢクリア処理を終了する
と、そのＴＬＢクリア要求の要求元の前記プロセッサに
処理の終了通知を送信して、その処理を終了したＴＬＢ
クリア要求を前記レジスタから削除し、（Ｅ）当該の前
記プロセッサで、ＴＬＢクリア命令が実行されると、前
記第２のフラグを調べ、ＴＬＢクリア要求が不可能であ
れば、可能になるまで待機して、ＴＬＢクリア要求が可
能であれば、すべての他の前記プロセッサにＴＬＢクリ
ア要求を送信して、前記第２のフラグをＴＬＢクリア要
求が不可能な状態にセットし、他の前記プロセッサから
のＴＬＢクリア処理の終了通知を待合わせずに命令を終
了する、ことを含んでいる。
ッファクリア命令処理方式は、内部にメモリアドレス変
換情報を保持するＴＬＢを有して、前記ＴＬＢの部分的
および全体的な削除を行うクリア命令を実行することが
可能であるｎ台（ｎ≧２）のプロセッサを持つマルチプ
ロセッサシステムの変換索引バッファクリア命令処理方
式において、（Ａ）各々の前記プロセッサ内に、ｎ−１
個の他の前記プロセッサからのＴＬＢクリア要求を保持
するレジスタと、ｎ−１個の他の前記プロセッサからの
ＴＬＢクリア処理の終了通知を保持する第１のフラグ
と、その時に他の前記プロセッサからのＴＬＢクリア要
求が不可能であるか否かを示す第２のフラグとを有し、
（Ｂ）ｎ−１個の他の前記プロセッサからのＴＬＢクリ
ア処理の終了通知で前記第１のフラグがすべてセットさ
れたら、前記第２のフラグをリセットして、前記第１の
フラグもすべてリセットし、（Ｃ）他の前記プロセッサ
からのＴＬＢクリア要求を受信すると、前記レジスタ内
にその内容を保持して、当該の前記プロセッサは、実行
中の命令の実行を終了するなどの適切なタイミングで、
前記レジスタに保持するすべてのＴＬＢクリア要求を順
次に処理し、（Ｄ）一つのＴＬＢクリア処理を終了する
と、そのＴＬＢクリア要求の要求元の前記プロセッサに
処理の終了通知を送信して、その処理を終了したＴＬＢ
クリア要求を前記レジスタから削除し、（Ｅ）当該の前
記プロセッサで、ＴＬＢクリア命令が実行されると、前
記第２のフラグを調べ、ＴＬＢクリア要求が不可能であ
れば、可能になるまで待機して、ＴＬＢクリア要求が可
能であれば、すべての他の前記プロセッサにＴＬＢクリ
ア要求を送信して、前記第２のフラグをＴＬＢクリア要
求が不可能な状態にセットし、他の前記プロセッサから
のＴＬＢクリア処理の終了通知を待合わせずに命令を終
了する、ことを含んでいる。
【００１５】また、第２の発明の変換索引バッファクリ
ア命令処理方式は、バスにより結合されたｎ（ｎ≧２）
台のプロセッサを持つマルチプロセッサシステムの変換
索引バッファクリア命令処理方式において、（Ａ）メモ
リアドレス変換情報を保持するＴＬＢと、前記ＴＬＢの
内容に対する部分的および全体的な削除を行うクリア命
令を実行することが可能な実行部と、前記バスを通じて
ｎ−１個の他の前記プロセッサに対する通信を行うバス
制御部と、ｎ−１個の他の前記プロセッサからのＴＬＢ
クリア要求を保持するレジスタと、ｎ−１個の他の前記
プロセッサからのＴＬＢクリア処理の終了通知の各々を
保持する第１のフラグと、その時に他の前記プロセッサ
からのＴＬＢクリア要求が不可能であるか否かを示す第
２のフラグとを各々の前記プロセッサ内に備えるととも
に、（Ｂ）ｎ−１個の他の前記プロセッサからのＴＬＢ
クリア処理の終了通知で前記第１のフラグがすべてセッ
トされたら、前記第２のフラグをリセットして、前記第
１のフラグもすべてリセットし、（Ｃ）他の前記プロセ
ッサからのＴＬＢクリア要求を受信すると、前記レジス
タ内にその内容を保持して、当該の前記プロセッサは、
実行中の命令の実行を終了するなどの適切なタイミング
で、前記レジスタに保持するすべてのＴＬＢクリア要求
を順次に処理し、（Ｄ）一つのＴＬＢクリア処理を終了
すると、そのＴＬＢクリア要求の要求元の前記プロセッ
サに処理の終了通知を送信して、その処理を終了したＴ
ＬＢクリア要求を前記レジスタから削除し、（Ｅ）当該
の前記プロセッサで、ＴＬＢクリア命令が実行される
と、前記第２のフラグを調べ、ＴＬＢクリア要求が不可
能であれば、可能になるまで待機して、ＴＬＢクリア要
求が可能であれば、すべての他の前記プロセッサにＴＬ
Ｂクリア要求を送信して、前記第２のフラグをＴＬＢク
リア要求が不可能な状態にセットし、他の前記プロセッ
サからのＴＬＢクリア処理の終了通知を待合わせずに命
令を終了する、ことを含んでいる。
ア命令処理方式は、バスにより結合されたｎ（ｎ≧２）
台のプロセッサを持つマルチプロセッサシステムの変換
索引バッファクリア命令処理方式において、（Ａ）メモ
リアドレス変換情報を保持するＴＬＢと、前記ＴＬＢの
内容に対する部分的および全体的な削除を行うクリア命
令を実行することが可能な実行部と、前記バスを通じて
ｎ−１個の他の前記プロセッサに対する通信を行うバス
制御部と、ｎ−１個の他の前記プロセッサからのＴＬＢ
クリア要求を保持するレジスタと、ｎ−１個の他の前記
プロセッサからのＴＬＢクリア処理の終了通知の各々を
保持する第１のフラグと、その時に他の前記プロセッサ
からのＴＬＢクリア要求が不可能であるか否かを示す第
２のフラグとを各々の前記プロセッサ内に備えるととも
に、（Ｂ）ｎ−１個の他の前記プロセッサからのＴＬＢ
クリア処理の終了通知で前記第１のフラグがすべてセッ
トされたら、前記第２のフラグをリセットして、前記第
１のフラグもすべてリセットし、（Ｃ）他の前記プロセ
ッサからのＴＬＢクリア要求を受信すると、前記レジス
タ内にその内容を保持して、当該の前記プロセッサは、
実行中の命令の実行を終了するなどの適切なタイミング
で、前記レジスタに保持するすべてのＴＬＢクリア要求
を順次に処理し、（Ｄ）一つのＴＬＢクリア処理を終了
すると、そのＴＬＢクリア要求の要求元の前記プロセッ
サに処理の終了通知を送信して、その処理を終了したＴ
ＬＢクリア要求を前記レジスタから削除し、（Ｅ）当該
の前記プロセッサで、ＴＬＢクリア命令が実行される
と、前記第２のフラグを調べ、ＴＬＢクリア要求が不可
能であれば、可能になるまで待機して、ＴＬＢクリア要
求が可能であれば、すべての他の前記プロセッサにＴＬ
Ｂクリア要求を送信して、前記第２のフラグをＴＬＢク
リア要求が不可能な状態にセットし、他の前記プロセッ
サからのＴＬＢクリア処理の終了通知を待合わせずに命
令を終了する、ことを含んでいる。
【００１６】さらに、第３の発明の変換索引バッファク
リア命令処理方式は、ｎ（ｎ≧２）台のプロセッサと、
前記プロセッサの相互間で通信することが可能であるか
否かを示す通信フラグとを持つマルチプロセッサシステ
ムの変換索引バッファクリア命令処理方式において、
（Ａ）メモリアドレス変換情報を保持するＴＬＢと、前
記通信フラグが通信可能状態である場合にｎ−１個の他
の前記プロセッサに対して通信するとともに前記ＴＬＢ
の内容に対する部分的および全体的な削除を行えるクリ
ア命令を実行することが可能である実行部と、ｎ−１個
の他の前記プロセッサからのＴＬＢクリア要求を保持す
るレジスタと、ｎ−１個の他の前記プロセッサからのＴ
ＬＢクリア処理の終了通知の各々を保持する第１のフラ
グと、その時に他の前記プロセッサからのＴＬＢクリア
要求が不可能であるか否かを示す第２のフラグとをそれ
ぞれの前記プロセッサ内に備えるとともに、（Ｂ）ｎ−
１個の他の前記プロセッサからのＴＬＢクリア処理の終
了通知で前記第１のフラグがすべてセットされたら、前
記第２のフラグをリセットして、前記第１のフラグもす
べてリセットし、（Ｃ）他の前記プロセッサからのＴＬ
Ｂクリア要求を受信すると、前記レジスタ内にその内容
を保持して、当該の前記プロセッサは、実行中の命令の
実行を終了するなどの適切なタイミングで、前記レジス
タに保持するすべてのＴＬＢクリア要求を順次に処理
し、（Ｄ）一つのＴＬＢクリア処理を終了すると、その
ＴＬＢクリア要求の要求元の前記プロセッサに処理の終
了通知を送信して、その処理を終了したＴＬＢクリア要
求を前記レジスタから削除し、（Ｅ）当該の前記プロセ
ッサで、ＴＬＢクリア命令が実行されると、前記第２の
フラグを調べ、ＴＬＢクリア要求が不可能であれば、可
能になるまで待機して、ＴＬＢクリア要求が可能であれ
ば、すべての他の前記プロセッサにＴＬＢクリア要求を
送信して、前記第２のフラグをＴＬＢクリア要求が不可
能な状態にセットし、他の前記プロセッサからのＴＬＢ
クリア処理の終了通知を待合わせずに命令を終了する、
ことを含んでいる。
リア命令処理方式は、ｎ（ｎ≧２）台のプロセッサと、
前記プロセッサの相互間で通信することが可能であるか
否かを示す通信フラグとを持つマルチプロセッサシステ
ムの変換索引バッファクリア命令処理方式において、
（Ａ）メモリアドレス変換情報を保持するＴＬＢと、前
記通信フラグが通信可能状態である場合にｎ−１個の他
の前記プロセッサに対して通信するとともに前記ＴＬＢ
の内容に対する部分的および全体的な削除を行えるクリ
ア命令を実行することが可能である実行部と、ｎ−１個
の他の前記プロセッサからのＴＬＢクリア要求を保持す
るレジスタと、ｎ−１個の他の前記プロセッサからのＴ
ＬＢクリア処理の終了通知の各々を保持する第１のフラ
グと、その時に他の前記プロセッサからのＴＬＢクリア
要求が不可能であるか否かを示す第２のフラグとをそれ
ぞれの前記プロセッサ内に備えるとともに、（Ｂ）ｎ−
１個の他の前記プロセッサからのＴＬＢクリア処理の終
了通知で前記第１のフラグがすべてセットされたら、前
記第２のフラグをリセットして、前記第１のフラグもす
べてリセットし、（Ｃ）他の前記プロセッサからのＴＬ
Ｂクリア要求を受信すると、前記レジスタ内にその内容
を保持して、当該の前記プロセッサは、実行中の命令の
実行を終了するなどの適切なタイミングで、前記レジス
タに保持するすべてのＴＬＢクリア要求を順次に処理
し、（Ｄ）一つのＴＬＢクリア処理を終了すると、その
ＴＬＢクリア要求の要求元の前記プロセッサに処理の終
了通知を送信して、その処理を終了したＴＬＢクリア要
求を前記レジスタから削除し、（Ｅ）当該の前記プロセ
ッサで、ＴＬＢクリア命令が実行されると、前記第２の
フラグを調べ、ＴＬＢクリア要求が不可能であれば、可
能になるまで待機して、ＴＬＢクリア要求が可能であれ
ば、すべての他の前記プロセッサにＴＬＢクリア要求を
送信して、前記第２のフラグをＴＬＢクリア要求が不可
能な状態にセットし、他の前記プロセッサからのＴＬＢ
クリア処理の終了通知を待合わせずに命令を終了する、
ことを含んでいる。
【００１７】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は本発明の変換索引バッファクリア命
令処理方式の第１の実施例を示すブロック図である。図
１に示すように、第１の実施例のマルチプロセッサシス
テムは、バスＢ１によって結合されたｎ（ｎ≧２）台の
プロセッサＰ１−１，Ｐ１−２，……Ｐ１−ｎから構成
されている。
て説明する。図１は本発明の変換索引バッファクリア命
令処理方式の第１の実施例を示すブロック図である。図
１に示すように、第１の実施例のマルチプロセッサシス
テムは、バスＢ１によって結合されたｎ（ｎ≧２）台の
プロセッサＰ１−１，Ｐ１−２，……Ｐ１−ｎから構成
されている。
【００１８】また、各プロセッサＰ１−ｉ（ｉは、１，
２，…ｎ）は、バスＢ１を制御するバス制御部１１−ｉ
と、命令の実行を行う実行部１２−ｉと、メモリのアド
レス変換情報を保持するＴＬＢ１３−ｉと、ＴＬＢクリ
ア要求が不可能か否かを示すフラグ１４−ｉと、他のプ
ロセッサがクリア要求の処理を終了したことを示したク
リア処理の終了信号を保持するｎ−１個のフラグ１５−
ｉと、すべての他の各プロセッサに対応するｎ−１個の
ＴＬＢクリア要求を保持するレジスタ１６−ｉとを有し
ている。
２，…ｎ）は、バスＢ１を制御するバス制御部１１−ｉ
と、命令の実行を行う実行部１２−ｉと、メモリのアド
レス変換情報を保持するＴＬＢ１３−ｉと、ＴＬＢクリ
ア要求が不可能か否かを示すフラグ１４−ｉと、他のプ
ロセッサがクリア要求の処理を終了したことを示したク
リア処理の終了信号を保持するｎ−１個のフラグ１５−
ｉと、すべての他の各プロセッサに対応するｎ−１個の
ＴＬＢクリア要求を保持するレジスタ１６−ｉとを有し
ている。
【００１９】そして、バスＢ１は、例えば、制御信号を
伝達するコントロールバスやデータを伝送するデータバ
スから構成され、各プロセッサ間でＴＬＢ１３−ｉのク
リア要求およびＴＬＢ１３−ｉのクリア要求に対する処
理の終了通知をしている。
伝達するコントロールバスやデータを伝送するデータバ
スから構成され、各プロセッサ間でＴＬＢ１３−ｉのク
リア要求およびＴＬＢ１３−ｉのクリア要求に対する処
理の終了通知をしている。
【００２０】そこで、バス制御部１１−ｉは、実行部１
２−ｉがすべての他のプロセッサに対するＴＬＢクリア
要求を行った場合と、実行部１２−ｉが他のプロセッサ
から要求されたＴＬＢクリア処理を終了した場合とに
は、バスＢ１のマスタ権を獲得し、すべての他のプロセ
ッサにバスＢ１を介して送信を行って、他のプロセッサ
からのＴＬＢクリア処理の終了通知を受信した場合に
は、他のプロセッサに対応するｎ−１個のフラグ１５−
ｉをセットしている。
２−ｉがすべての他のプロセッサに対するＴＬＢクリア
要求を行った場合と、実行部１２−ｉが他のプロセッサ
から要求されたＴＬＢクリア処理を終了した場合とに
は、バスＢ１のマスタ権を獲得し、すべての他のプロセ
ッサにバスＢ１を介して送信を行って、他のプロセッサ
からのＴＬＢクリア処理の終了通知を受信した場合に
は、他のプロセッサに対応するｎ−１個のフラグ１５−
ｉをセットしている。
【００２１】また、ＴＬＢクリア要求の不可能を示すフ
ラグ１４−ｉは、ＴＬＢクリア命令が実行部１１−ｉに
よって実行されるとセットされている。そして、ｎ−１
個の他のプロセッサに対応するプロセッサＰ１−ｉ内の
フラグ１５−ｉは、それぞれ他のプロセッサからのクリ
ア処理の終了通知がバスＢ１を通して受信された場合に
は、バス制御部１１−ｉによりセットされている。そし
て、ｎ−１個のフラグ１５−ｉのすべてが点灯したとき
には、ＴＬＢクリア要求の不可能を示すフラグ１４−ｉ
は、リセットされるとともに、ｎ−１個のフラグ１５−
ｉも、リセットされている。
ラグ１４−ｉは、ＴＬＢクリア命令が実行部１１−ｉに
よって実行されるとセットされている。そして、ｎ−１
個の他のプロセッサに対応するプロセッサＰ１−ｉ内の
フラグ１５−ｉは、それぞれ他のプロセッサからのクリ
ア処理の終了通知がバスＢ１を通して受信された場合に
は、バス制御部１１−ｉによりセットされている。そし
て、ｎ−１個のフラグ１５−ｉのすべてが点灯したとき
には、ＴＬＢクリア要求の不可能を示すフラグ１４−ｉ
は、リセットされるとともに、ｎ−１個のフラグ１５−
ｉも、リセットされている。
【００２２】一方、他のプロセッサからのＴＬＢクリア
要求がバスＢ１を通してバス制御部１１−ｉで受信され
た場合に、ｎ−１個のＴＬＢクリア要求を保持するレジ
スタ１６−ｉは、バス制御部１１−ｉによってその要求
内容がセットされている。
要求がバスＢ１を通してバス制御部１１−ｉで受信され
た場合に、ｎ−１個のＴＬＢクリア要求を保持するレジ
スタ１６−ｉは、バス制御部１１−ｉによってその要求
内容がセットされている。
【００２３】そして、プロセッサＰ１−ｉがＴＬＢクリ
ア命令を検出した場合には、実行部１１−ｉは、ＴＬＢ
クリア要求の不可能を示すフラグ１４−ｉをテストする
ことにより、ＴＬＢクリア要求が不可能ならば可能にな
るまで待機している。また、ＴＬＢクリア要求が可能で
あれば、すべての他のプロセッサに対するクリア要求を
バス制御部１１−ｉを介して送信し、送信が終了したと
きには、自プロセッサＰ１−ｉのＴＬＢクリア処理を行
って、ＴＬＢクリア要求の不可能を示すフラグ１４−ｉ
をセットして命令を終了している。
ア命令を検出した場合には、実行部１１−ｉは、ＴＬＢ
クリア要求の不可能を示すフラグ１４−ｉをテストする
ことにより、ＴＬＢクリア要求が不可能ならば可能にな
るまで待機している。また、ＴＬＢクリア要求が可能で
あれば、すべての他のプロセッサに対するクリア要求を
バス制御部１１−ｉを介して送信し、送信が終了したと
きには、自プロセッサＰ１−ｉのＴＬＢクリア処理を行
って、ＴＬＢクリア要求の不可能を示すフラグ１４−ｉ
をセットして命令を終了している。
【００２４】続いて、プロセッサＰ１−ｉが他のプロセ
ッサからのＴＬＢクリア要求を受信した場合の処理につ
いて説明する。プロセッサＰ１−ｉは、命令が終了した
場合と命令の実行を待機する場合とにＴＬＢクリア要求
を保持するレジスタ１６−ｉの内容によって、他のプロ
セッサからのＴＬＢクリア要求の有無を順次に調べてい
る。
ッサからのＴＬＢクリア要求を受信した場合の処理につ
いて説明する。プロセッサＰ１−ｉは、命令が終了した
場合と命令の実行を待機する場合とにＴＬＢクリア要求
を保持するレジスタ１６−ｉの内容によって、他のプロ
セッサからのＴＬＢクリア要求の有無を順次に調べてい
る。
【００２５】そして、他のプロセッサからのＴＬＢクリ
ア要求が存在する場合に、その要求に合ったＴＬＢクリ
ア処理を行っている。さらに、そのクリアの種類が全ク
リアであるならば、レジスタ１６−ｉに保持するクリア
要求もすべてリセットして、すべての要求元のプロセッ
サに対して処理の終了をバス制御部１１−ｉを介して送
信している。また、そのクリアの種類が部分クリアであ
るならば、そのクリア要求だけをリセットし、その要求
元のプロセッサに対して処理の終了通知をバス制御部１
１−ｉを介して送信している。
ア要求が存在する場合に、その要求に合ったＴＬＢクリ
ア処理を行っている。さらに、そのクリアの種類が全ク
リアであるならば、レジスタ１６−ｉに保持するクリア
要求もすべてリセットして、すべての要求元のプロセッ
サに対して処理の終了をバス制御部１１−ｉを介して送
信している。また、そのクリアの種類が部分クリアであ
るならば、そのクリア要求だけをリセットし、その要求
元のプロセッサに対して処理の終了通知をバス制御部１
１−ｉを介して送信している。
【００２６】そこで、これらの処理を継続して、他のプ
ロセッサからのＴＬＢクリア要求がもう存在しない場合
には、次の命令の実行に移行している。
ロセッサからのＴＬＢクリア要求がもう存在しない場合
には、次の命令の実行に移行している。
【００２７】なお、任意のプロセッサＰ１−ｉは、ＴＬ
Ｂクリア命令を実行するときの前後で、キャッシュの一
致処理などを伴う命令を実行する場合に、ＴＬＢクリア
処理とキャッシュの一致処理などとは、正しい順序を保
って行っている。
Ｂクリア命令を実行するときの前後で、キャッシュの一
致処理などを伴う命令を実行する場合に、ＴＬＢクリア
処理とキャッシュの一致処理などとは、正しい順序を保
って行っている。
【００２８】また、プロセッサＰ１−ｉによって発行し
たＴＬＢクリア命令の処理がすべての他のプロセッサで
終了した後に実行する必要がある命令を処理するときに
は、プロセッサＰ１−ｉは、ＴＬＢクリア要求の不可能
を示すフラグ１４−ｉを調べて、フラグ１４−ｉがセッ
トされていたならば、リセットされるまで待機して、フ
ラグ１４−ｉがセットされていなかったならば、待機せ
ずにその命令の処理を行っている。
たＴＬＢクリア命令の処理がすべての他のプロセッサで
終了した後に実行する必要がある命令を処理するときに
は、プロセッサＰ１−ｉは、ＴＬＢクリア要求の不可能
を示すフラグ１４−ｉを調べて、フラグ１４−ｉがセッ
トされていたならば、リセットされるまで待機して、フ
ラグ１４−ｉがセットされていなかったならば、待機せ
ずにその命令の処理を行っている。
【００２９】次に、図２は本発明の変換索引バッファク
リア命令処理方式の第２の実施例を示すブロック図であ
る。図２に示したように、第２の実施例のマルチプロセ
ッサシステムは、ｎ（ｎ≧２）台のプロセッサＰ２−
１，Ｐ２−２，……Ｐ２−ｎとシステム内に一つの通信
可能を示す通信フラグＦ２とから構成されている。
リア命令処理方式の第２の実施例を示すブロック図であ
る。図２に示したように、第２の実施例のマルチプロセ
ッサシステムは、ｎ（ｎ≧２）台のプロセッサＰ２−
１，Ｐ２−２，……Ｐ２−ｎとシステム内に一つの通信
可能を示す通信フラグＦ２とから構成されている。
【００３０】そして、各プロセッサＰ２−ｉ（ｉは、
１，２，…ｎ）は、命令の実行を行う実行部２１−ｉ
と、メモリに対するアドレス変換情報を保持するＴＬＢ
２２−ｉと、ＴＬＢクリア要求が不可能か否かを示すフ
ラグ２３−ｉと、他のプロセッサの各々がクリア要求の
処理を終了した旨を示すクリア処理の終了信号を保持す
るｎ−１個のフラグ２４−ｉと、すべての他の各プロセ
ッサに対応するｎ−１個のＴＬＢクリア要求を保持する
レジスタ２５−ｉとを有している。
１，２，…ｎ）は、命令の実行を行う実行部２１−ｉ
と、メモリに対するアドレス変換情報を保持するＴＬＢ
２２−ｉと、ＴＬＢクリア要求が不可能か否かを示すフ
ラグ２３−ｉと、他のプロセッサの各々がクリア要求の
処理を終了した旨を示すクリア処理の終了信号を保持す
るｎ−１個のフラグ２４−ｉと、すべての他の各プロセ
ッサに対応するｎ−１個のＴＬＢクリア要求を保持する
レジスタ２５−ｉとを有している。
【００３１】そこで、実行部２１−ｉは、ＴＬＢ２２−
ｉに対するクリア命令が実行されると、ＴＬＢ２２−ｉ
に対するクリア要求の不可能を示すフラグ２３−ｉをセ
ットしている。また、ｎ−１個の他のプロセッサに対応
するフラグ２４−ｉは、各々の他のプロセッサでＴＬＢ
クリア処理が終了した場合にセットされている。
ｉに対するクリア命令が実行されると、ＴＬＢ２２−ｉ
に対するクリア要求の不可能を示すフラグ２３−ｉをセ
ットしている。また、ｎ−１個の他のプロセッサに対応
するフラグ２４−ｉは、各々の他のプロセッサでＴＬＢ
クリア処理が終了した場合にセットされている。
【００３２】また、実行部２１−ｉは、ｎ−１個のフラ
グ２４−ｉがすべて点灯したときには、ＴＬＢクリア要
求の不可能を示すフラグ２３−ｉをリセットし、ｎ−１
個のフラグ２４−ｉもリセットしている。一方、実行部
２１−ｉは、他のプロセッサからＴＬＢクリア要求が受
信されると、ｎ−１個のＴＬＢクリア要求を保持するレ
ジスタ２５−ｉにその要求内容をセットしている。
グ２４−ｉがすべて点灯したときには、ＴＬＢクリア要
求の不可能を示すフラグ２３−ｉをリセットし、ｎ−１
個のフラグ２４−ｉもリセットしている。一方、実行部
２１−ｉは、他のプロセッサからＴＬＢクリア要求が受
信されると、ｎ−１個のＴＬＢクリア要求を保持するレ
ジスタ２５−ｉにその要求内容をセットしている。
【００３３】さらに、システム内に一つの通信可能を示
す通信フラグＦ２は、ＴＬＢクリア要求またはＴＬＢク
リア処理の終了通知をプロセッサ間で通信する場合に送
信元のプロセッサによってテストされるとともに、通信
の実施中には、その送信元のプロセッサによって点灯さ
れている。
す通信フラグＦ２は、ＴＬＢクリア要求またはＴＬＢク
リア処理の終了通知をプロセッサ間で通信する場合に送
信元のプロセッサによってテストされるとともに、通信
の実施中には、その送信元のプロセッサによって点灯さ
れている。
【００３４】そこで、プロセッサＰ２−ｉがＴＬＢクリ
ア命令を実行した場合には、実行部２１−ｉは、ＴＬＢ
クリア要求の不可能を示すフラグ２３−ｉを調べて、Ｔ
ＬＢクリア要求が不可能ならば、可能になるまで待機し
ている。一方、ＴＬＢクリア要求が可能であれば、次
に、他のプロセッサへの通信可能を示す通信フラグＦ２
を調べて、通信可能ならば、通信フラグＦ２をセットし
て他のプロセッサの各々にＴＬＢクリア要求を送信して
いる。他方、通信が不可能ならば、通信が可能になるま
で待機している。また、送信が終了したなら、通信フラ
グＦ２をリセットして自プロセッサＰ２−ｉのＴＬＢク
リア処理を行い、ＴＬＢクリア要求不可能を示すフラグ
２３−ｉをセットして命令を終了している。
ア命令を実行した場合には、実行部２１−ｉは、ＴＬＢ
クリア要求の不可能を示すフラグ２３−ｉを調べて、Ｔ
ＬＢクリア要求が不可能ならば、可能になるまで待機し
ている。一方、ＴＬＢクリア要求が可能であれば、次
に、他のプロセッサへの通信可能を示す通信フラグＦ２
を調べて、通信可能ならば、通信フラグＦ２をセットし
て他のプロセッサの各々にＴＬＢクリア要求を送信して
いる。他方、通信が不可能ならば、通信が可能になるま
で待機している。また、送信が終了したなら、通信フラ
グＦ２をリセットして自プロセッサＰ２−ｉのＴＬＢク
リア処理を行い、ＴＬＢクリア要求不可能を示すフラグ
２３−ｉをセットして命令を終了している。
【００３５】続いて、プロセッサＰ２−ｉが他のプロセ
ッサからのＴＬＢクリア要求を受信した場合の処理につ
いて説明する。プロセッサＰ２−ｉは、命令が終了した
場合と命令の実行を待機する場合とにＴＬＢクリア要求
を保持するレジスタ２５−ｉの内容によって、他のプロ
セッサからのＴＬＢクリア要求の有無を順次に調べてい
る。
ッサからのＴＬＢクリア要求を受信した場合の処理につ
いて説明する。プロセッサＰ２−ｉは、命令が終了した
場合と命令の実行を待機する場合とにＴＬＢクリア要求
を保持するレジスタ２５−ｉの内容によって、他のプロ
セッサからのＴＬＢクリア要求の有無を順次に調べてい
る。
【００３６】そこで、他のプロセッサからのＴＬＢクリ
ア要求が存在する場合に、その要求に合ったＴＬＢクリ
ア処理を行っている。そして、そのクリアの種類が全ク
リアであるならば、レジスタ２５−ｉに保持するクリア
要求もすべてリセットして、通信フラグＦ２を調べ、送
信可能ならば、通信フラグＦ２をセットして、要求元の
プロセッサに対して処理の終了を送信し、その通信フラ
グＦ２をリセットしている。なお、送信が不可能なら
ば、送信可能になるまで待機している。
ア要求が存在する場合に、その要求に合ったＴＬＢクリ
ア処理を行っている。そして、そのクリアの種類が全ク
リアであるならば、レジスタ２５−ｉに保持するクリア
要求もすべてリセットして、通信フラグＦ２を調べ、送
信可能ならば、通信フラグＦ２をセットして、要求元の
プロセッサに対して処理の終了を送信し、その通信フラ
グＦ２をリセットしている。なお、送信が不可能なら
ば、送信可能になるまで待機している。
【００３７】また、そのクリアの種類が部分クリアであ
るときには、そのクリア要求だけをリセットし、通信フ
ラグＦ２を調べ、送信可能ならば、通信フラグＦ２をセ
ットし、その要求元のプロセッサに対して処理の終了通
知をを送信して、通信フラグＦ２をリセットしている。
なお、送信が不可能ならば、送信可能になるまで待機し
ている。
るときには、そのクリア要求だけをリセットし、通信フ
ラグＦ２を調べ、送信可能ならば、通信フラグＦ２をセ
ットし、その要求元のプロセッサに対して処理の終了通
知をを送信して、通信フラグＦ２をリセットしている。
なお、送信が不可能ならば、送信可能になるまで待機し
ている。
【００３８】そこで、これらの処理を継続して、他のプ
ロセッサからのＴＬＢクリア要求がもう存在しない場合
には、次の命令の実行に移行している。
ロセッサからのＴＬＢクリア要求がもう存在しない場合
には、次の命令の実行に移行している。
【００３９】なお、任意のプロセッサＰ２−ｉは、ＴＬ
Ｂクリア命令を実行するときの前後で、キャッシュの一
致処理などを伴う命令を実行する場合に、ＴＬＢクリア
処理とキャッシュの一致処理などとは、正しい順序を保
って行っている。
Ｂクリア命令を実行するときの前後で、キャッシュの一
致処理などを伴う命令を実行する場合に、ＴＬＢクリア
処理とキャッシュの一致処理などとは、正しい順序を保
って行っている。
【００４０】また、プロセッサＰ２−ｉによって発行し
たＴＬＢクリア命令の処理がすべての他のプロセッサで
終了した後に実行する必要がある命令を処理するときに
は、プロセッサＰ２−ｉは、ＴＬＢクリア要求の不可能
を示すフラグ２３−ｉを調べて、フラグ２３−ｉがセッ
トされていたならば、リセットされるまで待機して、フ
ラグ２３−ｉがセットされていなかったならば、待機せ
ずにその命令の処理を行っている。
たＴＬＢクリア命令の処理がすべての他のプロセッサで
終了した後に実行する必要がある命令を処理するときに
は、プロセッサＰ２−ｉは、ＴＬＢクリア要求の不可能
を示すフラグ２３−ｉを調べて、フラグ２３−ｉがセッ
トされていたならば、リセットされるまで待機して、フ
ラグ２３−ｉがセットされていなかったならば、待機せ
ずにその命令の処理を行っている。
【００４１】
【発明の効果】以上に説明をしたように、本発明の変換
索引バッファクリア命令処理方式は、マルチプロセッサ
システムにおいて、任意のプロセッサが、ＴＬＢクリア
要求を他のプロセッサに送信した場合にも、他のプロセ
ッサからのＴＬＢクリア処理の終了通知を待合わせずに
次の命令へ移行し、次に、ＴＬＢクリア要求を送信する
場合には、前回のＴＬＢクリア要求に対する他のプロセ
ッサからのＴＬＢクリア処理の終了通知の受信を確認す
ることにより、処理が高速に行えるという効果を有して
いる。
索引バッファクリア命令処理方式は、マルチプロセッサ
システムにおいて、任意のプロセッサが、ＴＬＢクリア
要求を他のプロセッサに送信した場合にも、他のプロセ
ッサからのＴＬＢクリア処理の終了通知を待合わせずに
次の命令へ移行し、次に、ＴＬＢクリア要求を送信する
場合には、前回のＴＬＢクリア要求に対する他のプロセ
ッサからのＴＬＢクリア処理の終了通知の受信を確認す
ることにより、処理が高速に行えるという効果を有して
いる。
【００４２】そして、本発明の変換索引バッファクリア
命令処理方式は、各プロセッサが、すべての他のプロセ
ッサからのＴＬＢクリア要求を同時に保持することがで
きるために、すべての他のプロセッサにおける待機時間
が不要となって、処理時間を短縮できるので、各々のプ
ロセッサの処理性能を向上させることができるという効
果を有している。
命令処理方式は、各プロセッサが、すべての他のプロセ
ッサからのＴＬＢクリア要求を同時に保持することがで
きるために、すべての他のプロセッサにおける待機時間
が不要となって、処理時間を短縮できるので、各々のプ
ロセッサの処理性能を向上させることができるという効
果を有している。
【図１】本発明の変換索引バッファクリア命令処理方式
の第１の実施例を示すブロック図である。
の第１の実施例を示すブロック図である。
【図２】本発明の変換索引バッファクリア命令処理方式
の第２の実施例を示すブロック図である。
の第２の実施例を示すブロック図である。
【図３】従来の変換索引バッファクリア命令処理方式の
一例を示すブロック図である。
一例を示すブロック図である。
１１−１，〜１１−ｉ，〜 バス制御部 １２−１，〜１２−ｉ，〜 実行部 １３−１，〜１３−ｉ，〜 ＴＬＢ １４−１，〜１４−ｉ，〜 フラグ １５−１，〜１５−ｉ，〜 フラグ １６−１，〜１６−ｉ，〜 レジスタ ２１−１，〜２１−ｉ，〜 実行部 ２２−１，〜２２−ｉ，〜 ＴＬＢ ２３−１，〜２３−ｉ，〜 フラグ ２４−１，〜２４−ｉ，〜 フラグ ２５−１，〜２５−ｉ，〜 レジスタ ３１−１，〜３１−ｉ，〜 実行部 ３２−１，〜３２−ｉ，〜 ＴＬＢ Ｂ１ バス Ｆ２ 通信フラグ Ｆ３ フラグ Ｐ１−１，Ｐ１−２〜Ｐ１−ｉ，〜Ｐ１−ｎ プロセ
ッサ Ｐ２−１，Ｐ２−２〜Ｐ２−ｉ，〜Ｐ２−ｎ プロセ
ッサ Ｐ３−１，Ｐ３−２〜Ｐ３−ｉ，〜Ｐ３−ｎ プロセ
ッサ
ッサ Ｐ２−１，Ｐ２−２〜Ｐ２−ｉ，〜Ｐ２−ｎ プロセ
ッサ Ｐ３−１，Ｐ３−２〜Ｐ３−ｉ，〜Ｐ３−ｎ プロセ
ッサ
Claims (3)
- 【請求項１】 内部にメモリアドレス変換情報を保持す
る変換索引バッファ（Ｔｒａｎｓｌａｔｉｏｎ Ｌｏｏ
ｋａｓｉｄｅ Ｂｕｆｆｅｒであり、以下に頭文字を用
いて、ＴＬＢという。）を有し、前記ＴＬＢの部分的お
よび全体的な削除を行うクリア命令を実行することが可
能であるｎ台（ｎ≧２）のプロセッサを持つマルチプロ
セッサシステムに対する変換索引バッファクリア命令処
理方式において、（Ａ）各々の前記プロセッサ内に、ｎ
−１個の他の前記プロセッサからのＴＬＢクリア要求を
保持するレジスタと、ｎ−１個の他の前記プロセッサか
らのＴＬＢクリア処理の終了通知を保持する第１のフラ
グと、その時に他の前記プロセッサからのＴＬＢクリア
要求が不可能であるか否かを示す第２のフラグとを有
し、（Ｂ）ｎ−１個の他の前記プロセッサからのＴＬＢ
クリア処理の終了通知で前記第１のフラグがすべてセッ
トされたら、前記第２のフラグをリセットして、前記第
１のフラグもすべてリセットし、（Ｃ）他の前記プロセ
ッサからのＴＬＢクリア要求を受信すると、前記レジス
タ内にその内容を保持して、当該の前記プロセッサは、
実行中の命令の実行を終了するなどの適切なタイミング
で、前記レジスタに保持するすべてのＴＬＢクリア要求
を順次に処理し、（Ｄ）一つのＴＬＢクリア処理を終了
すると、そのＴＬＢクリア要求の要求元の前記プロセッ
サに処理の終了通知を送信して、その処理を終了したＴ
ＬＢクリア要求を前記レジスタから削除し、（Ｅ）当該
の前記プロセッサで、ＴＬＢクリア命令が実行される
と、前記第２のフラグを調べ、ＴＬＢクリア要求が不可
能であれば、可能になるまで待機して、ＴＬＢクリア要
求が可能であれば、すべての他の前記プロセッサにＴＬ
Ｂクリア要求を送信して、前記第２のフラグをＴＬＢク
リア要求が不可能な状態にセットし、他の前記プロセッ
サからのＴＬＢクリア処理の終了通知を待合わせずに命
令を終了する、ことを特徴とする変換索引バッファクリ
ア命令処理方式。 - 【請求項２】 バスにより結合されたｎ（ｎ≧２）台の
プロセッサを有するマルチプロセッサシステムの変換索
引バッファクリア命令処理方式において、（Ａ）メモリ
アドレス変換情報を保持するＴＬＢと、前記ＴＬＢの内
容に対する部分的および全体的な削除を行うクリア命令
を実行することが可能な実行部と、前記バスを通じてｎ
−１個の他の前記プロセッサに対する通信を行うバス制
御部と、ｎ−１個の他の前記プロセッサからのＴＬＢク
リア要求を保持するレジスタと、ｎ−１個の他の前記プ
ロセッサからのＴＬＢクリア処理の終了通知の各々を保
持する第１のフラグと、その時に他の前記プロセッサか
らのＴＬＢクリア要求が不可能であるか否かを示す第２
のフラグとを各々の前記プロセッサ内に備えるととも
に、（Ｂ）ｎ−１個の他の前記プロセッサからのＴＬＢ
クリア処理の終了通知で前記第１のフラグがすべてセッ
トされたら、前記第２のフラグをリセットして、前記第
１のフラグもすべてリセットし、（Ｃ）他の前記プロセ
ッサからのＴＬＢクリア要求を受信すると、前記レジス
タ内にその内容を保持して、当該の前記プロセッサは、
実行中の命令の実行を終了するなどの適切なタイミング
で、前記レジスタに保持するすべてのＴＬＢクリア要求
を順次に処理し、（Ｄ）一つのＴＬＢクリア処理を終了
すると、そのＴＬＢクリア要求の要求元の前記プロセッ
サに処理の終了通知を送信して、その処理を終了したＴ
ＬＢクリア要求を前記レジスタから削除し、（Ｅ）当該
の前記プロセッサで、ＴＬＢクリア命令が実行される
と、前記第２のフラグを調べ、ＴＬＢクリア要求が不可
能であれば、可能になるまで待機して、ＴＬＢクリア要
求が可能であれば、すべての他の前記プロセッサにＴＬ
Ｂクリア要求を送信して、前記第２のフラグをＴＬＢク
リア要求が不可能な状態にセットし、他の前記プロセッ
サからのＴＬＢクリア処理の終了通知を待合わせずに命
令を終了する、ことを特徴とする変換索引バッファクリ
ア命令処理方式。 - 【請求項３】 ｎ（ｎ≧２）台のプロセッサと、前記プ
ロセッサの相互間で通信することが可能であるか否かを
示す通信フラグとを有するマルチプロセッサシステムの
変換索引バッファクリア命令処理方式において、（Ａ）
メモリアドレス変換情報を保持するＴＬＢと、前記通信
フラグが通信可能状態である場合にｎ−１個の他の前記
プロセッサに対して通信するとともに前記ＴＬＢの内容
に対する部分的および全体的な削除を行えるクリア命令
を実行することが可能である実行部と、ｎ−１個の他の
前記プロセッサからのＴＬＢクリア要求を保持するレジ
スタと、ｎ−１個の他の前記プロセッサからのＴＬＢク
リア処理の終了通知の各々を保持する第１のフラグと、
その時に他の前記プロセッサからのＴＬＢクリア要求が
不可能であるか否かを示す第２のフラグとをそれぞれの
前記プロセッサ内に備えるとともに、（Ｂ）ｎ−１個の
他の前記プロセッサからのＴＬＢクリア処理の終了通知
で前記第１のフラグがすべてセットされたら、前記第２
のフラグをリセットして、前記第１のフラグもすべてリ
セットし、（Ｃ）他の前記プロセッサからのＴＬＢクリ
ア要求を受信すると、前記レジスタ内にその内容を保持
して、当該の前記プロセッサは、実行中の命令の実行を
終了するなどの適切なタイミングで、前記レジスタに保
持するすべてのＴＬＢクリア要求を順次に処理し、
（Ｄ）一つのＴＬＢクリア処理を終了すると、そのＴＬ
Ｂクリア要求の要求元の前記プロセッサに処理の終了通
知を送信して、その処理を終了したＴＬＢクリア要求を
前記レジスタから削除し、（Ｅ）当該の前記プロセッサ
で、ＴＬＢクリア命令が実行されると、前記第２のフラ
グを調べ、ＴＬＢクリア要求が不可能であれば、可能に
なるまで待機して、ＴＬＢクリア要求が可能であれば、
すべての他の前記プロセッサにＴＬＢクリア要求を送信
して、前記第２のフラグをＴＬＢクリア要求が不可能な
状態にセットし、他の前記プロセッサからのＴＬＢクリ
ア処理の終了通知を待合わせずに命令を終了する、こと
を特徴とする変換索引バッファクリア命令処理方式。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6008061A JP2806778B2 (ja) | 1994-01-28 | 1994-01-28 | 変換索引バッファクリア命令処理方式 |
| FR9500892A FR2715746B1 (fr) | 1994-01-28 | 1995-01-26 | Procédé et système de remise à zéro d'un registre tampon de surveillance latérale de translation. |
| US08/999,621 US5928353A (en) | 1994-01-28 | 1997-08-01 | Clear processing of a translation lookaside buffer with less waiting time |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6008061A JP2806778B2 (ja) | 1994-01-28 | 1994-01-28 | 変換索引バッファクリア命令処理方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07219915A JPH07219915A (ja) | 1995-08-18 |
| JP2806778B2 true JP2806778B2 (ja) | 1998-09-30 |
Family
ID=11682836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6008061A Expired - Fee Related JP2806778B2 (ja) | 1994-01-28 | 1994-01-28 | 変換索引バッファクリア命令処理方式 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5928353A (ja) |
| JP (1) | JP2806778B2 (ja) |
| FR (1) | FR2715746B1 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7234027B2 (en) * | 2001-10-24 | 2007-06-19 | Cray Inc. | Instructions for test & set with selectively enabled cache invalidate |
| US7162608B2 (en) * | 2001-10-24 | 2007-01-09 | Cray, Inc. | Translation lookaside buffer-based memory system and method for use in a computer having a plurality of processor element |
| US7617378B2 (en) * | 2003-04-28 | 2009-11-10 | International Business Machines Corporation | Multiprocessor system with retry-less TLBI protocol |
| US9454490B2 (en) | 2003-05-12 | 2016-09-27 | International Business Machines Corporation | Invalidating a range of two or more translation table entries and instruction therefore |
| US7530067B2 (en) * | 2003-05-12 | 2009-05-05 | International Business Machines Corporation | Filtering processor requests based on identifiers |
| US7284100B2 (en) * | 2003-05-12 | 2007-10-16 | International Business Machines Corporation | Invalidating storage, clearing buffer entries, and an instruction therefor |
| US7281116B2 (en) * | 2004-07-30 | 2007-10-09 | Hewlett-Packard Development Company, L.P. | Multiprocessor system having plural memory locations for respectively storing TLB-shootdown data for plural processor nodes |
| US7631147B2 (en) * | 2006-12-06 | 2009-12-08 | Microsoft Corporation | Efficient flushing of translation lookaside buffers in a multiprocessor environment |
| US8051338B2 (en) * | 2007-07-19 | 2011-11-01 | Cray Inc. | Inter-asic data transport using link control block manager |
| US9182984B2 (en) | 2012-06-15 | 2015-11-10 | International Business Machines Corporation | Local clearing control |
| US10540292B2 (en) | 2016-06-08 | 2020-01-21 | Google Llc | TLB shootdowns for low overhead |
| GB2551226A (en) * | 2016-06-08 | 2017-12-13 | Google Inc | TLB shootdowns for low overhead |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4456954A (en) * | 1981-06-15 | 1984-06-26 | International Business Machines Corporation | Virtual machine system with guest architecture emulation using hardware TLB's for plural level address translations |
| JPS6091462A (ja) * | 1983-10-26 | 1985-05-22 | Toshiba Corp | 演算制御装置 |
| US4779188A (en) * | 1983-12-14 | 1988-10-18 | International Business Machines Corporation | Selective guest system purge control |
| JPS60130995A (ja) * | 1983-12-19 | 1985-07-12 | Nippon Telegr & Teleph Corp <Ntt> | プロセツサ間通信制御方式 |
| JPS60254346A (ja) * | 1984-05-31 | 1985-12-16 | Toshiba Corp | マルチプロセツサシステム |
| JPH01109452A (ja) * | 1987-10-22 | 1989-04-26 | Fujitsu Ltd | 変換索引バッファ情報の消去制御方式 |
| JPH01234964A (ja) * | 1988-03-16 | 1989-09-20 | Fujitsu Ltd | マルチプロセッサ制御方式 |
| US5317754A (en) * | 1990-10-23 | 1994-05-31 | International Business Machines Corporation | Method and apparatus for enabling an interpretive execution subset |
| US5317705A (en) * | 1990-10-24 | 1994-05-31 | International Business Machines Corporation | Apparatus and method for TLB purge reduction in a multi-level machine system |
| US5500948A (en) * | 1991-10-29 | 1996-03-19 | Intel Corporation | Translating instruction pointer virtual addresses to physical addresses for accessing an instruction cache |
| JPH05250332A (ja) * | 1992-03-05 | 1993-09-28 | Juki Corp | 電子機器 |
| US5428757A (en) * | 1992-04-29 | 1995-06-27 | International Business Machines Corporation | Method for reducing translation look aside buffer purges in a multitasking system |
-
1994
- 1994-01-28 JP JP6008061A patent/JP2806778B2/ja not_active Expired - Fee Related
-
1995
- 1995-01-26 FR FR9500892A patent/FR2715746B1/fr not_active Expired - Fee Related
-
1997
- 1997-08-01 US US08/999,621 patent/US5928353A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| FR2715746B1 (fr) | 1998-02-06 |
| JPH07219915A (ja) | 1995-08-18 |
| FR2715746A1 (fr) | 1995-08-04 |
| US5928353A (en) | 1999-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2806778B2 (ja) | 変換索引バッファクリア命令処理方式 | |
| JP5537919B2 (ja) | データ転送のためのシステムおよび方法 | |
| TWI239187B (en) | System and method for managing and validating remote keys which correspond to outstanding data transactions | |
| CN109690510B (zh) | 用于将数据分发到高性能计算网络和基于云的网络中的多个接收器的多播装置和方法 | |
| JP3544390B2 (ja) | 並列計算機で用いられるメッセージ通信方法 | |
| KR100250464B1 (ko) | 고속병렬컴퓨터의 노드 부트 방법 | |
| JP2007011673A (ja) | ホスト間データ転送方法、プログラム及びシステム | |
| CN106980582A (zh) | 数据处理方法和装置 | |
| AU2016201513A1 (en) | Low latency fifo messaging system | |
| CN111404931A (zh) | 一种基于持久性内存的远程数据传输方法 | |
| CN112445735A (zh) | 一种联邦学习数据传输方法、计算机设备、系统及存储介质 | |
| CN112835843A (zh) | 数据渲染方法及系统 | |
| JP3639319B2 (ja) | 並列計算機システム，データ転送制御方法および送受信制御装置 | |
| CN113076281B (zh) | 一种Ceph内核客户端进行通信的方法、系统、设备及介质 | |
| JPH117434A (ja) | 複数ノードの非同期データ通信システム内で早期到達メッセージを処理するシステム | |
| KR20050080704A (ko) | 프로세서간 데이터 전송 장치 및 방법 | |
| JP3328872B2 (ja) | 計算機ネットワーク通信方法およびネットワーク計算機システム | |
| CN110519242A (zh) | 数据传输方法及装置 | |
| Jang et al. | Implementation of a hybrid TCP/IP offload engine prototype | |
| CN116601616A (zh) | 一种数据处理装置、方法及相关设备 | |
| JPH09224066A (ja) | 通信プロトコル並列処理装置 | |
| JP7207133B2 (ja) | 情報処理装置、同期装置及び情報処理装置の制御方法 | |
| JP3282205B2 (ja) | 受信データ処理方式及び通信制御装置 | |
| JPH06324998A (ja) | メッセージ受信方式 | |
| JP5587530B2 (ja) | エンジン・プロセッサ連携システム及び連携方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980707 |
|
| LAPS | Cancellation because of no payment of annual fees |