JP2804499B2 - 微細パターンの製造方法 - Google Patents

微細パターンの製造方法

Info

Publication number
JP2804499B2
JP2804499B2 JP5248289A JP5248289A JP2804499B2 JP 2804499 B2 JP2804499 B2 JP 2804499B2 JP 5248289 A JP5248289 A JP 5248289A JP 5248289 A JP5248289 A JP 5248289A JP 2804499 B2 JP2804499 B2 JP 2804499B2
Authority
JP
Japan
Prior art keywords
substrate
resist
metal film
pattern
resist pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5248289A
Other languages
English (en)
Other versions
JPH02231720A (ja
Inventor
仁志 細野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP5248289A priority Critical patent/JP2804499B2/ja
Publication of JPH02231720A publication Critical patent/JPH02231720A/ja
Priority to US07/935,345 priority patent/US5486449A/en
Application granted granted Critical
Publication of JP2804499B2 publication Critical patent/JP2804499B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Weting (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は微細パターンの製造方法に関する。さらに詳
しくは、本発明はIC等の半導体素子の微細パターンの製
造方法に関する。
従来の技術 金属膜から成るメタルパターンを基板(例えば半導体
基板)上に形成するには、逆テーパレジストパターンに
よるリフトオフ法がよく用いられている。この方法は、
第3図に示されているように、基板(1)上に断面が逆
テーパ状に開口しているレジスト(2)のパターン(レ
ジストパターン(4))を形成し、この基板(1)に対
して垂直方向から金属等を蒸着(矢印)し、しかる後レ
ジスタ(2)を除去すると共にレジスト(2)に付着し
た不要な金属膜(3b)をリフトオフすることによって、
基板(1)上に金属膜(3a)から成るメタルパターンを
形成する方法である。この方法によれば、レジストパタ
ーン(4)が逆テーパ状に開口しているので、基板
(1)上の金属膜(3a)はレジスト(2)から離れて形
成される。このとき、破線で囲まれた部分が基板(1)
に対する最大の寸法に略対応する。また、レジスト
(2)上に形成された不要な金属膜(3b)と、基板
(1)上の金属膜(3a)とは離れて形成されるので、レ
ジスト(2)を剥離液等で除去すると、レジスト(2)
上の金属膜(3b)だけが、容易にリフトオフされる。
ところで、第5図には基板(1′)上にソース電極
(11),ゲート(12),ドレイン電極(13)が設けられ
ているMES・FET(以下「MESトランジスタ」という)が
断面的に示されている。図示のごとく、チャンネル(1
4)に対応する基板(1′)表面には凹部が形成され、
ここにゲート(12)が形成されている。例えば、このゲ
ート(12)の形成に前記逆テーパレジストパターンによ
るリフトオフ法を適用するには、まず基板(1′)に凹
部を形成する必要がある。第4図(a)〜(c)はゲー
ト(12)の製造工程を示している。まず、第4図(a)
に示されているように基板(1′)上にレジスト(2)
を用いて逆テーパレジストパターンを形成する。レジス
トパターン(4)を介して基板(1′)のエッチングを
行う(リセスエッチ)と、第4図(b)に示されている
ように基板(1′)に凹部が形成される。これに垂直上
方から金属蒸着を行うと第4図(c)に示されているよ
うに、第3図と同様の金属膜(3a)が基板(1′)上に
形成される。
発明が解決しようとする課題 しかし、上記の方法によって形成される基板(1′)
上の金属膜(3a)の幅は、レジスト(2)の開口部の幅
によって決定されるので、高密度に集積化された基板に
適用可能な更に微細なパターンを形成することはできな
いという問題がある。
そこで本発明は、レジスト上の蒸着物を容易にリフト
オフして、MESトランジスタ等の基板上に蒸着物の微細
なパターンを形成することを目的とする。
課題を解決するための手段 上記目的を達成するため本発明では、表面側から下方
に進み途中で曲折し、更に下方へ進む形の穴を有するレ
ジストパターンを基板上に形成し、該レジストパターン
を介して前記基板にエッチングを行い、更に基板上に斜
方蒸着を行い、しかる後前記レジストパターンを除去す
ることによって前記レジストパターン上に蒸着された蒸
着物をリフトオフしており、さらに前記穴が、オーバー
ハング構造を有するレジストと階段状構造を有するレジ
ストとが相対向することによって形成されている。
作 用 このような構成によると、エッチングが施された基板
上の蒸着物はレジスト上に蒸着された蒸着物とは離れて
形成されるので、レジスト上の蒸着物を容易にリフトオ
フすることができる。またレジストの開口部よりも微細
な蒸着物のパターンを形成することができるとともに、
オーバーハング構造,階段状構造を有する各レジストの
配置によって、基板上の蒸着物の形成位置を調整するこ
とも可能である。
実施例 以下、本発明の実施例を図面に基づいて説明する。
第1図は本発明の一実施例によって蒸着物の微細パタ
ーンが形成される形態を断面的に示す工程図である。本
実施例では、まず表面側から下方に進み途中で曲折し、
更に下方へ進む形の穴(5)を有するレジストパターン
(4)を基板(1)上に形成する。
穴(5)は、オーバーハング構造を有するレジスト
(2a)と階段状構造を有するレジスト(2b)とが相対向
することによって形成されている。尚、ここでは基板
(1)はMOSトランジスタの絶縁層等を含む概念であっ
て、本実施例は種々のものに適用することができる。
次に、形成されたレジストパターン(4)を介して前
記基板(1)にエッチングを行う。エッチングは通常の
方法により、基板(1)の材質や基板(1)に設ける凹
部に応じて条件を適宜選択して行う。
ついで、斜方蒸着法により基板(1)に対して斜め上
方向から金属を蒸着し、その後レジスト(2a)(2b)を
従来の技術と同様に除去し、レジスト(2a)(2b)上に
形成される不要な金属膜(3b)をリフトオフすることに
よって、基板(1)上に金属膜(3b)からなる微細パタ
ーンの形成を行う。図示のごとく、破線で囲まれた部分
が基板(1)に対する最大の寸法に略対応する。斜方蒸
着の進行に従ってレジストパターンの開口部に金属膜
(3b)が付着していくので、基板(1)上に積層される
金属膜(3a)は上方に行くに従い幅狭になる。
レジスト(2a)のオーバーハング構造のはみ出し部分
(6a)には、金属膜(3b)が形成されるが、オーバーハ
ング構造の喰い込み部分(7a)には、前記はみ出し部分
(6a)が金属膜(3b)の付着を妨げるので、金属膜(3
b)は形成されない。従って、基板(1)上に形成され
る金属膜(3a)は、レジスト(2a)及びレジスト(2a)
上の金属膜(3b)とは離れて形成される。これによって
レジスト(2a)(2b)を除去すれば、不要な金属膜(3
b)を容易にリフトオフすることができる。尚、基板
(1)上の金属膜(3a)の厚さは蒸着量によって変化す
るので、基板(1)上の金属膜(3a)がはみ出し部分
(6a)と接触したり、はみ出し部分(6a)上に形成され
る金属膜(3b)と一体化しないように、基板(1)上に
形成される金属膜(3a)の厚さに応じて喰い込み部分
(7a)の厚さの調節を行う。
基板(1)上に形成される金属膜(3a)は、第1図に
示されているように、基板(1)との接触面の幅がレジ
ストパターンの開口部の幅よりも小さくなるように形成
される。従って、高密度に集積化された基板(1)に対
しても適用可能な微細パターンを形成することができ
る。基板(1)上の金属膜(3a)の幅は、基板(1)に
対する蒸着の方向,レジスト(2a)(2b)の厚さ及びレ
ジストパターン(4)の開口部の大きさによって制御さ
れるが、本実施例の方法によれば、更にオーバーハング
構造のはみ出し部分(6a)と喰い込み部分(7a)との比
率によっても制御される。
本実施例に用いられるレジストパターン(4)は、多
層レジスト法,イメージリバーサルプロセスにおいて部
分的に露光量を変化させてポジ型レジストを露光する方
法等によって形成される。
また、本実施例において斜方蒸着に用いる金属として
は、Al,Au等の従来から蒸着に用いられている金属を使
用することができる。
尚、不要な金属膜(3b)をレジスト(2a)(2b)の除
去によって容易にリフトオフすることができ、基板
(1)上に微細パターンを形成しうる斜方蒸着用レジス
トパターンとしては、第2図に示すものも挙げられる。
しかし、第2図のレジストパターン(4)は、相対向
するレジスト(2a)(2b)がともにオーバーハング構造
を有しており、レジスト(2b)が基板(1)側に喰い込
み部分(7b)を有しているので、エッチングによって基
板(1)に形成される凹部は、レジスト(2b)側にまで
大きく形成されてしまう。従って、図示のように基板
(1)上に形成される金属膜(3a)のサイドエッチ間隔
は、レジスト(2a)側では小さい幅(A)であるのに対
し、レジスト(2b)側では大きい幅(B)となり、基板
(1)の凹部中の一方に偏った位置に金属膜(3a)が形
成されてしまう。
これに対し、第1図の本実施例ではレジスト(2b)が
基板(1)側ではみ出し部分(6b)を有しているので、
金属膜(3a)のサイドエッチ間隔は、レジスト(2a)及
び(2b)側のいずれにおいても等しい幅(A)となって
いる。従って、基板(1)の凹部の中央に金属膜(3a)
を形成することができる。また、レジスト(2b)のはみ
出し部分(6b)のはみ出し量を調節することによって、
基板(1)の凹部の任意の位置に金属膜(3a)を形成す
ることも可能である。
上記第1図の実施例ではMESトランジスタについて述
べたが、MOSトランジスタについても適用することがで
きる。
発明の効果 以上説明したように本発明によれば、レジスト上の蒸
着物を容易にリフトオフして、MESトランジスタ等の基
板上に蒸着物の微細なパターンを形成することができ
る。また、本発明によれば、基板の凹部を形成するため
のエッチングに用いるレジストパターンをそのまま蒸着
物のパターンの形成に用いることができるので、製造工
程が簡略化するという効果もある。
【図面の簡単な説明】
第1図は本発明の実施例を断面的に示す工程図であり、
第2図はそれに供する参考図である。第3図及び第4図
はそれぞれ従来例を断面的に示す工程図である。第5図
は本発明の実施例が適用されうるMESトランジスタの断
面図である。 (1)(1′)……基板,(2)(2a)(2b)……レジ
スト, (3a)(3b)……金属膜,(4)……レジストパター
ン, (5)……穴,(6a)(6b)……はみ出し部分, (7a)(7b)……喰い込み部分,(11)……ソース電
極, (12)……ゲート,(13)……ドレイン電極。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 21/306 - 21/3063 H01L 21/308 H01L 21/28 - 21/288 H01L 21/44 - 21/445 H01L 29/40 - 29/43 H01L 29/47 H01L 29/872 H01L 21/027 H01L 29/80 - 29/812

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】表面側から下方に進み途中で曲折し、更に
    下方へ進む形の穴を有するレジストパターンを基板上に
    形成し、該レジストパターンを介して前記基板にエッチ
    ングを行い、更に基板上に斜方蒸着を行い、しかる後前
    記レジストパターンを除去することによって前記レジス
    トパターン上に蒸着された蒸着物をリフトオフする微細
    パターンの製造方法であって、前記穴が、オーバーハン
    グ構造を有するレジストと階段状構造を有するレジスト
    とが相対向することによって形成されていることを特徴
    とする微細パターンの製造方法。
JP5248289A 1989-02-07 1989-03-03 微細パターンの製造方法 Expired - Lifetime JP2804499B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP5248289A JP2804499B2 (ja) 1989-03-03 1989-03-03 微細パターンの製造方法
US07/935,345 US5486449A (en) 1989-02-07 1992-08-28 Photomask, photoresist and photolithography for a monolithic IC

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5248289A JP2804499B2 (ja) 1989-03-03 1989-03-03 微細パターンの製造方法

Publications (2)

Publication Number Publication Date
JPH02231720A JPH02231720A (ja) 1990-09-13
JP2804499B2 true JP2804499B2 (ja) 1998-09-24

Family

ID=12915937

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5248289A Expired - Lifetime JP2804499B2 (ja) 1989-02-07 1989-03-03 微細パターンの製造方法

Country Status (1)

Country Link
JP (1) JP2804499B2 (ja)

Also Published As

Publication number Publication date
JPH02231720A (ja) 1990-09-13

Similar Documents

Publication Publication Date Title
JP2778600B2 (ja) 半導体装置の製造方法
US5032541A (en) Method of producing a semiconductor device including a Schottky gate
US4145459A (en) Method of making a short gate field effect transistor
US6949458B2 (en) Self-aligned contact areas for sidewall image transfer formed conductors
JP2804499B2 (ja) 微細パターンの製造方法
JP2620632B2 (ja) 半導体装置の製造方法
JPH0323643A (ja) 半導体装置およびその製造方法
JPS6323669B2 (ja)
KR100304869B1 (ko) 전계효과트랜지스터의제조방법
JPS6151980A (ja) 半導体装置の製造方法
JP2591454B2 (ja) 電界効果トランジスタの製造方法
JP2504239B2 (ja) 半導体装置の製造方法
JPH03268334A (ja) 半導体装置の製造方法
JPH03227528A (ja) 半導体装置の製造方法
JPH029451B2 (ja)
JP2624963B2 (ja) 薄膜形成方法
JPS6189634A (ja) 半導体装置の製造方法
JPH01283971A (ja) 電極パターンの形成方法
JPS616870A (ja) 電界効果トランジスタの製造方法
JPH0536725A (ja) 電界効果トランジスタの製造方法
JPH02268445A (ja) 電界効果トランジスタの製造方法
JPH0831844A (ja) 半導体装置の製造方法
JPH081905B2 (ja) 自己整合パターン形成方法
JPS61129877A (ja) 半導体装置の製造方法
JPH03268333A (ja) 半導体装置の製造方法