JPH0536725A - 電界効果トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 ＦＥＴにおいて、リセス部にゲート電極を形
成する場合に、ゲート電極とリセス部の側壁との間に適
度なすきまを確保しつつ、しかもリフトオフの際などに
破断を生じることなく、断面形状がＴ字形のゲート電極
を形成する。 【構成】 断面形状がＴ字形の開口９ａ、１１ａを有す
るレジスト層９、１１を基板１上に形成し、方向性の堆
積方法によるAl層１３の形成と非方向性の堆積方法によ
るＷ層１４の形成とを順次行うことにより、開口９ａ、
１１ａの内部における基板１上に断面形状がＴ字形のゲ
ート電極Ｇを形成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、電界効果トランジス
タの製造方法に関するものである。

【０００２】

【従来の技術】従来、高電子移動度トランジスタ（High
Electron Mobility Transistor 、ＨＥＭＴ）やGaAsＦ
ＥＴなどにおいて、ゲート抵抗の低減を図るために、ゲ
ート電極の上部を下部に比べて幅広に形成することによ
りゲート電極の断面形状をＴ字形（マッシュルーム形）
にする技術が知られている。

【０００３】このようなＴ字形のゲート電極の形成方法
として次のような方法がある。すなわち、この方法によ
れば、図８に示すように、半導体基板１０１上に断面形
状がＴ字形の開口１０２ａを有するレジスト層１０２を
形成した後、方向性の堆積方法である真空蒸着法により
ゲート電極形成用の材料を堆積することによって、レジ
スト層１０２の開口１０２ａの内部における半導体基板
１０１上にゲート電極１０３を形成する。この後、レジ
スト層１０２をその上に形成されたゲート電極形成用の
材料から成る膜１０４とともにリフトオフ法により除去
する。

【０００４】

【発明が解決しようとする課題】上述のようにして真空
蒸着法によりゲート電極１０３を形成した場合、このゲ
ート電極１０３のうちのレジストパターン１０２の開口
１０２ａの下部の肩部に隣接する部分１０３ａのステッ
プカバレッジが悪く、この部分１０３ａは薄くなる。こ
の結果、図９に示すように、レジスト層１０２をリフト
オフ法により除去する際に、ゲート電極１０３がこの薄
い部分１０３ａで破断してしまい、不良が生じるという
問題がある。

【０００５】この問題を回避するために、図１０に示す
ようにレジスト層１０２の開口１０２ａの下部の肩部を
丸い形状とすることが考えられるが、この肩部の形状を
露光や現像の条件で制御することは難しい。また、レジ
スト層１０２の形成後に行われるポストベーキングによ
りこのレジスト層１０２を変形させることによってこの
肩部の形状を制御することも考えられるが、この方法
は、ゲート長を決定する開口１０２ａの下部の幅が変化
してしまうおそれがあるので好ましくない。

【０００６】さらに、別の方法として、ゲート電極形成
用の材料の堆積をスパッタ法などの方向性の少ない堆積
方法を用いて行うことにより、レジスト層１０２の開口
１０２ａの下部の肩部におけるゲート電極１０３のステ
ップカバレッジの向上を図ることも考えられるが、この
場合には次のような問題がある。すなわち、図１１に示
すように、半導体基板１０１にエッチングによりリセス
部１０５を形成し、このリセス部１０５にゲート電極を
形成する場合には、方向性の少ない堆積方法によりゲー
ト電極形成用の材料の堆積を行うと、このリセス部１０
５の内部全体にゲート電極用の材料が堆積してしまうこ
とから、多少のすきまの存在が要求されるゲート電極と
リセス部１０５の側壁とが接触してしまい、トランジス
タ特性の低下を招く。

【０００７】従って、この発明の目的は、リセス部にゲ
ート電極を形成する場合に、ゲート電極とリセス部の側
壁との間に適度なすきまを確保しつつ、断面形状がＴ字
形のゲート電極を形成することができる電界効果トラン
ジスタの製造方法を提供することにある。この発明の他
の目的は、リフトオフの際などに破断を生じることな
く、断面形状がＴ字形のゲート電極を形成することがで
きる電界効果トランジスタの製造方法を提供することに
ある。

【０００８】

【課題を解決するための手段】上記目的を達成するため
に、この発明は、断面形状がＴ字形のゲート電極（Ｇ）
を有する電界効果トランジスタの製造方法において、断
面形状がＴ字形の開口（９ａ、１１ａ）を有するレジス
ト層（９、１１）を半導体基体（１、２、３）上に形成
し、方向性の堆積方法と非方向性の堆積方法とを順次用
いてゲート電極形成用の材料の堆積を行うことにより開
口（９ａ、１１ａ）の内部における半導体基体（１）上
にゲート電極（Ｇ）を形成するようにしたものである。

【０００９】

【作用】上述のように構成されたこの発明による電界効
果トランジスタの製造方法によれば、方向性の堆積方法
を用いてゲート電極形成用の材料の堆積を行うことによ
り、ゲート電極（Ｇ）の下部の幅、従ってゲート長を、
レジスト層（９、１１）の開口（９ａ、１１ａ）の下部
の幅とほぼ同一とすることができる。これによって、半
導体基体（１、２、３）にリセス部（１２）を形成し、
このリセス部（１２）にゲート電極（Ｇ）を形成する場
合に、このゲート電極（Ｇ）とリセス部（１２）の側壁
との間に適度なすきまを確保することができる。

【００１０】また、方向性の堆積方法を用いてゲート電
極形成用の材料の堆積を行った後に非方向性の堆積方法
を用いてゲート電極形成用の材料の堆積を行うことによ
り、レジスト層（９、１１）の開口（９ａ、１１ａ）の
下部の肩部の部分を含むゲート電極（Ｇ）全体のステッ
プカバレッジを良好とすることができ、このためこのゲ
ート電極（Ｇ）の機械的強度を高くすることができる。
これによって、リフトオフの際などにゲート電極（Ｇ）
の破断が生じるのを防止することができる。以上によ
り、リセス部にゲート電極を形成する場合に、ゲート電
極とリセス部の側壁との間に適度なすきまを確保しつ
つ、しかもリフトオフの際などに破断を生じることな
く、断面形状がＴ字形のゲート電極を形成することがで
きる。

【００１１】

【実施例】以下、この発明をＨＥＭＴの製造に適用した
実施例について図面を参照しながら説明する。なお、実
施例の全図において、同一または対応する部分には同一
の符号を付す。図１〜図５はこの発明の第１実施例によ
るＨＥＭＴの製造方法を示す。

【００１２】この第１実施例においては、図１に示すよ
うに、まず半絶縁性GaAs基板１上に、チャネル層として
のアンドープGaAs層２及び電子供給層としてのｎ型AlGa
As層３を例えば有機金属化学気相成長（ＭＯＣＶＤ）法
や分子線エピタキシー（ＭＢＥ）法により順次エピタキ
シャル成長させる。ここで、ｎ型AlGaAs層３との界面の
近傍におけるアンドープGaAs層２中には、２次元電子ガ
ス（２ＤＥＧ）４が形成される。

【００１３】次に、ｎ型AlGaAs層３上に、オーミック金
属から成るソース電極５及びドレイン電極６を形成す
る。この後、熱処理を行うことにより、これらのソース
電極５及びドレイン電極６とそれらの下側の部分のｎ型
AlGaAs層３及びアンドープGaAs層２とを合金化させて合
金層７、８を形成する。

【００１４】次に、全面に電子線レジスト層９を塗布形
成した後、この電子線レジスト層９の全面に薄い金属層
１０を形成する。ここで、電子線レジスト層９の厚さは
例えば０．３μｍ（３０００Å）程度、金属層１０の厚
さは例えば０．１μｍ（１０００Å）程度である。次
に、金属層１０上にフォトレジスト層１１を塗布形成し
た後、露光及び現像を行ってこのフォトレジスト層１１
をパターニングし、開口１１ａを形成する。ここで、こ
のフォトレジスト層１１の厚さは例えば１．５μｍ程度
である。なお、このフォトレジスト層１１の露光時に
は、金属層１０により露光用の光が反射されることか
ら、下層の電子線レジスト層９が露光されるのが防止さ
れる。また、この金属層１０により、電子線レジスト層
９を電子ビームにより露光する際に用いられるアライン
メントマーク（図示せず）が形成される。

【００１５】次に、フォトレジスト層１１をマスクとし
て金属層１０をエッチングした後、これによってフォト
レジスト層１１の開口１１ａの内部に露出した電子線レ
ジスト層９を電子線で露光する。この後、この電子線レ
ジスト層９の現像を行うことにより、図２に示すよう
に、この電子線レジスト層９に、形成すべきＴ字形ゲー
ト電極の下部の幅（ゲート長）に対応した幅の開口９ａ
を形成する。この開口９ａの幅は例えば０．２μｍ（２
０００Å）程度である。この後、オーバーエッチングを
行うことにより、金属層１０をフォトレジスト層１１の
開口１１ａの外側に後退させる。この場合、フォトレジ
スト層１１の開口１１ａと電子線レジスト層９の開口９
ａとの全体により、Ｔ字形の断面形状の開口が形成され
る。

【００１６】次に、電子線レジスト層９の開口９ａを通
じてｎ型AlGaAs層３をウエットエッチング法によりエッ
チングして、図３に示すように、断面形状が例えば逆台
形のリセス部１２を形成する。このリセス部１２の幅
は、電子線レジスト層９の開口９ａの幅よりも少し大き
い。

【００１７】次に、まず例えばAlを、方向性の堆積方法
である真空蒸着法により基板表面に対して垂直な方向か
ら基板全面に堆積する。これによって、図３に示すよう
に、電子線レジスト層９の開口９ａを通じてリセス部１
２の上にAl層１３が形成される。この場合、このリセス
部１２に接した部分のこのAl層１３の幅は、電子線レジ
スト層９の開口９ａの幅とほぼ同一となる。なお、この
Al層１３は、フォトレジスト層１１の上にも形成され
る。また、このAl層１３は方向性の堆積方法により形成
されたことから、電子線レジスト層９の開口９ａの肩部
におけるこのAl層１３のステップカバレッジは通常は悪
い。

【００１８】このAl層１３の厚さは、電子線レジスト層
９の開口９ａの内部からその両側にわたって連続的に形
成されるようにするために、少なくとも電子線レジスト
層９の厚さ程度以上に選ぶのが好ましい。具体的には、
このAl層１３の厚さは例えば０．４μｍ（４０００Å）
程度とする。

【００１９】次に、例えばＷを、非方向性の堆積方法で
あるスパッタ法により基板全面に堆積する。これによっ
て、図４に示すように、フォトレジスト層１１の開口１
１ａの内部におけるAl層１３の上にＷ層１４が形成され
る。このＷ層１４は非方向性の堆積方法により形成され
たことから、このＷ層１４のステップカバレッジは良好
である。なお、このＷ層１４はフォトレジスト層１１の
上にも形成されるが、この場合には、さらにフォトレジ
スト層１１の開口１１ａの側壁にもこのＷ層１４が形成
される。

【００２０】このＷ層１４は、厚過ぎると後述のリフト
オフが難しくなるので、ゲート電極の補強上必要最小限
の厚さにするのが好ましい。具体的には、このＷ層１４
の厚さは例えば０．１〜０．２μｍ（１０００〜２００
０Å）とする。次に、フォトレジスト層１１をその上に
形成されたAl層１３及びＷ層１４とともにリフトオフ法
により除去する。次に、金属層１０をエッチング除去し
た後、電子線レジスト層９を除去する。このようにし
て、図５に示すように、Al層１３とＷ層１４とから成
り、断面形状がＴ字形のゲート電極Ｇが形成される。

【００２１】次に、ＣＶＤ法により全面に例えばSi₃ Ｎ
₄ 膜のような絶縁膜１５を形成してこの絶縁膜１５によ
りゲート電極Ｇなどを覆う。次に、この絶縁膜１５のう
ちのソース電極５及びドレイン電極６の上の部分を選択
的にエッチング除去した後、これらのソース電極５及び
ドレイン電極６の上にそれぞれ金属から成るソースパッ
ド１６及びドレインパッド１７を形成する。これによっ
て、目的とするＨＥＭＴが完成される。

【００２２】以上のように、この第１実施例によれば、
電子線レジスト層９の開口９ａとフォトレジスト層１１
の開口１１ａとから成るＴ字形の開口を形成した後、方
向性の堆積方法によるAl層１３の形成と非方向性の堆積
方法によるＷ層１４の形成とを順次行うことにより断面
形状がＴ字形のゲート電極Ｇを形成しているので、ゲー
ト電極Ｇの下部の幅（ゲート長）を電子線レジスト層９
の開口９ａの幅とほぼ同一にすることができるととも
に、ゲート電極Ｇのステップカバレッジを至るところ良
好とすることができる。これによって、ゲート電極Ｇと
リセス部１２の側壁との間に適度なすきまを確保してト
ランジスタ特性の低下を防止しつつ、リフトオフの際な
どにゲート電極Ｇの破断が生じるのを防止することがで
きる。

【００２３】次に、この発明の第２実施例について説明
する。上述の第１実施例においてはリフトオフ法により
ゲート電極Ｇを形成したのに対して、この第２実施例に
おいてはエッチング法によりゲート電極Ｇを形成する。
すなわち、この第２実施例においては、図６に示すよう
に、上述の第１実施例と同様な方法でリセス部１２まで
形成した後、方向性の堆積方法によるAl層１３の形成と
非方向性の堆積方法によるＷ層１４の形成とを順次行
う。この後、Ｗ層１４の上に形成すべきゲート電極に対
応した形状のレジストパターン１８を形成する。

【００２４】次に、図７に示すように、このレジストパ
ターン１８をマスクとしてＷ層１４及びAl層１３を例え
ばイオンミリング法により順次エッチングすることによ
り、断面形状がＴ字形のゲート電極Ｇを形成する。次
に、レジストパターン１８を除去した後、第１実施例と
同様な方法で、目的とするＨＥＭＴを完成させる。この
第２実施例によっても、上述の第１実施例と同様な利点
を得ることができる。

【００２５】以上、この発明の実施例につき具体的に説
明したが、この発明は、上述の実施例に限定されるもの
ではなく、この発明の技術的思想に基づく各種の変形が
可能である。

【００２６】例えば、上述の第１実施例及び第２実施例
においては、ゲート電極Ｇの材料としてAl及びＷを用い
ているが、これら以外の材料を用いることも可能であ
る。また、方向性の堆積方法としては、真空蒸着法以外
に例えばイオンプレーティング法などを用いることも可
能であり、さらには方向性の堆積を行うことができるよ
うに条件を設定したスパッタ法を用いることも可能であ
る。また、上述の第１実施例及び第２実施例において
は、この発明をＨＥＭＴに適用した場合について説明し
たが、この発明は、例えばGaAsＦＥＴのようなショット
キーゲートＦＥＴに適用することも可能である。

【００２７】

【発明の効果】以上述べたように、この発明によれば、
リセス部にゲート電極を形成する場合に、ゲート電極と
リセス部の側壁との間に適度なすきまを確保しつつ、し
かもリフトオフの際などに破断を生じることなく、断面
形状がＴ字形のゲート電極を形成することができる。

【図面の簡単な説明】

【図１】この発明の第１実施例によるＨＥＭＴの製造方
法を説明するための断面図である。

【図２】この発明の第１実施例によるＨＥＭＴの製造方
法を説明するための断面図である。

【図３】この発明の第１実施例によるＨＥＭＴの製造方
法を説明するための断面図である。

【図４】この発明の第１実施例によるＨＥＭＴの製造方
法を説明するための断面図である。

【図５】この発明の第１実施例によるＨＥＭＴの製造方
法を説明するための断面図である。

【図６】この発明の第２実施例によるＨＥＭＴの製造方
法を説明するための断面図である。

【図７】この発明の第２実施例によるＨＥＭＴの製造方
法を説明するための断面図である。

【図８】従来のＴ字形ゲート電極の形成方法の一例を説
明するための断面図である。

【図９】従来のＴ字形ゲート電極の形成方法の問題を説
明するための断面図である。

【図１０】従来のＴ字形ゲート電極の形成方法の他の例
を説明するための断面図である。

【図１１】従来のＴ字形ゲート電極の形成方法のさらに
他の例を説明するための断面図である。

【符号の説明】

１ 半絶縁性GaAs基板 ２ アンドープGaAs層 ３ ｎ型AlGaAs層 ４ ２ＤＥＧ ５ ソース電極 ６ ドレイン電極 ９ 電子線レジスト層 １１ フォトレジスト層 ９ａ、１１ａ 開口 １２ リセス部 １３ Al層 １４ Ｗ層 Ｇ ゲート電極

Claims (1)

1. 【特許請求の範囲】 【請求項１】 断面形状がＴ字形のゲート電極を有する
   電界効果トランジスタの製造方法において、 断面形状がＴ字形の開口を有するレジスト層を半導体基
   体上に形成し、 方向性の堆積方法と非方向性の堆積方法とを順次用いて
   ゲート電極形成用の材料の堆積を行うことにより上記開
   口の内部における上記半導体基体上に上記ゲート電極を
   形成するようにしたことを特徴とする電界効果トランジ
   スタの製造方法。