JP2804317B2 - 画像形成装置 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、たとえば発光ダイオード（略称LED）ヘッ
ドおよびサーマルヘッドなどに関連して実施することが
できる画像形成装置に関する。

［従来の技術］ 従来からの発光ダイオードヘッドでは、複数の発光ダ
イオードが一列に配列されてそれぞれ構成される複数の
ブロックを有し、隣接する各ブロックの対称な位置にあ
る印画素子の一方端子が個別信号ラインにそれぞれ接続
されて、個別信号ラインがジグザグ状に屈曲して形成さ
れ、発光ダイオードの他方端子は各ブロック毎に共通信
号ラインに接続され、こうして、いわゆるダイナミック
ドライブのマトリクス配線パターンが形成され、ブロッ
クの配列方向の一端部に駆動手段が設けられ、ブロック
順次的に共通信号ラインを順次的に選択し、この選択さ
れたブロックに含まれる発光ダイオードに個別信号ライ
ンを介して順次的に電力を供給する。この駆動手段に
は、ブロック、したがって発光ダイオードの配列方向の
一端部から他端部に各発光ダイオードに個別的に対応し
た記録すべき印画データが与えられ、駆動手段は上述の
ようにして、発光ダイオードを選択的に駆動する。

［発明が解決すべき課題］ このような先行技術では、１ブロックに含まれる発光
ダイオードを駆動することができるように駆動手段が構
成されており、各ブロックを順次的に切換えて全ての発
光ダイオードを駆動するように構成されるので、ブロッ
ク数、したがって発光ダイオードの数が多くても、駆動
手段の構成を簡略化することができ、したがってローコ
スト化および小形化が可能であるという利点がある。こ
の反面、電力付勢される各発光ダイオードの感光体への
露光のための発光時間がたとえば少なくとも34μsec必
要であるとすれば、日本工業規格A4の印画のために300
ドット／インチの発光ダイオードヘッドにおいて、合計
40ブロック設けられ、各ブロックに含まれる発光ダイオ
ードが同時に電力付勢されるように構成されている場
合、1.36msec/ライン（＝34μsec×40）の時間が必要と
なる。したがって印画速度をもっと向上することが望ま
れている。

本発明の目的は、発光ダイオードなどの印画素子を用
いて、印画速度を向上することができるようにした画像
形成装置を提供することである。

［課題を解決するための手段］ 本発明は、複数の印画素子が一列に配列された印画ブ
ロックが複数個配列され、隣接する各印画ブロックの対
称な位置にある印画素子の一方端子が個別信号ラインに
それぞれ接続され、印画素子の他方端子が各印画ブロッ
ク毎に共通信号ラインに接続される印画手段と、 印画手段の各印画素子に付与すべき印画データを印画
素子の配列順に順次的に出力するデータ発生源と、 それぞれの印画ブロックを駆動するように印画ブロッ
ク配列方向の両端部に配置された第１、第２の一対の駆
動手段を備え、 各駆動手段が個別信号ラインと、ブロック切換えのス
イッチング素子を介して共通信号ラインに接続され、デ
ータ発生源からの印画データに応答し、共通信号ライン
をブロック順次的に選択し、かつ個別信号ラインを経て
印画素子の配列方向の相互に逆方向に印画データに対応
した電力を各印画素子に供給し、選択されたブロックに
含まれる印画素子を第１、第２の各駆動手段でもって同
時に駆動するように構成したことを特徴とする画像形成
装置である。

また本発明は、データ発生源から発生される印画デー
タの各ブロック分毎に、印画データのストア方向を交互
に切換える切換え信号を発生する切換え信号発生源を設
け、 ブロックの配列方向の一方の端部に配置された第１駆
動手段は、前記切換え信号発生源からの切換え信号に応
答して動作し、その切換え信号を反転した反転切換え信
号を出力端子から導出し、 ブロックの配列方向の他方の端部に配置された第２駆
動手段は、前記出力端子からの反転切換え信号を受信す
る入力端子を有し、この入力端子からの反転切換え信号
に応答して動作することを特徴とする。

［作 用］ 本発明に従えば、隣接する各ブロックの対称な位置に
ある印画素子、たとえば発光ダイオードまたはサーマル
ヘッドの発熱抵抗体などの一方端子が接続される個別信
号ラインはジグザグに屈曲されて構成されており、デー
タ発生源から各印画素子に与えるべき印画データが順次
的に出力され、このデータ発生源からの印画データに応
答する駆動手段は、ブロックの配列方向の両端部にそれ
ぞれ配置され、合計少なくとも一対、設けられ、共通ラ
インをブロック順次的に選択し、ブロック配列方向両端
部の各駆動手段は、個別信号ラインを経て、印画素子の
配列方向の相互に逆方向に印画データに対応した電力を
供給して選択されたブロックに含まれる印画素子を、各
駆動手段が同時に駆動する。したがって１つの印画素子
がブロック配列方向両端部にそれぞれ配置されている駆
動手段によって同時に駆動されるので、その印画素子に
供給することができる電流を増大することができる。こ
れによって印画素子が発光ダイオードであるときにはそ
の発光出力を、また印画素子が発熱抵抗体であるときに
はその発熱量が、増大し、そのため電力付勢時間を短縮
することができる。そのため印画速度を向上することが
できる。前述の先行技術と比較して、本発明に従えば、
たとえば１つの印画素子としての発光ダイオードの必要
な発光時間は、前述の先行技術における34μsecよりも
短い時間、たとえば22μsecとなり、合計40ブロックを
有する画像形成装置では、0.88msec/ライン（＝22μsec
×40）となって、印画速度を向上することができるので
ある。

さらに本発明に従えば、切換え信号発生源は、データ
発生源から発生される印画データの各ブロック分毎に、
印画データのストア方向を交互に切換える信号を発生
し、この切換え信号は、前記一方駆動手段に与えられ、
この一方駆動手段は前記切換え信号を反転した反転切換
え信号を導出する出力端子を有しており、前記他方駆動
手段は、この出力端子からの反転切換え信号を受信する
入力端子を有し、この入力端子からの反転切換え信号に
応答して前記他方駆動手段が動作する。したがって前記
一方駆動手段と前記他方駆動手段との基本的構成を同一
とし、前記一方駆動手段は切換え信号発生源から与えら
れる切換え信号に応答して動作させ、前記他方駆動手段
は前記一方駆動手段の出力端子から導出される反転され
た切換え信号を入力端子に受信して動作し、こうして簡
単な構成で本発明を実施することが可能になる。

［実施例］ 第１図は、本発明の一実施例の簡略化した全体のブロ
ック図である。この画像形成装置は、発光ダイオードヘ
ッドである印画手段70を備え、この印画手段70は、複数
（この実施例では40）のブロックA1〜A40が第１図の左
右方向である配列方向に一列に配置されており、この配
列方向に対して直交する方向（第１図の上下方向）に搬
送される感光体を露光し、画像を形成する。一対の駆動
手段DR1,DR2は、ブロックA1〜A40の配列方向の両端部に
それぞれ配置されており、一方の駆動手段DR1には切換
え信号発生源100からライン104を介して切換え信号が与
えられ、この駆動手段DR1は出力端子110aを有し、この
出力端子110aからは、前記切換え信号が反転された反転
切換え信号が導出される。出力端子110aからの反転切換
え信号はライン110を介して、もう１つの駆動手段DR2の
入力端子110bに与えられる。処理回路73からの制御のた
めの信号と印画データ信号とは、駆動手段DR1,DR2に与
えられる。ブロック順次的に、それらのブロックに含ま
れている発光ダイオードを電力付勢して駆動する。

第２図は、駆動手段DR1,DR2を含む具体的な構成を示
すブロック図である。各ブロックA1〜A40には、発光ダ
イオード1P1〜1P64;…;40P1〜40P64が含まれており、こ
うして各ブロックA1〜A40は、合計64個ずつの発光ダイ
オードを備える。

第３図は、印画手段70の簡略化した平面図である。各
ブロックA1〜A40に含まれている発光ダイオードの一方
の端子は、個別信号ラインl1〜l64に接続される。

第４図は、印画手段70の他の簡略化した平面図であ
る。各ブロックA1〜A40に含まれている発光ダイオード
の他方端子は、各ブロック毎の共通信号ラインVK1〜VK4
0にそれぞれ接続される。

第５図は印画手段70の一部の斜視図であり、第６図は
第３図の切断面線Ｖ−Ｖから見た断面図である。基板21
はセラミックおよびガラスなどの電気絶縁性材料から成
り、その表面に個別信号ラインl1〜l64がジグザグに、
ないしはクランク状に形成されている。これらの個別信
号ラインl1〜l64は、隣接する各ブロック、たとえばA1,
A2の対称面71（第２図参照）に関して第２図の左右に対
称な位置にある発光ダイオード、たとえば1p1,2p64の一
方端子が接続され、またその対称な位置にある発光ダイ
オード1p2,2p63の一方端子がそれぞれ接続される。さら
にまたこの印画手段70は、合計20個のブロックA1〜A20
とブロックA21〜A40とが対称面71aに関して対称に構成
される。

基板21において、個別信号ラインl1〜l64には部分的
に電気絶縁層28が形成されており、その上に共通信号ラ
インVK1〜VK40が形成される。これらの共通信号ラインV
K1〜VK40は、各ブロックA1〜A40毎の発光ダイオード1P1
〜1P64;…40P1〜40P64の他方端子が共通に接続される。

第６図に明らかに示されるように、発光ダイオード1P
2と個別信号ラインl2とはボンデイングワイヤ33によっ
て相互に接続される。その他の発光ダイオードに関して
も、同様な構成となっている。

共通電極VK1〜VK40は、可撓性フィルム36の一表面に
形成された導体34に個別的に電気的に接続される。

再び第２図を参照して、印画手段70を駆動するための
駆動手段DR1は、基板21上に設けられ、この駆動手段DR1
は処理回路73から出力される順次的な印画データに基づ
いて、印画手段70の各発光ダイオード1P1〜1P64;…;40P
1〜40P64を、その配列方向に第１図の左から右にブロッ
ク毎に順次的に駆動する。

駆動手段DR1では、各ブロックA1〜A40毎の発光ダイオ
ードに個別的に対応するメモリ素子であるＤ形フリップ
フロップF1〜F64が設けられる。処理手段73からライン7
4を介する印画データ▲▼は、バッファ75からライ
ン76を経て、第１スイッチング素子77から初段のフリッ
プフロップF64の入力端子に与えられる。フリップフロ
ップF64の出力Ｑはさらに、第１スイッチング素子78を
経て次段のフリップフロップF63の入力端子に与えら
れ、以下同様にして、第１スイッチング素子79〜82が設
けられる。

またライン76を介する印画データは、終段のフリップ
フロップF1の入力に第２スイッチング素子83を介して与
えられ、この終段のフリップフロップF1の出力Ｑは１つ
前の段のメモリ素子F2の入力に第２スイッチング素子84
を介して与えられ、以下同様にして第２スイッチング素
子85〜88がそれぞれ設けられる。

フリップフロップF1〜F64の各出力は、ラッチ回路89
に備えられるＤ形フリップフロップL1〜L64の入力にそ
れぞれ与えられる。これらのフリップフロップL1〜L64
は、処理回路73からライン90に与えられるラッチ信号▲
▼が反転回路91からライン92を介して与えられるこ
とによって、ラッチ動作を行う。ラッチ回路89の各フリ
ップフロップL1〜L64の出力はANDゲートG1〜G64の一方
の入力にそれぞれ与えられ、これらのANDゲートG1〜G64
の出力は電流源PW1〜PW64に与えられる。電流源PW1〜PW
64は個別信号ラインl1〜l64を一方電位として電流を供
給し、こうして発光ダイオードの駆動用電力が供給され
る。

ANDゲート94には、処理回路73から能動化信号▲
▼がライン95および反転回路96を経て与えられ、この
ANDゲート94にはまた電源投入後にハイレベルとなる信
号EOが処理回路73からライン97を経て与えられる。AND
ゲート94の出力は、ライン98からANDゲートG1〜G64の他
方の入力に与えられる。

切換え信号発生源100は、JKフリップフロップ101を有
し、その真理値表は第１表のとおりである。

ここでフリップフロップ101の入力端子J,Kは電源に接
続され、常時ハイレベルとされる。クリア入力端子CLR
には、能動化信号▲▼がライン95から反転回路10
2を経て与えられる。またクロック入力端子CKにはラッ
チ信号▲▼が入力される。出力端子から出力は、
バッファ103から切換え信号としてライン104を介して、
第１スイッチング素子77〜82にそれぞれ与えられ、これ
らの第１スイッチング素子77〜82はライン104からハイ
レベルの信号が与えられることによって導通し、ローレ
ベルの信号が与えられることによって遮断する。バッフ
ァ103からの切換え信号は、反転回路105によって反転さ
れ、ライン106から、反転されたもう１つの切換え信号
として第２スイッチング素子83〜88にそれぞれ与えら
れ、このライン106の反転切換え信号がハイレベルであ
るとき、これらの第２スイッチング素子83〜88が導通
し、ローレベルであるとき遮断する。一方の駆動手段DR
1では、ライン104からの切換え信号を反転し、出力端子
110aから反転切換え信号を導出し、この出力端子110aか
らの反転切換え信号はライン110を介してもう１つの駆
動手段DR2の入力端子110bに入力される。これによって
２つの駆動手段DR1,DR2は、データ転送方向が逆となっ
て印画データをストアして導出し、その転送方向は、第
１図において参照符T1a〜T5aで示されており、また参照
符T1b〜T5bでそれぞれ示されている。

各ブロックA1〜A40毎の発光ダイオードは、共通信号
ラインVK1〜VK40を経て、スイッチSW1〜SW40にそれぞれ
接続され、これらのスイッチSW1〜SW40は接地電位に接
続される。ラッチ信号▲▼はライン107を経てブロ
ック切換え回路108に与えられる。このブロック切換え
回路108はラッチ信号▲▼に応答し、ラインC1〜C40
からスイッチSW1〜SW40のブロック切換え信号を与え、
これによって各ブロックA1〜A40のスイッチSW1〜SW40を
１つずつ順次的に導通させる。

第７図を参照して、印画手段70および駆動手段DRの動
作を説明する。画像形成の開始のために、処理回路73は
ライン97にハイレベルの信号を与えるとともに、能動化
信号▲▼を第７図（１）で示されるようにハイレ
ベルからローレベルとし、これによってANDゲート94か
らライン98に導出される信号はハイレベルとなり、また
切換え信号発生源100のフリップフロップ101は能動化信
号▲▼がハイレベルのとき反転回路102によって
ローレベルに反転されクリアされ、その出力はハイレ
ベルとされる。この状態でフリップフロップ101はクロ
ック入力端子CKにラッチ信号▲▼を受付けることが
できる状態となる。フリップフロップ101の出力の波
形、したがってライン104の波形は、第７図（２）に示
されており、その出力がハイレベルであることによっ
て、第１スイッチング素子77〜82が導通したままとなっ
ている。そこで、処理回路73から64の印画データ▲
▼が第７図（３）で示されるように直列ビットで順次的
にライン74に導出されて、処理回路73からライン109を
介して導出される第７図（４）で示されるクロック信号
CLKに同期して動作するフリップフロップF1〜F64では、
発光ダイオードのデータを、１ブロック分、合計64ドッ
ト分、フリップフロップF64からフリップフロップF1に
第１図の左方から右方に転送されてストアされる。こう
して１ブロック分の印画データが転送された後には、第
７図（５）で示されるようにラッチ信号▲▼が処理
回路73から与えられ、これによってラッチ回路89のフリ
ップフロップL1〜L64にはフリップフロップF1〜F64の印
画データが並列で転送されてラッチされる。

このラッチ信号▲▼は、切換え信号発生源100の
フリップフロップ101のクロック入力端子CKに与えら
れ、そのラッチ回路▲▼の立下り縁で出力がハイ
レベルからローレベルに切換わる。そのため第１スイッ
チング素子77〜82は遮断し、第２スイッチング素子83〜
88が導通し、フリップフロップF1〜F64に第１図の右方
から左方に順に入力可能な状態に切換わる。そこでブロ
ック切換え信号108はラッチ信号▲▼に応答し、第
７図（６）で示されるブロック切換え信号をラインC1を
介してスイッチSW1に与えて、これによってラインC1が
ローレベルの期間W1中、スイッチSW1が導通する。この
ようにして、第１ブロックA1に含まれている発光ダイオ
ード1P1〜1P64は、電流源PW1〜PW64からの電流によって
電力付勢されて点灯し、印画が行われる。このスイッチ
SW1が導通している期間W1において、処理回路73からの
第２ブロックA2のための印画データ▲▼がライン74
に導出され、第２スイッチング素子83〜88を経て、フリ
ップフロップF1〜F64にこの順にストアされる。この第
２ブロックA2の発光ダイオード2P1の印画データはフリ
ップフロップF1にストアされ、また発光ダイオード2P64
の印画データはフリップフロップF64にストアされる。
そこで次にラッチ信号▲▼が発生されることによっ
て、ブロック切換え信号発生回路108はラインC2に第７
図（７）で示されるローレベルの信号を導出してスイッ
チSW2を導通させ、第２ブロックA2の発光ダイオード2P1
〜2P64がラッチ回路89の出力に基づいて電力付勢され
る。このようにして、第１ブロックA1の発光ダイオード
1P1〜1P64が電力付勢されている期間中に、第２ブロッ
クA2の発光ダイオード2P1〜2P64の印画データがフリッ
プフロップF1〜F64にストアされ、このような動作が繰
返されて、全てのブロックA1〜A40の発光ダイオードの
順次的な駆動が行われる。第７図（８）は、ブロックA3
のためのラインC3からスイッチSW3に与えられてスイッ
チW3を導通する信号を示す。

もう１つの駆動手段DR2は、駆動手段DR1はライン104
からの切換え信号を反転回路105で反転し、その反転切
換え信号を出力端子110aから導出し、ライン110を介し
てもう１つの駆動手段DR2の入力端子110bに与える。こ
れらの駆動手段DR1,DR2は、データ転送方向が相互に逆
であることを除けば、その動作は同一である。上述の駆
動手段DR1と同様な構成を有し、対応する部分には同一
の参照符を付す。この駆動手段DR2では、駆動手段DR1の
ライン106を介する反転切換え信号がライン110を介し
て、与えられ、駆動手段DR2のライン104aに与えられ
る。この駆動手段DR2では、前述の駆動手段DR1の対応す
る部分には、同一の数字に添え字ａを付して示すことが
ある。駆動手段DR1のフリップフロップF1〜F64は、個別
信号ラインl1〜l64に対応しており、これに対して、も
う１つの駆動手段DR2ではフリップフロップF1〜F64は個
別信号ラインl64〜l1にそれぞれ対応している。駆動手
段DR2では、駆動手段DR1からの反転切換え信号がライン
110を介してライン104に与えられることによって、駆動
手段DR1のフリップフロップF1〜F64と、駆動手段DR2の
フリップフロップF1〜F64とには、各ブロックA1〜A40の
発光ダイオードに対応する印画データが発光ダイオード
の配列方向の相互に逆方向にストアされる。したがって
各駆動手段DR1,DR2は、各ブロックA1〜A40において、同
一の発光ダイオードを共通に電力付勢することができ
る。たとえば駆動手段DR1のフリップフロップF1の出力
に基づいて、個別信号ラインl1を経て、ブロックA1の発
光ダイオード1P1が電力付勢され、このときもう１つの
駆動手段DR2のフリップフロップF64の出力に基づいて、
ラインl1に、発光ダイオード1P1の電力が供給される。
このようにして１つの発光ダイオード1P1が２つの駆動
手段DR1,DR2によって電力付勢されることによって、発
光ダイオード1P1に大きな電流を流すことができ、した
がってその発光出力を増大することができる。このこと
は残余の発光ダイオードに関しても、同様である。こう
して各発光ダイオードの発光出力を増大し、これによっ
て電力付勢を行う時間W1（前述の第７図（６）〜第７図
（８）を参照）を短縮することができ、こうして印画速
度の向上を図ることができる。

本発明は、発光ダイオードヘッドに関連して実施され
るだけでなく、サーマルヘッドの発熱抵抗体に関連して
実施することができるとともに、その他の構成の印画素
子に関連してもまた実施することができる。

駆動手段DR1,DR2などは、その他の構成を有していて
もよい。

［発明の効果］ 以上のように本発明によれば、印画素子の各ブロック
の配列方向の両端部に駆動手段を一対、それぞれ配置
し、選択されたブロックに含まれる印画素子を、各駆動
手段が同時に駆動するようにしたので、印画素子に供給
する電流を増大することができ、これによって印画素子
が発光ダイオードであるときにはその発光出力を増大す
ることができ、また印画素子が発熱抵抗体であるときに
はその発熱量を増大することができ、これによって、必
要な電力付勢時間を短縮することができ、そのため印画
速度を向上を図ることができる。

さらに本発明によれば、切換え信号発生源からの切換
え信号は、一方の駆動手段に与えられてその印画データ
のストア方向を交互に切換え、この一方駆動手段は、前
記切換え信号を反転して反転切換え信号を出力端子から
導出し、もう１つの駆動手段の入力端子に与え、この他
方入力手段は前記入力端子に受信される反転切換え信号
に応答して動作するようにしたので、これら一方および
他方の各駆動手段の構成を同一とし、かつ相互のデータ
のストア方向、したがってその印画データの転送方向を
逆にして動作することができ、このことによって構成の
簡略化を図ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例の簡略化したブロック図、第
２図はその実施例の具体的な電気的構成を説明するため
の全体図、第2A図はその一部の具体的構成を示すブロッ
ク図、第2B図はその一部の具体的構成を示すブロック
図、第2C図はその一部の具体的構成を示すブロック図、
第３図は印画手段70の簡略化した平面図、第４図はその
印画手段70の他の簡略化した平面図、第５図は印画手段
70の一部の斜視図、第６図は第３図の切断面線Ｖ−Ｖか
ら見た断面図、第７図は第１図〜第６図に示される実施
例の動作を説明するための波形図である。 71……印画手段、73……処理回路、77〜82……第１スイ
ッチング素子、83〜88……第２スイッチング、89……ラ
ッチ回路、100……切換え信号発生源、101……JKフリッ
プフロップ、108……ブロック切換え信号発生回路、A1
〜A40……ブロック、DR1,DR2……駆動手段、1P1〜1P64;
…;40P1〜40P64……発光ダイオード、l1〜l64……個別
信号ライン、VK1〜VK40……共通信号ライン、F1〜F64…
…フリップフロップ

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−178068（ＪＰ，Ａ) 特開 昭60−28280（ＪＰ，Ａ) 特開 昭61−202857（ＪＰ，Ａ) 実開 昭63−168998（ＪＰ，Ｕ) 実開 昭63−119040（ＪＰ，Ｕ) 実開 昭62−50949（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) B41J 2/45

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】複数の印画素子が一列に配列された印画ブ
   ロックが複数個配列され、隣接する各印画ブロックの対
   称な位置にある印画素子の一方端子が個別信号ラインに
   それぞれ接続され、印画素子の他方端子が各印画ブロッ
   ク毎に共通信号ラインに接続される印画手段と、 印画手段の各印画素子に付与すべき印画データを印画素
   子の配列順に順次的に出力するデータ発生源と、 それぞれの印画ブロックを駆動するように印画ブロック
   配列方向の両端部に配置された第１、第２の一対の駆動
   手段を備え、 各駆動手段が個別信号ラインと、ブロック切換えのスイ
   ッチング素子を介して共通信号ラインに接続され、デー
   タ発生源からの印画データに応答し、共通信号ラインを
   ブロック順次的に選択し、かつ個別信号ラインを経て印
   画素子の配列方向の相互に逆方向に印画データに対応し
   た電力を各印画素子に供給し、選択されたブロックに含
   まれる印画素子を第１、第２の各駆動手段でもって同時
   に駆動するように構成したことを特徴とする画像形成装
   置。
2. 【請求項２】データ発生源から発生される印画データの
   各ブロック分毎に、印画データのストア方向を交互に切
   換える切換え信号を発生する切換え信号発生源を設け、 ブロックの配列方向の一方の端部に配置された第１駆動
   手段は、前記切換え信号発生源からの切換え信号に応答
   して動作し、その切換え信号を反転した反転切換え信号
   を出力端子から導出し、 ブロックの配列方向の他方の端部に配置された第２駆動
   手段は、前記出力端子からの反転切換え信号を受信する
   入力端子を有し、この入力端子からの反転切換え信号に
   応答して動作することを特徴とする特許請求の範囲第１
   項記載の画像形成装置。