JP2794260B2

JP2794260B2 - デジタル画像処理システムの領域信号生成方法及び装置

Info

Publication number: JP2794260B2
Application number: JP5160642A
Authority: JP
Inventors: スオーヒャング
Original assignee: Sansei Denshi Co Ltd
Current assignee: Sansei Denshi Co Ltd
Priority date: 1992-06-30
Filing date: 1993-06-30
Publication date: 1998-09-03
Anticipated expiration: 2013-09-03
Also published as: KR100241609B1; US5375001A; JPH07123240A; KR940000924A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、デジタルカラー複写機
又はデジタルカラープリンタ等のようなデジタルカラー
画像処理システムで局部画像の編集と色変換等の動作遂
行を要求される画像の局部領域を指定するため領域信号
を発生させるデジタル画像処理システムの領域信号生成
方法及び装置に関するものである。

【０００２】

【従来の技術】図１はデジタルカラー画像処理システム
の典型的な例であるデジタルカラー複写機の概略的な構
成図である。カラー複写機は大きく６部分に分けられ
る。即ち、システムの動作タイミングを制御する機能を
遂行するコントロール部(100) と、コントロール部(10
0) により原稿のカラー画像を読み取りするスキャナ(20
0) と、スキャナ(200) から提供された画像信号の処理
を担当する画像信号処理部(300) と、複写された画像を
出力するレーザビームプリンタ等と同じ画像出力部(40
0) と、画像の編集機能及び色変換機能等のため画像領
域を指定するデジタイザ(500) 及び人間と機械間の対話
のための操作パネル(600) とから構成される。

【０００３】図２は図１に示された画像信号処理部(30
0) の構成を示したものである。スキャナ(200) の内部
にあるＣＣＤセンサ(Charge Coupled Device sensor)(2
01) それぞれから同時に提供されるアナログ画像データ
信号等はＡ／Ｄ変換部(202) によりそれぞれデジタルデ
ータ信号等に変換された後、画像信号処理部(300) に提
供される。色分解及び合成部(301) ではスキャナ(200)
内のＡ／Ｄ変換部(202) から提供された画像データを一
時的に記憶して主走査方向の１ライン分に合わせると同
時にそれぞれＢ（青色）データ、Ｇ（緑色）データ、Ｒ
（赤色）データに分離して出力する。

【０００４】シェージング補正部(302) はＣＣＤセンサ
(201) の不均一性及び原稿照明のための光源即ち蛍光ラ
ンプ（原稿を走査するためランプでスキャナ(200) 内に
設置されている）の不均一性による誤差を補正して対数
補正及び補色変換部(303) は画像データ処理線形成を維
持するよう対数補正を行うと同時に、Ｂ，Ｃ，Ｒ信号を
Ｙ（黄色）、Ｍ（マゼンタ色）、Ｃ（シアン色）信号に
変換する。黒生成部(304) はＹ，Ｍ，Ｃ３色の信号から
Ｂｋ（黒色）信号を生成する。

【０００５】色補正部(305) では各フィルタ及びトナー
の特性に合わせて各色の濃度レベルを補正すると同時に
画像出力部(400) より現像中である色（Ｙ，Ｍ，Ｃ，Ｂ
ｋ中どれか１つ）の濃度信号のみを出力する。色変換部
(306) では、操作パネル(600) を通して決定されるデー
タ処理機能、例えば指定色変換、ペインティング、トリ
ミング、マスキングの各処理を遂行する。濃度処理部(3
07) では、色変換部(306) から提供された画像データを
操作パネル(600) から提供された情報（複写濃度、色相
均衡等）によって変換させ出力する。変倍及び移動処理
部(308) では画像データを入力するとか出力するタイミ
ングを変えることによって画像の主走査方向の倍率変換
処理と移動処理を遂行する。鮮明度処理部(309) は操作
パネル(600) を通して指定された鮮明度モードの値に該
当する画像を得るようにする。原稿位置認識部(310) で
は原稿が原稿台に置かれた位置を検出し、領域信号生成
部(311) ではデジタイザ(500) により指定された領域に
対応される領域信号を生成して黒生成部(304) 、色補正
部(305) 、色変換部(306) 及び濃度処理部(307) に送
る。

【０００６】本発明は上述した画像信号処理部(300) 内
の領域信号生成部(311) と関連されたことである。図３
は従来の領域信号生成回路（特開昭63-125055 号公報）
を示したことで、従来の技術によるメモリマップ図及び
領域信号発生タイミング図を示した図４を参照しながら
具体的に説明すると下記の通りである。領域信号ＡＲＥ
Ａ０乃至領域信号ＡＲＥＡｎを得るとしたら領域信号Ａ
ＲＥＡ０の場合には、ＲＡＭのアドレスＸ１とアドレス
Ｘ３のビット８にのみ「１」を書き入れ残りアドレス等
のビットは全部「０」になるようにしたＨＳＹＮＣ信号
を基準とする所定のクロックに同期されメモリからデー
タを順次読み出せば、アドレスＸ１とアドレスＸ３より
データ「１」が読み出される。

【０００７】このデータは図３のフリップフロップ(148
-0〜148-n)の端子Ｊ及び端子Ｋに入力されフリップフロ
ップの出力がＯＮ／ＯＦＦ切換されるようにする。図３
において、符号１３６と符号１３７は領域信号を高速に
切り換えするためメモリ（ＲＡＭ）としてメモリＡ(13
6) より現在処理中であるラインに対する領域信号デー
タの読出動作が遂行され、この読出動作が遂行されてい
る時メモリＢ(137) では次のラインの領域データの書き
入れ動作が遂行される。このようなメモリ記入動作とメ
モリ読出動作はメモリＡ(136) とメモリＢ(137) より交
代に遂行される。これを更に詳しく説明すると、制御端
子Ｃ３，Ｃ４，Ｃ５にそれぞれ提供された制御信号等の
状態が「０」，「１」，「０」になるとビデオ（又は画
像クロックＶ_CLK）に同期されたカウンタ(141) の出力
は選択器(139) を通してアドレス（Ａａ）で与えられゲ
ート(142) が開かれ、ゲート(144) を閉めながらメモリ
Ａ(136) からｎビットのデータが出力されフリップフロ
ップ(148-0〜148-n)に提供される。従って、フリップフ
ロップ(148-0〜148-n)では領域信号ＡＲＥＡ０乃至領域
信号ＡＲＥＡｎが発生される。

【０００８】この時、メモリＢ(137) に対するデータ記
入動作も同時に遂行されるのに、データバス（Ｄ−bus)
を通して提供されるデータはメモリアクセス信号（Ｒ／
Ｗ）によりアドレスバス（Ａ−bus)を通して提供された
アドレスが指定するメモリＢ(137) の領域に記入され
る。上記説明と反対にメモリＢ(137) に記憶されたデー
タにより区間信号を発生させるためには、制御端子Ｃ
３，Ｃ４，Ｃ５にそれぞれ提供された制御信号の状態は
「１」，「０」，「１」になる。このように制御端子Ｃ
３，Ｃ４，Ｃ５に提供された制御信号の状態がそれぞれ
「１」，「０」，「１」になると、メモリＢ(137) で
は、データ読出動作が遂行され、メモリＡ(136) ではデ
ータ記入動作が遂行される。

【０００９】上記説明の従来の技術（図３及び図４参
照）の核心的な事項だけを要約して説明すると次の通り
である。従来の技術では領域を指定するデジタイザの出
力によってＣＰＵ（図１のコントロール部(100) 内に構
成されている）がメモリマップを作成し記憶しているか
ら該当副走査方向のアドレスが到達した時のメモリに該
当ラインのデータを記入した後、メモリに記録されたデ
ータを基準にして領域信号ＡＲＥＡ０乃至領域信号ＡＲ
ＥＡｎを発生するようになる。このような領域信号を発
生するため従来の技術では二つのメモリを用いてＨＳＹ
ＮＣ信号の発生によってメモリを切り換えるようにな
り、一つのメモリは領域信号発生用に使用され、他の一
つのメモリはＣＰＵにより次のラインのデータを受け入
れ貯蔵するデータ貯蔵用メモリに用いられる。これ等二
つのメモリはＣＰＵにより交代に自らの機能を変えなが
ら動作するようになる。

【００１０】

【発明が解決しようとする課題】ところで、このような
従来の技術にはＣＰＵによりＨＳＹＮＣ信号が発生され
た時毎にアドレスバス（Ａ-bus) とデータバス（Ｄ-bu
s) を通してメモリをアクセスしなければならないた
め、システムの処理速度が落ちる問題点があった。同じ
く、従来の技術では常に二つのメモリに書き入れるデー
タを作って保管する別途のメモリが要求される問題点が
あった。

【００１１】従って本発明は、上記のような従来技術の
問題点等を解消してシステムの動作遂行能力を向上させ
て動作遂行が認定され達するようにすることを目的とす
る。また、本発明の別の目的は、デジタルカラー画像処
理システムで使用者の所望によって原稿画像を編集する
とか、色変換する機能等を完璧に支援することが出来る
ようにするために使用者が原稿の任意領域を指定して願
う機能を設定するようにすることである。更に、本発明
の別の目的は、任意の領域を指定して画像の編集及び色
変換を実行する場合に、指定された領域を区分すること
ができるようにする指定領域信号を発生させる方法及び
装置を提供することである。また更に、本発明の別の目
的は、デジタルカラー画像処理システムで画像信号処理
途中の適当な時点で使用者の記号に合う出力画像を得る
ためのマスキング、トリミング、部分処理等と同じ画像
編集が実施できるようにすることである。

【００１２】

【課題を解決するための手段】本願の第１の発明は、デ
ジタル画像処理システムより局部画像の編集又は色変換
等に要求される領域指定のため領域信号を生成させる装
置において、指定された領域の始まり及び終わりをそれ
ぞれ示した領域アドレスと編集機能の種類を示す所定ビ
ット数（ｎ）の機能番号を記憶させるためのメモリ手段
と、１ラインに該当する画像クロックの信号数を計数す
る計数手段と、上記メモリ手段から提供される上記領域
アドレスと上記計数手段の出力中、上記領域アドレスと
同一な上位出力ビットを比較して同一な場合、同一であ
ることを示す所定の信号を出力する比較手段と、ＨＳＹ
ＮＣ信号及び上記比較手段の出力により上記メモリ手段
をアクセスするためメモリ参照アドレスを発生させるア
ドレス発生手段と、メモリ記入動作又はメモリ読出動作
を示すメモリ参照信号（Ｒ／Ｗ）により制御され上記ア
ドレス発生手段によるメモリアクセス動作とＣＰＵによ
るメモリアクセス動作に相応するように、上記メモリ手
段とバス間のデータ伝達経路を形成または遮断するバッ
ファ手段と、上記メモリ手段から提供される上記所定ビ
ット数（ｎ）の機能番号を受け入れ所定ビット数
（２ⁿ）のデータ信号を生成させる機能番号解読手段
と、上記比較手段の出力と上記機能番号解読手段の各出
力を受け入れ指定された領域を区分する領域区分信号を
発生させる領域区分手段と、上記領域区分手段の出力に
よりＯＮ／ＯＦＦ切換され上記領域信号を所定期間内に
持続的に発生させるフリップフロップ手段を含むことを
特徴とするデジタル画像処理システムの領域信号生成装
置としたものである。

【００１３】また、本願の第２の発明は、領域アドレス
を記憶するため第１メモリと領域機能番号を記憶するた
め第２メモリとＨＳＹＮＣ信号を１／16分周する分周器
と、画像クロックに同期され１３ビット大きさのデータ
信号を出力する第１カウンタと、メモリ参照に必要な１
３ビットのアドレスデータ中下位３ビットのアドレスデ
ータを発生させる第２カウンタと、上記分周器の出力に
同期されメモリ参照に必要な上記１３ビットのアドレス
データ中上位１０ビットのアドレスデータを発生させる
第３カウンタ、及び上記第１カウンタの出力と上記第１
メモリの出力を比較する比較器を含む装置により領域信
号を発生させる方法において、デジタイザにより領域を
指定する段階（Ｓ１）と、領域に対する座標データと領
域機能信号を利用してメモリマップを生成する段階（Ｓ
２）と、領域指定が完了されたのか可否を検査して領域
指定完了でなければ、上記メモリマップを継続に作成し
て領域指定完了したら上記座標データを上がる順序に整
列させる段階（Ｓ４）と、メモリ記入信号を出力する段
階（Ｓ５）と、メモリにデータを書き入れる段階（Ｓ
６）と、メモリ記入動作が完了されたのか可否を判別し
てメモリ記入動作完了であれば上記第１カウンタ乃至第
３カウンタをクリアさせる段階（Ｓ７，Ｓ８）と、メモ
リ読出信号を出力する段階（Ｓ９）と、上記比較器の出
力がハイレベルの場合、上記第２カウンタの出力を１増
加させる段階（Ｓ１０，Ｓ１１）と、上記ＨＳＹＮＣ信
号が発生されたのかを判別して上記ＨＳＹＮＣ信号が発
生された場合、上記第２カウンタをクリアさせて上記Ｈ
ＳＹＮＣ信号が発生されない場合、上記比較器の出力が
ハイレベルであるのかを判別する段階（Ｓ１２，Ｓ１
３）と、上記分周器の出力がハイレベルであるかを判別
してハイレベルの場合、上記第３カウンタの出力を１増
加させて、そうでない場合上記比較器の出力がハイレベ
ルであるかを検査する段階（Ｓ１４，Ｓ１５）と、副走
査方向の終わりであるかを判別して終わりであれば動作
を完了して、終わりでなければ上記比較器の出力がハイ
レベルであるか判別する段階（Ｓ１６）を含むことを特
徴とするデジタル画像処理システムの領域信号生成方法
としたものである。

【００１４】

【作用】上記の構成を有する発明によれば、領域指定す
る時重ねて領域を指定するか任意の形態に領域を指定す
ることができて複数の領域の指定が可能で使用者が願う
形態の画像編集と色変換等を自由に遂行することができ
るので優秀な画像を得ることができる。その上に画像出
力中、ＣＰＵが領域指定メモリをアクセスする必要がな
くＣＰＵの負担を減らすだけでなく、反転メモリを使用
しないので安定された動作をする。

【００１５】同じく少ない容量のメモリに多い領域信号
を発生させることができるので、低廉な価格で回路を構
成することができるだけでなく、画像出力するまえにメ
モリにデータを書き入れてメモリアクセス動作が完了さ
れるので領域生成メモリに書き入れるでーたを別途に有
する必要が無いためにシステムのメモリを減らすことが
でき経済的である。

【００１６】

【実施例】以下、図５乃至図１１に沿って、本発明の一
実施例について詳細に説明する。図５は本発明による領
域信号生成回路の望ましい実施例を示したものである。
図５において、４０１は指定された領域の始まりアドレ
ス及び終わりアドレスを貯蔵する第１メモリを示す。４
０２は指定された領域の機能番号を記憶する第２メモ
リ、４０３はＨＳＹＮＣ信号を１／16分周する分周器、
４０４は画像クロック（Ｖ_CLK) に同期され１３ビット
大きさのデータ信号を出力する第１カウンタ，４０５は
上記した第１及び第２メモリ(401,402) に対するメモリ
参照に必要な１３ビットのアドレスデータ中下位３ビッ
トのアドレスデータを発生させる第２カウンタ、４０６
は上記分周器(403) の出力に同期され、上記した第１及
び第２メモリ(401,402) のメモリ参照に必要な上記１３
ビットのアドレスデータ中上位１０ビットのアドレスデ
ータを発生させる第３カウンタ、４０７は上記した第１
メモリ(401) から提供される８ビットのアドレスデータ
と上記した第１カウンタ(404) の出力中、上位８ビット
のデータを比較する比較器をそれぞれ示す。

【００１７】４０８は第２メモリ(402) から提供された
４ビットの指定番号データを１６ビットのデータ形式に
変換するデコーダ、４０９乃至４２４は上記したデコー
ダ(408) の１６ビット出力中、それぞれの１ビット出力
と比較器(407) の出力をそれぞれ論理演算するアンドゲ
ート回路をそれぞれ示す。４３１乃至４３８はメモリ参
照信号（Ｒ／Ｗ）によりデータの伝達経路を形成すると
か遮断する第１乃至第８バッファ、４５０乃至４６４は
上記１６個のアンドゲート回路(409乃至424)の各出力に
それぞれ同期され領域信号＃０乃至領域信号＃15を発生
させる１６個のＪ．Ｋフリップフロップをそれぞれ示
す。このＪ．Ｋフリップフロップ(450乃至464)はＨＳＹ
ＮＣ信号とＶ_CLK信号を論理演算するアンドゲート(46
9) の出力とメモリ参照信号（Ｒ／Ｗ）によりリセット
される。

【００１８】上記構成を有する本発明の作用を詳細に説
明する。図１に示したようにデジタイザ(500) から画像
編集および色変換機能等のため領域指定座標データが提
示された場合、コントロール部(100) 内のＣＰＵのＸ
（主走査方向）座標、及びＹ（副走査方向）座標に対す
る情報データを画像データのアドレスに換算して記憶す
る。この時、ＣＰＵは図７に例として示したような指定
領域の機能番号、例えば０（マスキング）、１（トリミ
ング）、２（部分処理）、３（鮮明度処理）…、15（単
色処理）の番号データと共に記憶する。

【００１９】画像に対する領域の指定は画像１mm間隔当
たり最大８点（一つの領域は始まり点（又は始まりアド
レス）と終わり点（又は終わりアドレス）により指定さ
れるため、最大４領域が指定できる）まで可能である。
このように４セットの始まりアドレス及び終わりアドレ
スが記憶されるようにメモリが割り当てられる（図６参
照）。従って、第１メモリ(401) の大きさはライン当た
り８個のアドレス（８ビット）を貯蔵しなければならな
いので、最小限８×８ビット×４２０ライン、即ち８×
４２０バイトの大きさを有するべきである。同じく領域
のアドレスと対応された機能番号を貯蔵するための第２
メモリ(402) の大きさは機能番号１個当たり４ビットの
大きさ（機能番号は全部１６種であるから４ビットの大
きさを有する）を有するため最小限８×４ビット×４２
０ライン、即ち４×４２０バイトの大きさを有する。

【００２０】図８はデジタイザ(500) により領域と各領
域の機能が貯蔵された場合を例として示した図面であ
る。領域１はマスキング処理機能が指定され、領域２は
部分処理、領域３はトリミング処理、領域４は鮮明度処
理、領域５は単色処理機能が指定されている。このよう
に領域及びその機能等が指定された場合、それぞれの領
域に対するメモリマップを構成する方法を図９に基づい
て説明する。なお、図９は説明を簡単にするため、図８
に示したように副走査方向の58mm地点と 196mm地点に対
するメモリマップの構成を例として説明する。メモリの
アドレスは副走査方向のmm単位に８バイト（１mm当たり
４領域の指定が可能であるから、各領域の始まりアドレ
ス及び終わりアドレスを合わしたら８個のアドレスで各
アドレスは８ビットの大きさを有するため、８×８ビッ
ト＝８バイトになる）ずつ割り当てする。

【００２１】従って副走査方向の 0.1mm，２mm，…， 4
20mmに対して、それぞれ割り当てされたメモリ領域の始
まりアドレスはそれぞれ 0.8（＝１×８），16（＝２×
８），…，3360（＝８× 420）になるので58mm地点と関
連されたデータを記憶するためのメモリ領域の始まりア
ドレスは464 （＝58×８）で 198mm地点と関連されたデ
ータを記憶するためのメモリ領域の始まりアドレスは15
68（＝ 196×８）になる。一方、図８で主走査方向に対
する各領域の境界にあって領域１は（Ｘ１，Ｘ１′）、
領域２は（Ｘ２，Ｘ２′）、領域３は（Ｘ３，Ｘ
３′）、領域４は（Ｘ４，Ｘ４′）、領域５は（Ｘ５，
Ｘ５′）に達する。

【００２２】図１１は本発明の動作の流れ図である。図
１１の流れ図に基づいて本発明の作用を詳しく説明す
る。デジタイザ(500) により領域が指定されれば（Ｓ
１）、コントローラ部(100)内のＣＰＵは領域に対する
Ｘ，Ｙの座標データを読み出して領域機能番号を利用し
たメモリマップを作成する（Ｓ２）。続いてＣＰＵは領
域の指定が完了されたのかの可否を検査して領域指定が
継続される場合（Ｓ３で「Ｎｏ」であれば）、入力され
た座標データと領域機能番号に対するメモリマップを作
成する。領域指定が完了した場合は（Ｓ３で「Ｙｅｓ」
であれば）、Ｘ座標データ及びＹ座標データを上がる順
序（小さい値より大きい値の順序）に整列させる（Ｓ
４）。続いてＣＰＵはローレベルのメモリ記入信号を出
力して（Ｓ５）、図５の第１メモリ(401) 及び第２メモ
リ(402) にデータを書き入れる（Ｓ６）。この時、メモ
リ参照アドレスはＡ-busを通して、データはＢ-busを通
してＣＰＵからメモリにそれぞれ提供される。メモリ記
入動作が完了されたのか可否を判別してメモリ記入動作
完了であれば（Ｓ７）、第１カウンタ乃至第３カウンタ
(404,405,407) をクリアさせる（Ｓ８）。続いてＣＰＵ
はハイレベルのメモリ読出信号を出力する（Ｓ９）。

【００２３】ＣＰＵからメモリ読出信号が提供される
と、第１バッファ乃至第４バッファ(431,432,433,434)
は閉められ、第５バッファ乃至第８バッファ(435,436,4
37,438) は開けられて第２カウンタ(405) 及び第３カウ
ンタ(406) の出力がメモリ参照アドレスとして第１メモ
リ(401) 及び第２メモリ(402) にそれぞれ提供される。

【００２４】即ち、上述説明のＳ４乃至Ｓ８を図８に基
づいて要約すると、先に副走査方向の58mm地点で主走査
方向のデータを上がる順序に整列するとＸ１，Ｘ２，Ｘ
１′Ｘ２′Ｘ３，Ｘ３′であるからメモリマップは図９
に示すように第１メモリ(401) の４６４番地に８ビット
の大きさのＸ１を記入して第２メモリ(402) の同一番地
に領域１の機能番号即ち４ビットの大きさのＯ（マスキ
ング）を記入する。同一原理に基づいて、第１メモリ(4
01) の４６５番地にＸ２を加入して第２メモリ(402) の
４６５番地にトリミングを示した機能番号１を記入す
る。残りデータに対しても上述したステップを反復す
る。副走査方向の 196mm地点に対しても1568番地にはＸ
４と３、1569番地にはＸ４′と３、1570番地にはＸ５と
15、1571番地にはＸ５′と15をそれぞれ記入しメモリ記
入動作を終了する。

【００２５】図５において、第１カウンタ(404) は画像
クロック（Ｖ_CLK）がクロック端子に入力される１３ビ
ットカウンタであって、上位８ビットの出力が比較器(4
07)の入力（Ｂ）に提供される。メモリ読出動作時、比
較器(407) の入力端子（Ａ）には第１メモリ(401) の０
番地に貯蔵されたデータが提供される。二つの入力
（Ａ，Ｂ）が同一すると、比較器(407) はハイレベル
（又は「１」）の信号を出力する（Ｓ１０）。すると、
このようなハイレベル信号は第２カウンタ(405) の出力
値（即ち、アドレス）を１増加させることになる（Ｓ１
１）。その結果、第１メモリ(401) の１番地の内容が比
較器(407) の入力端（Ａ）に提供される。

【００２６】先に説明した画像出力装置（図１の符号40
0 参照）、例えばレーザビームプリンタの１ライン走査
が完了されると、次のラインの同期信号即ちＨＳＹＮＣ
信号が発生される。このＨＳＹＮＣ信号が発生されると
（Ｓ１２）、第２カウンタ(405) がクリアされる（Ｓ１
３）。ＨＳＹＮＣ信号が発生されない場合、比較器(40
7) の出力がハイレベルの時毎に、第２カウンタ(405)
の出力は１ずつ増加される（Ｓ１１参照）。ＨＳＹＮＣ
信号が１６回発生されると、分周器(403) の出力がハイ
レベルにされる。この時、第３カウンタ(406) の出力が
１増加するようになる（Ｓ１４，Ｓ１５）。第３カウン
タ(406) の出力が１増加するということは、副走査方向
に１mm程度増加した領域のメモリアドレスの増加を意味
する。これは解像度が400dpi(dot per inch)である場
合、副走査方向の１mm区間内１６ラインが存在すること
を意味して１６ライン間は全部同一な領域に取り扱われ
ることを意味する。このような動作が反復され 420mmを
進行する場合、Ａ３サイズ全体の原稿に対する領域指定
が終わったことを判断して動作を完了する（Ｓ１６）。

【００２７】以上説明したように、第２カウンタ(405)
と第３カウンタ(406) の出力がメモリ参照アドレスとし
て用いられ第１メモリ(401) に記憶された指定領域の始
まり及び終わりアドレスデータと第２メモリ(402) に記
憶された領域機能番号データが出力される。領域機能番
号は４ビットの大きさとして指定することができる。そ
の機能は全部１６（＝２⁴）種でデコーダ(408) に提供
され、Ｄ₀〜Ｄ₁₅の出力を得られる。デコーダ(408) の
出力Ｄ₀〜Ｄ₁₅はそれぞれアンドゲート(409〜424)に提
供されこの信号等は比較器(407) の出力（Ｃ．ｏｕｔ）
と論理演算され領域信号＃０〜領域信号＃15をそれぞれ
生成させるＪＫフリップフロップ(450〜464)にそれぞれ
クロックとして提供される。アンドゲート(409〜424)に
よりそれぞれ同調されたＪＫフリップフロップ(450〜46
4)のＪＫ端子には常にハイレベルの信号が提供される
（図面では図示されていない）。従って、アンドゲート
(409〜424)の出力がハイレベルされた場合、ＪＫフリッ
プフロップ(450〜464)の出力はクロックに同調されＯＮ
／ＯＦＦされる。ＪＫフリップフロップ(450〜464)はＣ
ＰＵよりメモリにデータを書き入れが終わる頃リセット
状態によりＨＳＹＮＣ信号とＶ_CLKの論理演算された信
号によってもリセット状態になる。

【００２８】

【発明の効果】以上により説明されたように、本発明に
よれば領域指定する時重ねて領域を指定するか任意の形
態に領域を指定することができて複数の領域の指定が可
能で使用者が願う形態の画像編集と色変換等を自由に遂
行することができるので優秀な画像を得ることができ
る。その上に画像出力中、ＣＰＵが領域指定メモリをア
クセスする必要がなくＣＰＵの負担を減らすだけでな
く、反転メモリを使用しないので安定された動作をす
る。同じく少ない容量のメモリに多い領域信号を発生さ
せることができるので、低廉な価格で回路を構成するこ
とができるだけでなく、画像出力するまえにメモリにデ
ータを書き入れてメモリアクセス動作が完了されるので
領域生成メモリに書き入れるでーたを別途に有する必要
が無いためにシステムのメモリを減らすことができ経済
的である。

【図面の簡単な説明】

【図１】画像処理システムの構成を簡単に示したブロッ
ク図である。

【図２】図１の画像信号処理部の構成を示したブロック
図である。

【図３】従来の技術の説明図であり、領域生成部の詳細
な回路図を示した図である。

【図４】従来の技術の説明図であり、メモリマップを示
した図である。

【図５】本発明の望ましい実施例を示した図である。

【図６】本発明の説明図であり、メモリマップを示した
図である。

【図７】本発明の説明図であり、領域処理機能番号の指
定を例として示した図である。

【図８】本発明の説明図であり、領域が指定された場合
を例として示した図である。

【図９】本発明の説明図であり、図８と共に領域が指定
された場合のメモリマップを示した図である。

【図10】本発明の実施例を説明するためのタイミング図
である。

【図11】本発明を説明するためのフロー図である。

【符号の説明】

１００…コントロール部２００…スキャナ２０１…ＣＣＤセンサ２０２…Ａ／Ｄ変換部３００…画像信号処理部３０１…色分解及び合成部３０２…シェージング補正部３０３…対数補正及び補色変換部３０４…黒生成部３０５…色補正部３０６…色変換部３０７…濃度処理部３０８…変倍及び移動処理部３０９…鮮明度処理部３１０…原稿位置認識部３１１…領域信号生成部４００…画像出力部５００…デジタイザ６００…操作パネル

Claims

(57)【特許請求の範囲】

【請求項１】デジタル画像処理システムより局部画像
の編集又は色変換等に要求される領域指定のため領域信
号を生成させる装置において、指定された領域の始まり及び終わりをそれぞれ示した領
域アドレスと編集機能の種類を示す所定ビット数（ｎ）
の機能番号を記憶させるためのメモリ手段と、１ラインに該当する画像クロックの信号数を計数する計
数手段と、上記メモリ手段から提供される上記領域アドレスと上記
計数手段の出力中、上記領域アドレスと同一な上位出力
ビットを比較して同一な場合、同一であることを示す所
定の信号を出力する比較手段と、ＨＳＹＮＣ信号及び上記比較手段の出力により上記メモ
リ手段をアクセスするためメモリ参照アドレスを発生さ
せるアドレス発生手段と、メモリ記入動作又はメモリ読出動作を示すメモリ参照信
号（Ｒ／Ｗ）により制御され上記アドレス発生手段によ
るメモリアクセス動作とＣＰＵによるメモリアクセス動
作に相応するように、上記メモリ手段とバス間のデータ
伝達経路を形成または遮断するバッファ手段と、上記メモリ手段から提供される上記所定ビット数（ｎ）
の機能番号を受け入れ所定ビット数（２ⁿ）のデータ信
号を生成させる機能番号解読手段と、上記比較手段の出力と上記機能番号解読手段の各出力を
受け入れ指定された領域を区分する領域区分信号を発生
させる領域区分手段と、上記領域区分手段の出力によりＯＮ／ＯＦＦ切換され上
記領域信号を所定期間内に持続的に発生させるフリップ
フロップ手段を含むことを特徴とするデジタル画像処理
システムの領域信号生成装置。
【請求項２】請求項１において、上記画像クロックと上記メモリ参照信号及び上記ＨＳＹ
ＮＣ信号により上記フリップフロップ手段をリセットさ
せるリセット手段を追加に含むことを特徴とするデジタ
ル画像処理システムの領域信号生成装置。
【請求項３】請求項１において、上記係数手段は一つのカウンタを利用して副走査方向ア
ドレスデータと主走査方向アドレスデータを指定するこ
とを特徴とするデジタル画像処理システムの領域信号生
成装置。
【請求項４】領域アドレスを記憶するため第１メモリ
と領域機能番号を記憶するため第２メモリとＨＳＹＮＣ
信号を 1/16 分周する分周器と、画像クロックに同期さ
れ１３ビット大きさのデータ信号を出力する第１カウン
タと、メモリ参照に必要な１３ビットのアドレスデータ
中下位３ビットのアドレスデータを発生させる第２カウ
ンタと、上記分周器の出力に同期されメモリ参照に必要
な上記１３ビットのアドレスデータ中上位１０ビットの
アドレスデータを発生させる第３カウンタ、及び上記第
１カウンタの出力と上記第１メモリの出力を比較する比
較器を含む装置により領域信号を発生させる方法におい
て、デジタイザにより領域を指定する段階（Ｓ１）と、領域に対する座標データと領域機能信号を利用してメモ
リマップを生成する段階（Ｓ２）と、領域指定が完了されたのか可否を検査して領域指定完了
でなければ、上記メモリマップを継続に作成して領域指
定完了したら上記座標データを上がる順序に整列させる
段階（Ｓ４）と、メモリ記入信号を出力する段階（Ｓ５）と、メモリにデータを書き入れる段階（Ｓ６）と、メモリ記入動作が完了されたのか可否を判別してメモリ
記入動作完了であれば上記第１カウンタ乃至第３カウン
タをクリアさせる段階（Ｓ７，Ｓ８）と、メモリ読出信号を出力する段階（Ｓ９）と、上記比較器の出力がハイレベルの場合、上記第２カウン
タの出力を１増加させる段階（Ｓ１０，Ｓ１１）と、上記ＨＳＹＮＣ信号が発生されたのかを判別して上記Ｈ
ＳＹＮＣ信号が発生された場合、上記第２カウンタをク
リアさせて上記ＨＳＹＮＣ信号が発生されない場合、上
記比較器の出力がハイレベルであるのかを判別する段階
（Ｓ１２，Ｓ１３）と、上記分周器の出力がハイレベルであるかを判別してハイ
レベルの場合、上記第３カウンタの出力を１増加させ
て、そうでない場合上記比較器の出力がハイレベルであ
るかを検査する段階（Ｓ１４，Ｓ１５）と、副走査方向の終わりであるかを判別して終わりであれば
動作を完了して、終わりでなければ上記比較器の出力が
ハイレベルであるか判別する段階（Ｓ１６）を含むこと
を特徴とするデジタル画像処理システムの領域信号生成
方法。
【請求項５】請求項４において、メモリマップ作成段階は領域始まりアドレスと領域終わ
りアドレスにそれぞれ動作機能番号を割り当てすること
を特徴とするデジタル画像処理システムの領域信号生成
方法。