JP2793486B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2793486B2 JP2793486B2 JP5301387A JP30138793A JP2793486B2 JP 2793486 B2 JP2793486 B2 JP 2793486B2 JP 5301387 A JP5301387 A JP 5301387A JP 30138793 A JP30138793 A JP 30138793A JP 2793486 B2 JP2793486 B2 JP 2793486B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- alignment mark
- type
- silicon
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関する。
関する。
【０００２】
【従来の技術】一般に、半導体装置の製造工程において
は、複数のフォトリソグラフィー工程が必要とされてい
るが、これらの複数の工程間においては、相互の位置を
高精度に設定することが要求される。半導体集積回路を
半導体基板に形成する場合、複数のフォトリソグラフィ
ー工程間においては、相互の工程における位置を設定す
るために、基準となる位置合わせマーク（親マークと云
う）を基に重ね合わせが行われる。親マークの位置の精
度により、これ以降のフォトリソグラフィー工程におけ
る重ね合わせ精度が決定されるために、親マークの形成
は非常に重要な作業である。
は、複数のフォトリソグラフィー工程が必要とされてい
るが、これらの複数の工程間においては、相互の位置を
高精度に設定することが要求される。半導体集積回路を
半導体基板に形成する場合、複数のフォトリソグラフィ
ー工程間においては、相互の工程における位置を設定す
るために、基準となる位置合わせマーク（親マークと云
う）を基に重ね合わせが行われる。親マークの位置の精
度により、これ以降のフォトリソグラフィー工程におけ
る重ね合わせ精度が決定されるために、親マークの形成
は非常に重要な作業である。
【０００３】この設定方法としては、例えば、バイポー
ラ・トランジスタを半導体基板上に形成する場合には、
図２（ａ）示されるように、Ｐ型シリコン基板１に所要
の開口窓を有する絶縁膜５ｂを形成し、この絶縁膜５ｂ
をマスクして、イオン注入法または熱拡散法によりＮ型
不純物を導入する。次いで、Ｐ型シリコン基板１を高温
中において熱処理し、この不純物の押し込みを行って電
気的に活性化し、且つ所望の接合深さおよび層抵抗を有
するＮ型埋め込み層６を形成する。次に、図２（ｂ）に
示されるように、Ｐ型シリコン基板１全面の絶縁膜５ｂ
を除去して、バイポーラ・トランジスタのコレクタ領域
となるＮ型シリコン層７ａを、エピタキシャル成長法に
よって成長させる。そして、Ｐ型シリコン基板１に達す
る素子間分離拡散層となるＰ型分離拡散層８を形成す
る。このＰ型分離拡散層８は、Ｎ型シリコン層７ａの表
面を酸化することによりシリコン酸化膜５ｃを形成し、
フォトレジストをマスクにして、前記シリコン酸化膜５
ｃを選択的にエッチングし、フォトレジストを除去した
後に、このシリコン酸化膜５ｃをマスクにして、Ｎ型シ
リコン層７ａにボロンを熱拡散法により導入し、且つこ
れを押し込むことにより形成する。このフォトレジスト
のパターニング形成に際しては、前記Ｎ型埋め込み層６
の平面形状を確認した上で、これを位置合わせマークと
してマスクの位置合わせを行っている。
ラ・トランジスタを半導体基板上に形成する場合には、
図２（ａ）示されるように、Ｐ型シリコン基板１に所要
の開口窓を有する絶縁膜５ｂを形成し、この絶縁膜５ｂ
をマスクして、イオン注入法または熱拡散法によりＮ型
不純物を導入する。次いで、Ｐ型シリコン基板１を高温
中において熱処理し、この不純物の押し込みを行って電
気的に活性化し、且つ所望の接合深さおよび層抵抗を有
するＮ型埋め込み層６を形成する。次に、図２（ｂ）に
示されるように、Ｐ型シリコン基板１全面の絶縁膜５ｂ
を除去して、バイポーラ・トランジスタのコレクタ領域
となるＮ型シリコン層７ａを、エピタキシャル成長法に
よって成長させる。そして、Ｐ型シリコン基板１に達す
る素子間分離拡散層となるＰ型分離拡散層８を形成す
る。このＰ型分離拡散層８は、Ｎ型シリコン層７ａの表
面を酸化することによりシリコン酸化膜５ｃを形成し、
フォトレジストをマスクにして、前記シリコン酸化膜５
ｃを選択的にエッチングし、フォトレジストを除去した
後に、このシリコン酸化膜５ｃをマスクにして、Ｎ型シ
リコン層７ａにボロンを熱拡散法により導入し、且つこ
れを押し込むことにより形成する。このフォトレジスト
のパターニング形成に際しては、前記Ｎ型埋め込み層６
の平面形状を確認した上で、これを位置合わせマークと
してマスクの位置合わせを行っている。
【０００４】しかしながら、上述した方法においては、
Ｐ型分離拡散層８の形成に当り、位置合わせマークとし
てＮ型埋め込み層６を使用しているが、このＮ型埋め込
み層６は、その上部に形成されている単結晶のＮ型シリ
コン層７ａの成長時に、表面に形成されたパターンが成
長方向と垂直ではなく傾斜しているために、その成長速
度に差異を生じ、これによるパターンシフト・ディスト
ーションと云うパターン変形が発生する。このために、
図２（ｃ）に示されるように、Ｎ型埋め込み層６の平面
形状が変形して、Ｐ型分離拡散層８によるマスクを高精
度にて位置合わせすることが困難になる。即ち、パター
ン変形された位置合わせマークを基準としてＰ型分離拡
散層８を形成すると、図２（ｃ）に示されるように所定
位置よりずれた位置となり、Ｎ型埋め込み層６との間隔
が小さくなるか、または重なる状態となり、接合耐圧に
おける劣化および素子分離が不能になるという素子特性
における不良が発生する。
Ｐ型分離拡散層８の形成に当り、位置合わせマークとし
てＮ型埋め込み層６を使用しているが、このＮ型埋め込
み層６は、その上部に形成されている単結晶のＮ型シリ
コン層７ａの成長時に、表面に形成されたパターンが成
長方向と垂直ではなく傾斜しているために、その成長速
度に差異を生じ、これによるパターンシフト・ディスト
ーションと云うパターン変形が発生する。このために、
図２（ｃ）に示されるように、Ｎ型埋め込み層６の平面
形状が変形して、Ｐ型分離拡散層８によるマスクを高精
度にて位置合わせすることが困難になる。即ち、パター
ン変形された位置合わせマークを基準としてＰ型分離拡
散層８を形成すると、図２（ｃ）に示されるように所定
位置よりずれた位置となり、Ｎ型埋め込み層６との間隔
が小さくなるか、または重なる状態となり、接合耐圧に
おける劣化および素子分離が不能になるという素子特性
における不良が発生する。
【０００５】従来、この位置合わせマークの変形を防止
して精度の向上を図る方法としては、例えば、特開昭５
８−４９６５号公報における半導体素子の製造方法が提
案されている。この提案においては、位置合わせマーク
の形成工程の後に、この位置合わせマークの形成領域上
に選択的に絶縁物を形成し、しかる上で、前記Ｎ型シリ
コン層７ａの成長工程を行い、位置合わせマークの部分
のみ多結晶成長層を成長させて、この結晶の成長方向性
に依存しない多結晶成長層からなる位置合わせマークに
より、パターン変形を防止している。即ち、図３に示さ
れるように、Ｎ型埋め込み層６の表面に、再度、位置合
わせマーク用シリコン酸化膜５ｄを形成して、この位置
合わせマーク用シリコン酸化膜５ｄの表面上にフォトレ
ジストを形成する。次に、Ｐ型シリコン基板１の表面上
の位置合わせマーク用シリコン酸化膜５ｄをエッチング
により除去し、更に位置合わせマーク用シリコン酸化膜
５ｄの上部に形成されていたフォトレジストを除去す
る。そして、Ｐ型シリコン基板１の表面上に、Ｎ型シリ
コン層７ａを形成するとともに、位置合わせマーク用シ
リコン酸化膜５ｄ上に、ポリシリコン成長層２ａを形成
する。そして、この場合、位置合わせマークのＮ型埋め
込み層６の表面に、位置合わせマーク用シリコン酸化膜
５ｄの代わりに、位置合わせマーク用として窒化シリコ
ン膜を形成してもよいとしている。
して精度の向上を図る方法としては、例えば、特開昭５
８−４９６５号公報における半導体素子の製造方法が提
案されている。この提案においては、位置合わせマーク
の形成工程の後に、この位置合わせマークの形成領域上
に選択的に絶縁物を形成し、しかる上で、前記Ｎ型シリ
コン層７ａの成長工程を行い、位置合わせマークの部分
のみ多結晶成長層を成長させて、この結晶の成長方向性
に依存しない多結晶成長層からなる位置合わせマークに
より、パターン変形を防止している。即ち、図３に示さ
れるように、Ｎ型埋め込み層６の表面に、再度、位置合
わせマーク用シリコン酸化膜５ｄを形成して、この位置
合わせマーク用シリコン酸化膜５ｄの表面上にフォトレ
ジストを形成する。次に、Ｐ型シリコン基板１の表面上
の位置合わせマーク用シリコン酸化膜５ｄをエッチング
により除去し、更に位置合わせマーク用シリコン酸化膜
５ｄの上部に形成されていたフォトレジストを除去す
る。そして、Ｐ型シリコン基板１の表面上に、Ｎ型シリ
コン層７ａを形成するとともに、位置合わせマーク用シ
リコン酸化膜５ｄ上に、ポリシリコン成長層２ａを形成
する。そして、この場合、位置合わせマークのＮ型埋め
込み層６の表面に、位置合わせマーク用シリコン酸化膜
５ｄの代わりに、位置合わせマーク用として窒化シリコ
ン膜を形成してもよいとしている。
【０００６】
【発明が解決しようとする課題】上述した従来の半導体
装置の製造方法においては、気相成長法によるエピタキ
シャル成長層の形成において、反応ガスと位置合わせマ
ークのシリコン酸化膜または窒化シリコン膜との反応、
或はシリコン酸化膜また窒化シリコン膜の高温度による
分解に伴なうエピタキシャル生長層の結晶性の悪化等に
対して十分な対策がとられていない。
装置の製造方法においては、気相成長法によるエピタキ
シャル成長層の形成において、反応ガスと位置合わせマ
ークのシリコン酸化膜または窒化シリコン膜との反応、
或はシリコン酸化膜また窒化シリコン膜の高温度による
分解に伴なうエピタキシャル生長層の結晶性の悪化等に
対して十分な対策がとられていない。
【０００７】即ち、エピタキシャル生長過程におけるシ
リコン酸化膜は、水素ガスおよび塩化水素ガスまたはソ
ース・ガスである四塩化珪素等の還元反応により生じた
塩酸ガス等により分解される。例えば、次式にて示され
る反応が生じる。
リコン酸化膜は、水素ガスおよび塩化水素ガスまたはソ
ース・ガスである四塩化珪素等の還元反応により生じた
塩酸ガス等により分解される。例えば、次式にて示され
る反応が生じる。
【０００８】 Ｈ2 ＋ＳｉＯ2 →ＳｉＯ＋Ｈ2 Ｏ ………………………（１） ４ＨＣＬ＋ＳｉＯ2 →ＳｉＣＬ4 ＋２Ｈ2 Ｏ …………（２） ＳｉＣＬ4 ＋２Ｈ2 →Ｓｉ＋４ＨＣＬ …………………（３） 上式におけるＳｉＯまたはＨ2 Ｏの酸化剤は反応気相中
に拡散した後に、気相中においてシリコン粒子の形成核
となる。このようなシリコン粒子の形成により、当該シ
リコン粒子が気相から拡散により半導体基板上に堆積す
る状態となり、これによりシリコン原子の表面移動が阻
害され、エピタキシャル成長のメカニズムが乱れて、生
長層の膜質を大幅に低下させる。膜質低下は、例えば転
移、積層欠陥またはヒロック等の欠陥の発生によるもの
であり、これによりエピタキシャル成長層の結晶の完全
性が制限される。この制限の程度は、酸化膜の位置する
近傍においては特に著しい。水素ガスをキャリア・ガス
として、ソース・ガスを四塩化珪素とした時のＳｉＯお
よびＨ2 Ｏ等の酸化剤許容レベルは５〜１０ｐｐｍとさ
れている。また、モノシランの場合には酸化剤許容レベ
ルは２ｐｐｍ以下となり、酸化剤の影響を受けやすくな
る。
に拡散した後に、気相中においてシリコン粒子の形成核
となる。このようなシリコン粒子の形成により、当該シ
リコン粒子が気相から拡散により半導体基板上に堆積す
る状態となり、これによりシリコン原子の表面移動が阻
害され、エピタキシャル成長のメカニズムが乱れて、生
長層の膜質を大幅に低下させる。膜質低下は、例えば転
移、積層欠陥またはヒロック等の欠陥の発生によるもの
であり、これによりエピタキシャル成長層の結晶の完全
性が制限される。この制限の程度は、酸化膜の位置する
近傍においては特に著しい。水素ガスをキャリア・ガス
として、ソース・ガスを四塩化珪素とした時のＳｉＯお
よびＨ2 Ｏ等の酸化剤許容レベルは５〜１０ｐｐｍとさ
れている。また、モノシランの場合には酸化剤許容レベ
ルは２ｐｐｍ以下となり、酸化剤の影響を受けやすくな
る。
【０００９】このように、位置合わせマークにシリコン
酸化膜を用いることは、エピタキシャル成長層の膜質低
下を招き、エピタキシャル層中への生成・再結合準位の
形成および転移に基づく電気的短絡等を引き起すため
に、製造後において、半導体装置のデバイス特性として
十分に満足することができないという欠点がある。ま
た、このような障害を避けるためには、位置合わせマー
クと素子を十分に余裕のある間隔に配置する必要がある
ため、結果的に素子面積が大きくなり、高集積化の妨げ
になるという欠点がある。
酸化膜を用いることは、エピタキシャル成長層の膜質低
下を招き、エピタキシャル層中への生成・再結合準位の
形成および転移に基づく電気的短絡等を引き起すため
に、製造後において、半導体装置のデバイス特性として
十分に満足することができないという欠点がある。ま
た、このような障害を避けるためには、位置合わせマー
クと素子を十分に余裕のある間隔に配置する必要がある
ため、結果的に素子面積が大きくなり、高集積化の妨げ
になるという欠点がある。
【００１０】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板の表面に位置合わせマークを形成
する工程と、気相成長によるエピタキシャル成長を行う
工程と、前記位置合わせマークに対する位置合わせを実
施し、所定の処理を行う後工程とを有する半導体装置の
製造方法において、半導体基板の表面上の位置合わせ用
マークとして使用する領域の表面部分に、多結晶成長層
を形成する工程と、前記半導体基板の表面上に気相成長
層を形成することにより、前記位置合わせ用マークとし
て使用する領域のみを多結晶成長層として形成する工程
と、を少なくとも有することを特徴としている。
造方法は、半導体基板の表面に位置合わせマークを形成
する工程と、気相成長によるエピタキシャル成長を行う
工程と、前記位置合わせマークに対する位置合わせを実
施し、所定の処理を行う後工程とを有する半導体装置の
製造方法において、半導体基板の表面上の位置合わせ用
マークとして使用する領域の表面部分に、多結晶成長層
を形成する工程と、前記半導体基板の表面上に気相成長
層を形成することにより、前記位置合わせ用マークとし
て使用する領域のみを多結晶成長層として形成する工程
と、を少なくとも有することを特徴としている。
【００１１】なお、前記多結晶成長層としては、ポリシ
リコン成長層を用いてもよい。
リコン成長層を用いてもよい。
【００１２】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１３】図１（ａ）、（ｂ）、（ｃ）、（ｄ）、
（ｅ）および（ｆ）は、本発明の一実施例を工程順に示
す半導体装置の断面を示す図である。
（ｅ）および（ｆ）は、本発明の一実施例を工程順に示
す半導体装置の断面を示す図である。
【００１４】先ず、図１（ａ）に示されるように、比抵
抗が約１０ΩｃｍのＰ型シリコン基板１を、例えば、Ｌ
Ｐ−ＣＶＤ装置を用いて、６００°Ｃの温度を有する反
応管中において、モノシランの熱分解により位置合わせ
マーク用ポリシリコン膜２を、３０００オングストロー
ムの厚さに堆積する。位置合わせマーク用ポリシリコン
膜２の厚みは、フォトリソグラフィ工程において、十分
な目合わせ感度を有する厚さに設定する必要がある。次
に、例えば７８０°Ｃの温度を有する反応管中におい
て、アンモニアとジクロルシランの還元反応により、窒
化シリコン膜３を、約２０００オングストロームの厚さ
に堆積する。次いで、フォトレジスト４を所要のパター
ンに形成してフォトレジストマスクを形成し、これをマ
スクにして、リン酸溶液に浸して前記窒化シリコン膜３
を選択エッチングする。
抗が約１０ΩｃｍのＰ型シリコン基板１を、例えば、Ｌ
Ｐ−ＣＶＤ装置を用いて、６００°Ｃの温度を有する反
応管中において、モノシランの熱分解により位置合わせ
マーク用ポリシリコン膜２を、３０００オングストロー
ムの厚さに堆積する。位置合わせマーク用ポリシリコン
膜２の厚みは、フォトリソグラフィ工程において、十分
な目合わせ感度を有する厚さに設定する必要がある。次
に、例えば７８０°Ｃの温度を有する反応管中におい
て、アンモニアとジクロルシランの還元反応により、窒
化シリコン膜３を、約２０００オングストロームの厚さ
に堆積する。次いで、フォトレジスト４を所要のパター
ンに形成してフォトレジストマスクを形成し、これをマ
スクにして、リン酸溶液に浸して前記窒化シリコン膜３
を選択エッチングする。
【００１５】次に、図１（ｂ）に示されるように、前記
フォトレジスト４によるフォトレジストマスクを除去し
た後に、酸化炉を用いて１１４０°Ｃの温度の酸化性雰
囲気中において熱処理することにより、８０００オング
ストロームの厚さのＮ型埋め込み層形成用酸化シリコン
膜５を形成する。この時のＮ型埋め込み層形成用酸化シ
リコン膜５の厚みとしては、窒化シリコン膜３により覆
われた部分以外の位置合わせマーク用ポリシリコン膜２
が、全て酸化される厚みが必要である。例えば、本実施
例においては、位置合わせマーク用ポリシリコン膜２の
膜厚が３０００オングストロームであるため、シリコン
酸化膜厚の約４５％の膜厚を満たすためには、少なくと
も約６７００オングストローム以上のシリコン酸化膜厚
が必要となる。
フォトレジスト４によるフォトレジストマスクを除去し
た後に、酸化炉を用いて１１４０°Ｃの温度の酸化性雰
囲気中において熱処理することにより、８０００オング
ストロームの厚さのＮ型埋め込み層形成用酸化シリコン
膜５を形成する。この時のＮ型埋め込み層形成用酸化シ
リコン膜５の厚みとしては、窒化シリコン膜３により覆
われた部分以外の位置合わせマーク用ポリシリコン膜２
が、全て酸化される厚みが必要である。例えば、本実施
例においては、位置合わせマーク用ポリシリコン膜２の
膜厚が３０００オングストロームであるため、シリコン
酸化膜厚の約４５％の膜厚を満たすためには、少なくと
も約６７００オングストローム以上のシリコン酸化膜厚
が必要となる。
【００１６】次いで、図１（ｃ）に示されるように、窒
化シリコン膜３を位置合わせパターとしてフォトレジス
トをパターン形成し、フォトレジストをマスクにして、
Ｎ型埋め込み層形成用酸化シリコン膜５の領域を選択的
にエッチングする。次に、前記フォトレジストを除去し
た後に、開口されたＮ型埋め込み形成用酸化シリコン膜
５の領域に、アンチモン（Ｓｂ）または砒素（Ａｓ）
を、例えば１２００°Ｃの温度で熱拡散させることによ
り、Ｎ型埋め込み層６を形成する。このＮ型埋め込み層
６のシート抵抗は約２０Ω／□である。また、Ｎ型埋め
込み層６の形成方法としては、上記以外のイオン注入法
と熱処理の併用によって形成してもよい。
化シリコン膜３を位置合わせパターとしてフォトレジス
トをパターン形成し、フォトレジストをマスクにして、
Ｎ型埋め込み層形成用酸化シリコン膜５の領域を選択的
にエッチングする。次に、前記フォトレジストを除去し
た後に、開口されたＮ型埋め込み形成用酸化シリコン膜
５の領域に、アンチモン（Ｓｂ）または砒素（Ａｓ）
を、例えば１２００°Ｃの温度で熱拡散させることによ
り、Ｎ型埋め込み層６を形成する。このＮ型埋め込み層
６のシート抵抗は約２０Ω／□である。また、Ｎ型埋め
込み層６の形成方法としては、上記以外のイオン注入法
と熱処理の併用によって形成してもよい。
【００１７】次に、図１（ｄ）に示されるように、例え
ば、弗酸水溶液により窒化シリコン膜３の表面上のシリ
コン酸化膜を除去した後に、リン酸溶液中に浸して窒化
シリコン膜３を除去する。然る後に、再度弗酸水溶液中
にＰ型シリコン基板１を浸して、Ｎ型埋め込み層形成用
酸化シリコン５を、全面にわたって除去する。これによ
り、本工程の終了後においては、Ｐ型シリコン基板１の
表面が現出され、且つ位置合わせマーク部には、ポリシ
リコン層２が残された状態となる。
ば、弗酸水溶液により窒化シリコン膜３の表面上のシリ
コン酸化膜を除去した後に、リン酸溶液中に浸して窒化
シリコン膜３を除去する。然る後に、再度弗酸水溶液中
にＰ型シリコン基板１を浸して、Ｎ型埋め込み層形成用
酸化シリコン５を、全面にわたって除去する。これによ
り、本工程の終了後においては、Ｐ型シリコン基板１の
表面が現出され、且つ位置合わせマーク部には、ポリシ
リコン層２が残された状態となる。
【００１８】次いで、図１（ｅ）に示されるように、例
えば、ガス状のシラン化合物である四塩化珪素およびモ
ノシラン等と、リン化合物を９００〜１２００°Ｃの高
温中において水素還元または熱分解反応させることによ
り、Ｐ型シリコン基板１の全面に厚さ５μｍ、比抵抗
０．５ΩｃｍのＮ型エピタキシャル成長層７を形成する
とともに、位置合わせマーク用ポリシリコン膜２の上
に、ポリシリコン成長膜２ａを形成する。このポリシリ
コン成長層２ａは、エピタキシャル成長に際し、結晶の
成長方向性に依存することがないため、位置合わせマー
クとしては忠実に再現される。
えば、ガス状のシラン化合物である四塩化珪素およびモ
ノシラン等と、リン化合物を９００〜１２００°Ｃの高
温中において水素還元または熱分解反応させることによ
り、Ｐ型シリコン基板１の全面に厚さ５μｍ、比抵抗
０．５ΩｃｍのＮ型エピタキシャル成長層７を形成する
とともに、位置合わせマーク用ポリシリコン膜２の上
に、ポリシリコン成長膜２ａを形成する。このポリシリ
コン成長層２ａは、エピタキシャル成長に際し、結晶の
成長方向性に依存することがないため、位置合わせマー
クとしては忠実に再現される。
【００１９】次に、図１（ｆ）に示されるように、例え
ば、１１４０°Ｃの温度の酸化性雰囲気中において熱処
理を行い、５０００オングストロームの膜厚のＰ型分離
拡散層形成用酸化シリコン膜５ａを形成する。その後
に、フォトレジストを所望のパターンに形成し、弗酸水
溶液中に浸して、Ｐ型分離拡散層形成用酸化シリコン膜
５ａをエッチングする。そして、フォトレジストを除去
する。この時のフォトリソグラフィーとしては、ポリシ
リコン成長層２ａを位置合わせマークとして用いる。然
る後に、Ｐ型分離拡散層形成用酸化シリコン膜５ａをマ
スクにして、１１００°Ｃの温度にて三塩化ホウ素のよ
うなボロン化合物ガスを反応させ、Ｎ型エピタキシャル
成長層７の表面からＰ型シリコン基板１にボロンを拡散
させる。更に、拡散されたボロンを１２００°Ｃの温度
において所望の深さまて押し込み、素子分離領域である
Ｐ型分離拡散層８を形成する。このようにして形成され
るＰ型分離拡散層８のシート抵抗は約１５Ω／□であ
る。
ば、１１４０°Ｃの温度の酸化性雰囲気中において熱処
理を行い、５０００オングストロームの膜厚のＰ型分離
拡散層形成用酸化シリコン膜５ａを形成する。その後
に、フォトレジストを所望のパターンに形成し、弗酸水
溶液中に浸して、Ｐ型分離拡散層形成用酸化シリコン膜
５ａをエッチングする。そして、フォトレジストを除去
する。この時のフォトリソグラフィーとしては、ポリシ
リコン成長層２ａを位置合わせマークとして用いる。然
る後に、Ｐ型分離拡散層形成用酸化シリコン膜５ａをマ
スクにして、１１００°Ｃの温度にて三塩化ホウ素のよ
うなボロン化合物ガスを反応させ、Ｎ型エピタキシャル
成長層７の表面からＰ型シリコン基板１にボロンを拡散
させる。更に、拡散されたボロンを１２００°Ｃの温度
において所望の深さまて押し込み、素子分離領域である
Ｐ型分離拡散層８を形成する。このようにして形成され
るＰ型分離拡散層８のシート抵抗は約１５Ω／□であ
る。
【００２０】以上のように、本発明の製造方法は、エピ
タキシャル成長過程において、半導体基板の表面におけ
る酸化シリコン膜等の存在を排除することができるため
に、シリコン粒子の形成による核発生が防止され、これ
により、完全性の高い結晶を形成することができるとと
もに、位置合わせ精度の向上を図ることが可能となり、
半導体装置における素子の微細化および高集積化を実現
することができるという効果がある。
タキシャル成長過程において、半導体基板の表面におけ
る酸化シリコン膜等の存在を排除することができるため
に、シリコン粒子の形成による核発生が防止され、これ
により、完全性の高い結晶を形成することができるとと
もに、位置合わせ精度の向上を図ることが可能となり、
半導体装置における素子の微細化および高集積化を実現
することができるという効果がある。
【００２１】
【発明の効果】以上説明したように、本発明は、従来問
題とされていたエピタキシャル成長層における膜質低下
を防止するために、位置合わせマークをポリシリコン層
により形成し、且つマーク上に単結晶シリコンが形成さ
れることを排除することにより、位置合わせマークにお
けるパターン・ディストーションの発生が防止され、位
置合わせ精度を向上させることが可能となり、これによ
り、半導体装置の素子の微細化ならびに高集積化を実現
することができるという効果がある。
題とされていたエピタキシャル成長層における膜質低下
を防止するために、位置合わせマークをポリシリコン層
により形成し、且つマーク上に単結晶シリコンが形成さ
れることを排除することにより、位置合わせマークにお
けるパターン・ディストーションの発生が防止され、位
置合わせ精度を向上させることが可能となり、これによ
り、半導体装置の素子の微細化ならびに高集積化を実現
することができるという効果がある。
【図１】本発明の一実施例を製造工程順に示す半導体装
置の断面図である。
置の断面図である。
【図２】従来例を製造工程順に示す半導体装置の断面図
および不具合を示す断面図である。
および不具合を示す断面図である。
【図３】他の従来例の製造工程を示す半導体装置の断面
図である。
図である。
１ Ｐ型シリコン基板 ２ 位置合わせマーク用ポリシリコン膜 ２ａ ポリシリコン成長層 ３ 窒化シリコン膜 ４ フォトレジスト ５ Ｎ型埋め込み層形成用酸化シリコン膜 ５ａ Ｐ型分離拡散層形成用酸化シリコン膜 ５ｂ 絶縁膜 ５ｃ 酸化シリコン膜 ５ｄ 位置合わせマーク用酸化シリコン膜 ６ Ｎ型埋め込み層 ７ エピタキシャル成長層 ７ａ Ｎ型シリコン層 ８ Ｐ型分離拡散層
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭51−80777（ＪＰ，Ａ) 特開 昭58−4965（ＪＰ，Ａ) 特開 平１−305519（ＪＰ，Ａ) 特開 平４−61219（ＪＰ，Ａ) 特開 昭59−57417（ＪＰ，Ａ) 特開 昭61−27630（ＪＰ，Ａ) 特開 昭62−281323（ＪＰ，Ａ) 特開 昭63−80528（ＪＰ，Ａ) 特開 平１−140624（ＪＰ，Ａ) 特開 平２−102516（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/027
Claims (2)
- 【請求項１】 半導体基板の表面に位置合わせマークを
形成する工程と、気相成長によるエピタキシャル成長を
行う工程と、前記位置合わせマークに対する位置合わせ
を実施し、所定の処理を行う後工程とを有する半導体装
置の製造方法において、 半導体基板の表面上の位置合わせ用マークとして使用す
る領域の表面部分に、多結晶成長層を形成する工程と、 前記半導体基板の表面上に気相成長層を形成することに
より、前記位置合わせ用マークとして使用する領域のみ
を多結晶成長層として形成する工程と、 を少なくとも有することを特徴とする半導体装置の製造
方法。 - 【請求項２】 前記多結晶成長層として、ポリシリコン
成長層を用いることを特徴とする請求項１記載の半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5301387A JP2793486B2 (ja) | 1993-12-01 | 1993-12-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5301387A JP2793486B2 (ja) | 1993-12-01 | 1993-12-01 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07153669A JPH07153669A (ja) | 1995-06-16 |
| JP2793486B2 true JP2793486B2 (ja) | 1998-09-03 |
Family
ID=17896263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5301387A Expired - Fee Related JP2793486B2 (ja) | 1993-12-01 | 1993-12-01 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2793486B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990055183A (ko) * | 1997-12-27 | 1999-07-15 | 김영환 | 반도체 소자의 얼라인 키 형성 방법 |
| FR2869459B1 (fr) * | 2004-04-21 | 2006-08-04 | Commissariat Energie Atomique | Realignement entre niveaux apres une etape d'epitaxie. |
| JP4824592B2 (ja) * | 2007-02-05 | 2011-11-30 | Ｏｋｉセミコンダクタ株式会社 | 合せマークの製造方法 |
| WO2023189283A1 (ja) * | 2022-03-28 | 2023-10-05 | 住友電気工業株式会社 | 半導体基板および半導体エピタキシャル基板 |
-
1993
- 1993-12-01 JP JP5301387A patent/JP2793486B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07153669A (ja) | 1995-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2630237B2 (ja) | 半導体装置及びその製造方法 | |
| US5024971A (en) | Method for patterning submicron openings using an image reversal layer of material | |
| WO1986001338A1 (en) | Method of producing semiconductor devices | |
| JPS58176975A (ja) | 集積ｍｏｓ電界効果トランジスタ回路の製造方法 | |
| JPS6236389B2 (ja) | ||
| KR940009361B1 (ko) | 복합형 직접회로소자 | |
| JP3380086B2 (ja) | 半導体装置の製造方法 | |
| GB1587398A (en) | Semiconductor device manufacture | |
| JP2759872B2 (ja) | 半導体素子のトランジスタ製造方法 | |
| JP2793486B2 (ja) | 半導体装置の製造方法 | |
| JP2989051B2 (ja) | 炭化シリコンバイポーラ半導体装置およびその製造方法 | |
| JP2560376B2 (ja) | Ｍｏｓトランジスタの製造方法 | |
| JP4376505B2 (ja) | 半導体装置の製造方法 | |
| JPH0974189A (ja) | 半導体装置の製造方法 | |
| JP3003598B2 (ja) | 半導体装置の製造方法 | |
| JPH03232237A (ja) | 半導体装置の製造方法 | |
| JP2807296B2 (ja) | 半導体単結晶層の製造方法 | |
| JPH07183506A (ja) | 半導体装置 | |
| JPS63153864A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JP2881796B2 (ja) | タングステン膜の選択的形成方法 | |
| JPS59188936A (ja) | 半導体装置の製造方法 | |
| JPH0750274A (ja) | 選択タングステン成長によるパターンの形成方法 | |
| JP3068733B2 (ja) | 半導体装置の製造方法 | |
| JPH04324922A (ja) | 半導体装置とその製造方法 | |
| KR100278997B1 (ko) | 반도체장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980602 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |