JP2793171B2 - フィールドエミッタアレイ（ｆｅａ）の製造方法 - Google Patents
フィールドエミッタアレイ（ｆｅａ）の製造方法Info
- Publication number
- JP2793171B2 JP2793171B2 JP15131696A JP15131696A JP2793171B2 JP 2793171 B2 JP2793171 B2 JP 2793171B2 JP 15131696 A JP15131696 A JP 15131696A JP 15131696 A JP15131696 A JP 15131696A JP 2793171 B2 JP2793171 B2 JP 2793171B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon layer
- silicon
- layer
- oxide film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J17/00—Gas-filled discharge tubes with solid cathode
- H01J17/38—Cold-cathode tubes
- H01J17/48—Cold-cathode tubes with more than one cathode or anode, e.g. sequence-discharge tube, counting tube, dekatron
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
- H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Cold Cathode And The Manufacture (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、フィールドエミッ
タアレイ(Field Emitter Array;FEA) の製造方法、より
詳細には、フィールドエミッタアレイを絶縁層基板上に
蒸着された多結晶又は非晶質シリコン層を用いて製造す
ることにより、大面積で均一に製造でき、且つ、画素間
の絶縁を確実にしたフィールドエミッタアレイの製造方
法に関するものである。
タアレイ(Field Emitter Array;FEA) の製造方法、より
詳細には、フィールドエミッタアレイを絶縁層基板上に
蒸着された多結晶又は非晶質シリコン層を用いて製造す
ることにより、大面積で均一に製造でき、且つ、画素間
の絶縁を確実にしたフィールドエミッタアレイの製造方
法に関するものである。
【０００２】
【従来の技術】フィールドエミッタディスプレイ(Field
emission display;FED)は、平板ディスプレイ(Flat pa
nel display;FPD)の一種で、フィールドエミッタアレイ
をその主要構成要素とする。従って、フィールドエミッ
タアレイを大面積で均一に製造する方法の開発が、フィ
ールドエミッタディスプレイの実用化において重要な鍵
になっている。
emission display;FED)は、平板ディスプレイ(Flat pa
nel display;FPD)の一種で、フィールドエミッタアレイ
をその主要構成要素とする。従って、フィールドエミッ
タアレイを大面積で均一に製造する方法の開発が、フィ
ールドエミッタディスプレイの実用化において重要な鍵
になっている。
【０００３】従来の技術としては、シリコン熱酸化法を
用いて、シリコンフィールドエミッタアレイ（Ｓｉ−Ｆ
ＥＡ）を製造する技術（韓国特許出願公開第９５−９７
８６号）が提示されている。
用いて、シリコンフィールドエミッタアレイ（Ｓｉ−Ｆ
ＥＡ）を製造する技術（韓国特許出願公開第９５−９７
８６号）が提示されている。
【０００４】即ち、図１によって説明すると、先ずカソ
ード電極（陰極）として機能するドーピング(doping)さ
れたシリコン基板１０を熱酸化してから、ホトリソグラ
フィー(photolithography)の技術を用い、微細な酸化膜
ディスク(disk)パターン１１を形成する［図１
（Ａ）］。
ード電極（陰極）として機能するドーピング(doping)さ
れたシリコン基板１０を熱酸化してから、ホトリソグラ
フィー(photolithography)の技術を用い、微細な酸化膜
ディスク(disk)パターン１１を形成する［図１
（Ａ）］。
【０００５】そして、シリコン基板１０を等方性食刻し
た後、１次酸化によって、該シリコン基板１０の上部に
薄い酸化シリコン膜１３を形成し、図１（Ｂ）のように
円錐(cone)形状の電界放出チップ１２を作る。
た後、１次酸化によって、該シリコン基板１０の上部に
薄い酸化シリコン膜１３を形成し、図１（Ｂ）のように
円錐(cone)形状の電界放出チップ１２を作る。
【０００６】その後、前記酸化シリコン膜１３の上に減
圧化学気相蒸着方（ＬＰＣＶＤ）により窒化シリコン膜
１４を形成し、乾式食刻法により側壁(sidewell)のみが
残るように窒化シリコン膜１４を除いてから、２次酸化
によりゲート絶縁膜１５を形成する［図１（Ｃ）］。
圧化学気相蒸着方（ＬＰＣＶＤ）により窒化シリコン膜
１４を形成し、乾式食刻法により側壁(sidewell)のみが
残るように窒化シリコン膜１４を除いてから、２次酸化
によりゲート絶縁膜１５を形成する［図１（Ｃ）］。
【０００７】この場合、窒化シリコン膜１４の側壁は、
２次酸化時にチップ１２の尖端が鈍くなることを防止す
る。
２次酸化時にチップ１２の尖端が鈍くなることを防止す
る。
【０００８】次に、図１（Ｄ）のように、窒化シリコン
膜１４を除去し、外部駆動回路とのカソードコンタクト
(cathode contact) を可能とするために、酸化膜の一部
を除去し、コンタクトウィンドー(Contact window)１６
を形成してから、電子ビーム蒸着機で、前記ゲート絶縁
膜１５の上にゲート金属を蒸着してゲート電極１７とカ
ソードコンタクト部１８を形成する。
膜１４を除去し、外部駆動回路とのカソードコンタクト
(cathode contact) を可能とするために、酸化膜の一部
を除去し、コンタクトウィンドー(Contact window)１６
を形成してから、電子ビーム蒸着機で、前記ゲート絶縁
膜１５の上にゲート金属を蒸着してゲート電極１７とカ
ソードコンタクト部１８を形成する。
【０００９】次に、電界放出チップ１２の周辺の酸化膜
を前記チップ１２の上に蒸着された金属１７′と共に湿
式食刻によるリフトオフ(lift-off)工程にて除去してか
ら、最終的にゲートパターニングを経て、図１（Ｅ）の
ような形状の素子を得る。
を前記チップ１２の上に蒸着された金属１７′と共に湿
式食刻によるリフトオフ(lift-off)工程にて除去してか
ら、最終的にゲートパターニングを経て、図１（Ｅ）の
ような形状の素子を得る。
【００１０】しかし、前記のような従来のシリコンフィ
ールドエミッタアレイの製造方法は単結晶シリコン基板
を用いるため、大面積のＦＥＤパネルにシリコンフィー
ルドエミッタアレイを均一に製造することが困難とな
る。また、画素の絶縁、即ち接合絶縁(Junction Isolat
ion)のために設けられたウェル(well)間の基板のドーピ
ング濃度が増加するため、動作電圧より低い電圧で降伏
現象、即ち絶縁破壊（junction breakdown) を起こすこ
とがあるという問題点がある。
ールドエミッタアレイの製造方法は単結晶シリコン基板
を用いるため、大面積のＦＥＤパネルにシリコンフィー
ルドエミッタアレイを均一に製造することが困難とな
る。また、画素の絶縁、即ち接合絶縁(Junction Isolat
ion)のために設けられたウェル(well)間の基板のドーピ
ング濃度が増加するため、動作電圧より低い電圧で降伏
現象、即ち絶縁破壊（junction breakdown) を起こすこ
とがあるという問題点がある。
【００１１】
【発明が解決しようとする課題】本発明の目的は、上述
の従来技術の欠点を解決すること、即ち、、フィールド
エミッタアレイを大面積で均一に、且つ再現性を持って
製造可能とするとともに、画素間の確実な絶縁を可能と
するフィールドエミッタアレイの製造方法を提供するこ
とにある。
の従来技術の欠点を解決すること、即ち、、フィールド
エミッタアレイを大面積で均一に、且つ再現性を持って
製造可能とするとともに、画素間の確実な絶縁を可能と
するフィールドエミッタアレイの製造方法を提供するこ
とにある。
【００１２】
【課題を解決するための手段】前記の目的を達成するた
めに、本発明は、絶縁層基板上に多結晶又は非晶質シリ
コン層を蒸着してフィールドエミッタアレイを製造す
る。
めに、本発明は、絶縁層基板上に多結晶又は非晶質シリ
コン層を蒸着してフィールドエミッタアレイを製造す
る。
【００１３】本発明では、先ず、絶縁層の基板の上に多
結晶又は非晶質のシリコン層を蒸着してｎ+ 層を形成す
る。そして、その上に酸化膜ディスクパターンを作って
から、その酸化膜ディスクパターンをマスクとして用い
て前記シリコン層を等方性食刻する。
結晶又は非晶質のシリコン層を蒸着してｎ+ 層を形成す
る。そして、その上に酸化膜ディスクパターンを作って
から、その酸化膜ディスクパターンをマスクとして用い
て前記シリコン層を等方性食刻する。
【００１４】次に、前記シリコン層の１次酸化により前
記シリコン層の上部に薄い酸化シリコン膜を形成し、円
錐形状の電界放出チップを作る段階と、前記酸化シリコ
ン膜の食刻により画素間の絶縁のための絶縁ホロウ(hol
low)を作る段階と、前記シリコン酸化膜の上に窒化シリ
コン膜を蒸着する段階と、前記電界放出チップの周辺以
外の部分の窒化シリコン膜を除去する段階と、前記シリ
コン層の２次酸化によりゲート絶縁膜を形成する段階
と、前記チップの周辺に残っている窒化シリコン膜の側
壁を除去する段階と、外部駆動回路とのカソードコンタ
クトのために、酸化膜の一部を除去してコンタクトウィ
ンドーを作る段階と、前記ゲート絶縁膜の上にゲート金
属を蒸着してゲート電極とカソードコンタクト部を同時
に形成する段階と、前記電界放出チップの周辺の酸化膜
と前記チップの上に蒸着された金属をリフトオフ工程で
除去する段階と、そして、前記ゲート電極の不必要な部
分を除去してゲートをパターンニングする段階を行っ
て、この発明のフィールドエミッタアレイを製造する。
記シリコン層の上部に薄い酸化シリコン膜を形成し、円
錐形状の電界放出チップを作る段階と、前記酸化シリコ
ン膜の食刻により画素間の絶縁のための絶縁ホロウ(hol
low)を作る段階と、前記シリコン酸化膜の上に窒化シリ
コン膜を蒸着する段階と、前記電界放出チップの周辺以
外の部分の窒化シリコン膜を除去する段階と、前記シリ
コン層の２次酸化によりゲート絶縁膜を形成する段階
と、前記チップの周辺に残っている窒化シリコン膜の側
壁を除去する段階と、外部駆動回路とのカソードコンタ
クトのために、酸化膜の一部を除去してコンタクトウィ
ンドーを作る段階と、前記ゲート絶縁膜の上にゲート金
属を蒸着してゲート電極とカソードコンタクト部を同時
に形成する段階と、前記電界放出チップの周辺の酸化膜
と前記チップの上に蒸着された金属をリフトオフ工程で
除去する段階と、そして、前記ゲート電極の不必要な部
分を除去してゲートをパターンニングする段階を行っ
て、この発明のフィールドエミッタアレイを製造する。
【００１５】
【作用】従って、本発明の製造方法によれば、従来のよ
うな単結晶シリコン基板を用いずに絶縁層基板上に蒸着
された多結晶又は非晶質シリコンを用いることにより、
大面積で均一な、且つ、画素間の絶縁が確実なフィール
ドエミッタアレイを製造することができる。
うな単結晶シリコン基板を用いずに絶縁層基板上に蒸着
された多結晶又は非晶質シリコンを用いることにより、
大面積で均一な、且つ、画素間の絶縁が確実なフィール
ドエミッタアレイを製造することができる。
【００１６】
【発明の実施の形態】以下、添附の図面を参照して実施
形態にに基づき本発明を詳しく説明する。
形態にに基づき本発明を詳しく説明する。
【００１７】実施形態１：図２（Ａ）〜（Ｆ）は、本発
明によるシリコンフィールドエミッタアレイの製造方法
の第１の実施例を示したものである。
明によるシリコンフィールドエミッタアレイの製造方法
の第１の実施例を示したものである。
【００１８】融点が１，０００℃以上のガラスの一種で
ありバイコア(vycor) である絶縁層の基板２０の上に減
圧化学気相蒸着法（ＬＰＣＶＤ）又は常圧化学気相蒸着
法（ＡＰＣＶＤ）によって、多結晶シリコン又は非晶質
シリコン層（以下シリコン層という。）２１を適正な厚
さ（例えば、１〜２μｍ）に蒸着する。
ありバイコア(vycor) である絶縁層の基板２０の上に減
圧化学気相蒸着法（ＬＰＣＶＤ）又は常圧化学気相蒸着
法（ＡＰＣＶＤ）によって、多結晶シリコン又は非晶質
シリコン層（以下シリコン層という。）２１を適正な厚
さ（例えば、１〜２μｍ）に蒸着する。
【００１９】この場合、基板２０上に金属層(metal lay
er) 等の伝導層(conductive layer)を先ず蒸着してか
ら、シリコン層（２１）を蒸着し、カソード電極の抵抗
を減らすこともできる。
er) 等の伝導層(conductive layer)を先ず蒸着してか
ら、シリコン層（２１）を蒸着し、カソード電極の抵抗
を減らすこともできる。
【００２０】次に、前記シリコン層２１をカソード電極
として使うために、ＰＯＣｌ3 ドーピングなどの方法に
よってｎ+ 層を形成してから、化学気相蒸着法（ＣＶ
Ｄ）により酸化膜を蒸着し、又は、熱酸化等の工程を行
って酸化膜を形成し、そして、写真食刻技術を用いて図
２（Ａ）に示すような微細な酸化膜ディスクパターン２
２を形成する。
として使うために、ＰＯＣｌ3 ドーピングなどの方法に
よってｎ+ 層を形成してから、化学気相蒸着法（ＣＶ
Ｄ）により酸化膜を蒸着し、又は、熱酸化等の工程を行
って酸化膜を形成し、そして、写真食刻技術を用いて図
２（Ａ）に示すような微細な酸化膜ディスクパターン２
２を形成する。
【００２１】その後、シリコン層２１を等法性食刻して
から、１次酸化によってシリコン層２１の上部に薄い酸
化シリコン膜２４を形成し、図２（Ｂ）のように円錐形
状の電界放出チップ２３を作る。
から、１次酸化によってシリコン層２１の上部に薄い酸
化シリコン膜２４を形成し、図２（Ｂ）のように円錐形
状の電界放出チップ２３を作る。
【００２２】続いて、図２（Ｃ）のように、前記酸化シ
リコン膜２４の上に減圧化学気相蒸着法によって窒化シ
リコン膜２５を形成してから、乾式食刻法により側壁の
みが残るように窒化シリコン膜２５を除去する。また、
ディスプレイの応用の際の画素間の絶縁のために、画素
間の酸化シリコン膜の一部を除いて絶縁ホロウ(hollow)
２６を形成する。
リコン膜２４の上に減圧化学気相蒸着法によって窒化シ
リコン膜２５を形成してから、乾式食刻法により側壁の
みが残るように窒化シリコン膜２５を除去する。また、
ディスプレイの応用の際の画素間の絶縁のために、画素
間の酸化シリコン膜の一部を除いて絶縁ホロウ(hollow)
２６を形成する。
【００２３】次に、２次酸化によってゲート絶縁膜２７
を形成する。なお、前記窒化シリコン膜２５の側壁によ
って２次酸化の電界放出チップ２３の尖端の酸化が防止
されるので、チップ２３の尖端の鈍化の防止が可能とな
る。
を形成する。なお、前記窒化シリコン膜２５の側壁によ
って２次酸化の電界放出チップ２３の尖端の酸化が防止
されるので、チップ２３の尖端の鈍化の防止が可能とな
る。
【００２４】また、前記絶縁ホロウ２６の形成によっ
て、２次酸化の際に、図２（Ｃ）の絶縁ホロウ２６の下
部のシリコン層２１をより多く消耗させる。これによ
り、画素の下のカソード電極を除いて前記絶縁ホロウ２
６のカソード電極が全て酸化されるようにして、画素間
の完全な絶縁を可能とする。
て、２次酸化の際に、図２（Ｃ）の絶縁ホロウ２６の下
部のシリコン層２１をより多く消耗させる。これによ
り、画素の下のカソード電極を除いて前記絶縁ホロウ２
６のカソード電極が全て酸化されるようにして、画素間
の完全な絶縁を可能とする。
【００２５】その後、窒化シリコン膜２５を除去し、外
部駆動回路とのカソードコンタクトを可能とするため、
酸化膜の一部を除去し、コンタクトウィンドー２８を形
成してから［図２（Ｄ）］電子ビーム蒸着機でゲート絶
縁膜２７の上にゲート金属を蒸着し、ゲート電極２９と
カソードコンタクト部３０とを形成する［図２
（Ｅ）］。
部駆動回路とのカソードコンタクトを可能とするため、
酸化膜の一部を除去し、コンタクトウィンドー２８を形
成してから［図２（Ｄ）］電子ビーム蒸着機でゲート絶
縁膜２７の上にゲート金属を蒸着し、ゲート電極２９と
カソードコンタクト部３０とを形成する［図２
（Ｅ）］。
【００２６】次に、電界放出チップ２３の周辺のゲート
絶縁膜２７を前記チップ２３の上に蒸着された金属２
９′と共に湿式食刻によるリフトオフ工程で除去してか
ら、最終的にゲートパターンニングを経て、図２（Ｆ）
のような構造のフィールドエミッタアレイを完成する。
絶縁膜２７を前記チップ２３の上に蒸着された金属２
９′と共に湿式食刻によるリフトオフ工程で除去してか
ら、最終的にゲートパターンニングを経て、図２（Ｆ）
のような構造のフィールドエミッタアレイを完成する。
【００２７】実施形態２：本発明の他の実施形態とし
て、画素間の絶縁のために絶縁層の基板２０を利用する
もので、基板２０にセラミックスを用いる場合の製造工
程を図３（Ａ）〜（Ｆ）に示している。
て、画素間の絶縁のために絶縁層の基板２０を利用する
もので、基板２０にセラミックスを用いる場合の製造工
程を図３（Ａ）〜（Ｆ）に示している。
【００２８】即ち、図２（Ａ）と同一の工程で図３
（Ａ）のような形状を作り、そして、シリコン層２１を
等方性食刻して、絶縁を行なおうとする位置のシリコン
層２１を除去し、絶縁ホロウ２６を形成した後、１次酸
化によりシリコン層２１の上部に薄い酸化シリコン膜２
４を形成し、図３（Ｂ）のように円錐形状の電界放出チ
ップ２３を作る。
（Ａ）のような形状を作り、そして、シリコン層２１を
等方性食刻して、絶縁を行なおうとする位置のシリコン
層２１を除去し、絶縁ホロウ２６を形成した後、１次酸
化によりシリコン層２１の上部に薄い酸化シリコン膜２
４を形成し、図３（Ｂ）のように円錐形状の電界放出チ
ップ２３を作る。
【００２９】この場合、図３（Ｂ）のシリコン層２１が
除去された絶縁ホロウ２６の部分のカソード電極が全て
除去されることになるので、画素間の完全な絶縁がなさ
れる。
除去された絶縁ホロウ２６の部分のカソード電極が全て
除去されることになるので、画素間の完全な絶縁がなさ
れる。
【００３０】次に、図３（Ｃ）のように、前記酸化シリ
コン膜２４の上に減圧化学気相蒸着法によって窒化シリ
コン膜２５を形成してから、乾式食刻法により側壁のみ
が残るように窒化シリコン膜２５を除去し、２次酸化に
よりゲート絶縁膜２７を形成する。
コン膜２４の上に減圧化学気相蒸着法によって窒化シリ
コン膜２５を形成してから、乾式食刻法により側壁のみ
が残るように窒化シリコン膜２５を除去し、２次酸化に
よりゲート絶縁膜２７を形成する。
【００３１】実施形態１の場合と同様に、窒化シリコン
膜２５の側壁によって２次酸化時に電界放出チップ２３
の尖端が鈍くなることが防止される。
膜２５の側壁によって２次酸化時に電界放出チップ２３
の尖端が鈍くなることが防止される。
【００３２】その後、窒化シリコン膜２５除去工程とゲ
ート金属蒸着の工程は実施形態１と同様に行われ、最終
的に図３（Ｆ）のような構造を形成する。
ート金属蒸着の工程は実施形態１と同様に行われ、最終
的に図３（Ｆ）のような構造を形成する。
【００３３】上述の場合においては、融点の高いガラス
の一種であるバイコア(vycor) とセラミックスを絶縁層
の基板２０に使った実施形態の説明をしたが、融点が
１，０００℃以上である他のガラス又は石英を絶縁層の
基板２０として代用できる。
の一種であるバイコア(vycor) とセラミックスを絶縁層
の基板２０に使った実施形態の説明をしたが、融点が
１，０００℃以上である他のガラス又は石英を絶縁層の
基板２０として代用できる。
【００３４】なお、融点の低い普通のガラスの基板に、
多結晶シリコン又は非晶質シリコンを蒸着して絶縁層の
基板２０としてから、本発明による製造工程を適用すれ
ば、コストを低減することができる。
多結晶シリコン又は非晶質シリコンを蒸着して絶縁層の
基板２０としてから、本発明による製造工程を適用すれ
ば、コストを低減することができる。
【００３５】この場合、プラズマ化学気相蒸着法（ＰＥ
ＣＶＤ）で、前記普通のガラス基板の上に多結晶又は非
晶質シリコンを蒸着してもよい。また、シリコン層を熱
酸化して絶縁層を形成する場合において、高温での熱酸
化方法を使わずに、低温・高圧熱酸化方法、マイクロウ
ェーブＥＣＲ(Electron Cyclotron Resonance)プラズマ
を用いる低温熱酸化方法、ＨＦ溶液での陽極酸化(Anodi
zation) で形成される多孔質シリコンを用いる低温熱酸
化工程等を使用してもよく、これらの方法によっても実
施形態１、実施形態２と同様のフィールドエミッタアレ
イを製造することができた。
ＣＶＤ）で、前記普通のガラス基板の上に多結晶又は非
晶質シリコンを蒸着してもよい。また、シリコン層を熱
酸化して絶縁層を形成する場合において、高温での熱酸
化方法を使わずに、低温・高圧熱酸化方法、マイクロウ
ェーブＥＣＲ(Electron Cyclotron Resonance)プラズマ
を用いる低温熱酸化方法、ＨＦ溶液での陽極酸化(Anodi
zation) で形成される多孔質シリコンを用いる低温熱酸
化工程等を使用してもよく、これらの方法によっても実
施形態１、実施形態２と同様のフィールドエミッタアレ
イを製造することができた。
【００３６】
【発明の効果】以上のように、本発明によれば、単結晶
シリコン基板を用いる代わりに絶縁層の基板上に形成し
た多結晶又は非晶質シリコン層を用いてフィールドエミ
ッタアレイが製造されるため、大面積で均一な、且つ、
画素間の絶縁が確実なＦＥＤパネル、例えば、１，００
０×１，０００個の画素数を有する高解像図の大面積の
ＦＥＤパネルを作ることができる。この、高解像度、大
面積のＦＥＤパネルは、ノートブックコンピューターの
モニター及び既存の陰極線管（ＣＲＴ）の画面にも応用
可能であり、投射形の大型表示器やヘットマウントディ
スプレイ(headmount display) 等の特殊な用途にも用い
ることができる。
シリコン基板を用いる代わりに絶縁層の基板上に形成し
た多結晶又は非晶質シリコン層を用いてフィールドエミ
ッタアレイが製造されるため、大面積で均一な、且つ、
画素間の絶縁が確実なＦＥＤパネル、例えば、１，００
０×１，０００個の画素数を有する高解像図の大面積の
ＦＥＤパネルを作ることができる。この、高解像度、大
面積のＦＥＤパネルは、ノートブックコンピューターの
モニター及び既存の陰極線管（ＣＲＴ）の画面にも応用
可能であり、投射形の大型表示器やヘットマウントディ
スプレイ(headmount display) 等の特殊な用途にも用い
ることができる。
【図１】（Ａ）〜（Ｅ）で、従来のフィールドエミッタ
アレイの製造工程を示す。
アレイの製造工程を示す。
【図２】（Ａ）〜（Ｆ）で、本発明の実施例１に係るフ
ィールドエミッタアレイの製造工程を示す。
ィールドエミッタアレイの製造工程を示す。
【図３】（Ａ）〜（Ｆ）で、本発明の実施例２に係るフ
ィールドエミッタアレイの製造工程を示す。
ィールドエミッタアレイの製造工程を示す。
１０ シリコン基板 １１ 酸化膜ディスクパターン １２ 電界放出チップ １３ 酸化シリコン膜 １４ 窒化シリコン膜 １５ ゲート絶縁膜 １６ コンタクトウィンドー １７ ゲート電極 １８ カソードコンタクト部 ２０ 絶縁層の基板 ２１ シリコン層 ２２ 酸化膜ディスクパターン ２３ 電界放出チップ ２５ 窒化シリコン膜 ２６ 絶縁ホロウ ２７ ゲート絶縁膜 ２８ コンタクトウィンドー ２９ ゲート電極 ３０ カソードコンタクト部
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平７−85780（ＪＰ，Ａ) 特開 平４−308626（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01J 9/02,1/30,31/12
Claims (8)
- 【請求項１】 絶縁層の基板の上に多結晶又は非晶質の
シリコン層を形成してｎ+ 層を形成する段階と、 前記シリコン層上に酸化膜ディスクパターンを作る段階
と、 前記酸化膜ディスクパターンをマスクとして前記シリコ
ン層を等方性食刻する段階と、 前記シリコン層の１次酸化により前記シリコン層の上部
に酸化シリコン膜を形成し、円錐形状の電界放出チップ
を作る段階と、 画素間の絶縁のための絶縁ホロウを作る段階と、 前記シリコン酸化膜の上に窒化シリコン膜を形成する段
階と、 前記電界放出チップの周辺以外の部分の窒化シリコン膜
を除去する段階と、 前記シリコン層の２次酸化によりゲート絶縁膜を形成す
る段階と、 前記チップの周辺に残っている窒化シリコン膜の側壁を
除去する段階と、 外部駆動回路とのカソードコンタクトのために、酸化膜
の一部を除去してコンタクトウィンドーを作る段階と、 前記ゲート絶縁膜の上にゲート金属を蒸着してゲート電
極とカソードコンタクト部とを形成する段階と、 前記電界放出チップの周辺の酸化膜と前記チップの上に
蒸着された金属をリフトオフ工程で除去する段階と、 前記ゲート電極の不必要な部分を除去してゲートをパタ
ーンニングする段階と、を含むことを特徴とするフィー
ルドエミッタアレイの製造方法。 - 【請求項２】 シリコン層を等方性食刻する段階の後に
１次酸化により電界放出チップを作ってから、酸化シリ
コン膜の特定部位の酸化膜を除去して絶縁ホロウを形成
することを特徴とする請求項１記載のフィールドエミッ
タアレイの製造方法。 - 【請求項３】 シリコン層を等方性食刻する段階でシリ
コン層の特定部位を除去して絶縁ホロウを形成すること
を特徴とする請求項１記載のフィールドエミッタアレイ
の製造方法。 - 【請求項４】 絶縁層の基板が、融点が１，０００℃以
上であるガラス、セラミックス又は石英からなり、そし
て、多結晶又は非晶質シリコン層の酸化膜を高温熱酸化
法で形成することを特徴とする請求項１記載のフィール
ドエミッタアレイの製造方法。 - 【請求項５】 絶縁層の基板が、通常のガラスからな
り、そして、多結晶又は非晶質シリコン層の酸化膜を高
圧・低温熱酸化方法、マイクロ波ＥＣＲプラズマを用い
た低温熱酸化方法又はＨＦ溶液での陽極酸化による多孔
質シリコンを用いる低温熱酸化方法により形成すること
を特徴とする請求項１記載のフィールドエミッタアレイ
の製造方法。 - 【請求項６】 シリコン層が、減圧化学気相蒸着方（Ｌ
ＰＣＶＤ）又は常圧プラズマ化学気相蒸着方（ＡＰＣＶ
Ｄ）により形成されることを特徴とする請求項１又は請
求項４記載のフィールドエミッタアレイの製造方法。 - 【請求項７】 シリコン層が、プラズマ化学気相蒸着方
（ＰＥＣＶＤ）により形成されることを特徴とする請求
項１又は請求項５記載のフィールドエミッタアレイの製
造方法。 - 【請求項８】 絶縁層の基板の上に金属層を蒸着してか
ら、前記シリコン層を形成することを特徴とする請求項
１記載のフィールドエミッタアレイの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1995P15449 | 1995-06-12 | ||
| KR1019950015449A KR100201554B1 (ko) | 1995-06-12 | 1995-06-12 | 전계방출어레이의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09102269A JPH09102269A (ja) | 1997-04-15 |
| JP2793171B2 true JP2793171B2 (ja) | 1998-09-03 |
Family
ID=19416922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15131696A Expired - Fee Related JP2793171B2 (ja) | 1995-06-12 | 1996-06-12 | フィールドエミッタアレイ（ｆｅａ）の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5688707A (ja) |
| JP (1) | JP2793171B2 (ja) |
| KR (1) | KR100201554B1 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69530978T2 (de) * | 1995-08-01 | 2004-04-22 | Stmicroelectronics S.R.L., Agrate Brianza | Begrenzung und Selbstvergleichmässigung von durch Mikrospitzen einer flachen Feldemissionsbildwiedergabevorrichtung fliessenden Kathodenströmen |
| JPH10255645A (ja) * | 1997-03-11 | 1998-09-25 | Agency Of Ind Science & Technol | 冷電子放出素子 |
| KR100300193B1 (ko) * | 1997-09-05 | 2001-10-27 | 하제준 | 절연층상에 형성된 실리콘(soi)기판상의 전계방출어레이(fea)제조방법 |
| US6080032A (en) * | 1997-10-10 | 2000-06-27 | Micron Technology, Inc. | Process for low temperature semiconductor fabrication |
| TW436837B (en) * | 1998-11-16 | 2001-05-28 | Matsushita Electric Works Ltd | Field emission-type electron source and manufacturing method thereof and display using the electron source |
| US6344378B1 (en) * | 1999-03-01 | 2002-02-05 | Micron Technology, Inc. | Field effect transistors, field emission apparatuses, thin film transistors, and methods of forming field effect transistors |
| US7105997B1 (en) * | 1999-08-31 | 2006-09-12 | Micron Technology, Inc. | Field emitter devices with emitters having implanted layer |
| US6670629B1 (en) | 2002-09-06 | 2003-12-30 | Ge Medical Systems Global Technology Company, Llc | Insulated gate field emitter array |
| US6750470B1 (en) | 2002-12-12 | 2004-06-15 | General Electric Company | Robust field emitter array design |
| US20040113178A1 (en) * | 2002-12-12 | 2004-06-17 | Colin Wilson | Fused gate field emitter |
| US7015496B2 (en) * | 2002-12-27 | 2006-03-21 | Semiconductor Energy Laboratory Co., Ltd. | Field emission device and manufacturing method thereof |
| WO2005055266A1 (ja) * | 2003-12-03 | 2005-06-16 | Konica Minolta Holdings, Inc. | 電子放出源の製造方法 |
| TW200722268A (en) | 2005-12-05 | 2007-06-16 | Ind Tech Res Inst | Injection unit of two-step injection molding machine |
| US9196447B2 (en) | 2012-12-04 | 2015-11-24 | Massachusetts Institutes Of Technology | Self-aligned gated emitter tip arrays |
| US9748071B2 (en) | 2013-02-05 | 2017-08-29 | Massachusetts Institute Of Technology | Individually switched field emission arrays |
| US10832885B2 (en) | 2015-12-23 | 2020-11-10 | Massachusetts Institute Of Technology | Electron transparent membrane for cold cathode devices |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5266530A (en) * | 1991-11-08 | 1993-11-30 | Bell Communications Research, Inc. | Self-aligned gated electron field emitter |
| US5318918A (en) * | 1991-12-31 | 1994-06-07 | Texas Instruments Incorporated | Method of making an array of electron emitters |
| US5532177A (en) * | 1993-07-07 | 1996-07-02 | Micron Display Technology | Method for forming electron emitters |
-
1995
- 1995-06-12 KR KR1019950015449A patent/KR100201554B1/ko not_active IP Right Cessation
-
1996
- 1996-06-11 US US08/661,458 patent/US5688707A/en not_active Expired - Fee Related
- 1996-06-12 JP JP15131696A patent/JP2793171B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5688707A (en) | 1997-11-18 |
| KR970003346A (ko) | 1997-01-28 |
| KR100201554B1 (ko) | 1999-06-15 |
| JPH09102269A (ja) | 1997-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2793171B2 (ja) | フィールドエミッタアレイ（ｆｅａ）の製造方法 | |
| US5151061A (en) | Method to form self-aligned tips for flat panel displays | |
| US6495955B1 (en) | Structure and method for improved field emitter arrays | |
| JPH10188785A (ja) | 平面ｆｅｄスクリーンの製造方法および平面ｆｅｄスクリーン | |
| KR0159805B1 (ko) | 저전압구동형 전계방출어레이의 제조방법 | |
| US6326221B1 (en) | Methods for manufacturing field emitter arrays on a silicon-on-insulator wafer | |
| JP3033179B2 (ja) | 電界放出型エミッタ及びその製造方法 | |
| JPH03225721A (ja) | 電界電子放出素子およびその製造方法 | |
| JPH11306957A (ja) | 電界放射型素子の製造方法 | |
| KR100257568B1 (ko) | 전계방출표시 소자의 필드 에미터 어레이 형성방법 | |
| US6045425A (en) | Process for manufacturing arrays of field emission tips | |
| JPH06111713A (ja) | 電子放出素子 | |
| US5893787A (en) | Application of fast etching glass for FED manufacturing | |
| KR100262199B1 (ko) | 전계방출 캐소드 및 이의 제조방법 | |
| KR100301616B1 (ko) | 전계방사형(電界放射型)소자의제조방법 | |
| KR100405971B1 (ko) | 전계방출소자의 집속전극 구조 및 형성방법 | |
| KR100276605B1 (ko) | 캐소드라인간절연이가능한전계방출표시소자및이의제조방법 | |
| KR100186253B1 (ko) | Locos에 의한 실리콘 fea 제조방법 | |
| KR20010003752A (ko) | 전계방출 표시소자의 제조방법 | |
| KR0136686B1 (ko) | 실리콘 필드 에미터 및 그 제조방법 | |
| KR100205056B1 (ko) | 화산형 금속 에프이에이 제조방법 | |
| US5864200A (en) | Method for formation of a self-aligned emission grid for field emission devices and device using same | |
| JPH05182583A (ja) | 電界放出型素子及びその製造方法 | |
| KR20020080506A (ko) | 전계방출소자 | |
| JPH1154025A (ja) | 冷電子放出素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080619 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090619 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |