KR100276605B1 - 캐소드라인간절연이가능한전계방출표시소자및이의제조방법 - Google Patents

Abstract

본 발명은 캐소드 라인간 절연이 가능한 전계방출표시 소자와 이의 제조방법에 관한 것으로, 특히 P 형 기판상에 형성한 전하 반전 전극을 이용하여 P 형 기판 표면에 양전하를 축적하므로써 캐소드 라인 사이를 전기적으로 절연시킬 수 있게 하여 실리콘 웨이퍼를 이용한 필드 에미터 어레이 제조시 픽셀 단위의 발광이 가능하도록 하는 기술이다.

Description

캐소드 라인간 절연이 가능한 전계방출표시 소자 및 이의 제조방법

본 발명은 캐소드 라인간 절연이 가능한 전계방출표시 소자(Field Emission Display; 이하 FED라 칭함) 및 이의 제조방법에 관한 것으로, 특히 P 형 실리콘 기판상에 형성한 전하 반전 전극을 이용하여 P 형 기판 표면에 양전하를 축적하므로써 캐소드 라인 사이를 전기적으로 절연시킬 수 있는 캐소드 라인간 절연이 가능한 전계방출표시 소자 및 제조방법에 관한 것이다.

일반적으로 전계 방출소자는 팁의 날카로운 부분에 전계가 집중되는 현상을 이용하여 비교적 낮은 전압, 예를 들어 5∼10V 정도의 전압을 인가하여 터널효과에 의한 냉전자를 방출시키는 소자로서, 이를 이용하여 형성되는 FED는 CRT의 고선명성과 액정표시장치(liquid crystal display; 이하 LCD라 칭함)의 경박형의 장점을 모두 갖추고 있어 차세대 표시장치로서 주목받고 있다.

특히 FED는 경박형의 제작이 가능할 뿐만 아니라, LCD의 결정적인 단점인 공정수율, 제조단가 및 대형화의 문제점들을 해결할 수 있다.

종래기술에 따른 박막형 전계방출표시소자로서, 제조방법 및 재료선택이 용이하여 실리콘을 기판 및 전극으로 사용하는 소자가 주목받고 있는데, 이러한 실리콘소자는 실리콘기판상에 다결정실리콘으로된 캐소드 팁을 질화막 패턴을 식각 마스크로 사용한 습식식각방법으로 형성하고, 전면에 산화막과 금속막을 도포하고, 상기의 질화막 패턴을 리프트 오프(lift off) 방법으로 제거하여 상기의 캐소드와 절연된 게이트를 구성하는 방법을 사용하였다.

도 1a 는 종래의 기술에 의해 형성된 FED 소자의 단면도이고,

도 1b 는 상기 도 1a 의 평면도이다.

상기 도면에 도시된 바와 같이, 실리콘 전계방출 소자는 기판으로 p 형 실리콘 기판(1)을 사용하고, 캐소드 라인(3)에 n⁺도핑하여 캐소드 라인(3)간을 절연(isolation) 시킨다.

그러나 게이트 전극(7)에 양전압을 인가할 시 p 형 기판(1)위에 음전하가 축적되어 캐소드 라인(7)간에 전자터널을 형성하여 절연이 불가능하게 되는 문제점이 있다.

따라서 본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 p형 실리콘 기판위에 전하 반전 전극을 형성함으로써 p형 기판 표면에 양전하를 축적하게 하여 캐소드 라인 사이를 절연시킬 수 있는 캐소드 라인간 절연이 가능한 전계방출표시 소자와 이의 제조방법을 제공함에 있다.

도 1a 와 도 1b 는 종래의 기술에 따라 형성된 전계방출표시 소자의 단면도 및 평면도

도 2a 내지 도 2e 는 본 발명의 기술에 따라 캐소드간 절연이 가능한 전계방출표시 소자의 제조 공정도

도 3 은 본 발명의 공정에 따라 형성된 전계방출표시 소자의 단면도

〈도면의 주요 부분에 대한 부호의 설명〉

1,11 : p 형실리콘 기판 3,13 : 캐소드 라인

5,15 : 산화막 7,21 : 게이트 전극

17 : 전하 반전 전극 19 : 전연 전극 절연막

상기와 같은 목적을 달성하기 위해,

본 발명은 p 형 실리콘 기판내로 n⁺불순물을 도핑하여 일정간격으로 캐소드 라인을 형성하고, 상기 캐소드 라인상에 게이트 절연막 및 게이트 전극을 형성하여 이루어지는 전계방출표시 소자에 있어서,

상기 캐소드 라인 사이의 p 형 기판 상부에 전하 반전 전극을 형성함에 의해 상기 캐소드 라인 사이를 전기적으로 절연시키는 것을 특징으로 한다.

또한 상기와 같은 목적을 달성하기 위한 본 발명의 캐소드 라인간 절연이 가능한 전계방출표시 소자의 제조방법은,

p 형 실리콘 기판(11) 상부 표면에 n⁺불순물을 도핑함에 의한 캐소드 라인을 형성하는 단계와,

상기 기판 상부에 게이트 절연막을 형성하는 단계와,

폴리 실리콘을 상기 p형 기판의 절연막 상부에 소정 두께 증착한 후 패터닝하여 전하 반전 전극을 형성하는 단계와,

소자 분리용 전극 절연막을 소정 두께로 증착한 후 식각하여 상기 캐소드 라인 내측 p형 기판 상에만 남도록 하는 단계와,

게이트 전극 형성용 금속을 소정 두께로 증착하는 단계를 포함하는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 캐소드 라인간 절연이 가능한 전계방출표시 소자의 제조 공정단계에 대해 상세히 설명하기로 한다.

도 2a 내지 도 2g 는 본 발명의 방법에 따른 캐소드 라인간 절연이 가능한 전계방출표시 소자 제조 공정단계를 도시한 단면도이다.

먼저, p 형 실리콘 기판(11) 상부 표면에 n⁺불순물을 도핑함에 의한 캐소드 라인(13)을 형성한다.(도 2a 참조)

다음 상기 기판(11) 상부에 게이즈 절연막(15')을 소정두께 예컨데, 8000∼10000Å 의 두께로 형성한다.(도 2b 참조)

다음 전하 반전 전극(17)으로 폴리 실리콘을 상기 p형 기판(11)의 산화막(15) 상부에 2000∼3000Å 두께로 증착한 후, 인스튜(in-situ) 도핑하고 패터닝하여 p 형 기판(1)의 상부에만 형성되도록 한다.(도 2c 참조)

그 후 전체구조 상부에 분리용 전극 절연막(19)을 소정 두께로 증착하되, PECVD(Plasma Enhanced Chemical Vapor Deposition) 법으로 4000∼5000Å의 두께로 형성한 후, 식각하여 상기 캐소드 라인(13) 내측 p형 기판(11) 상에만 남도록 한다.

이때 이후 형성될 게이트 전극용 금속 증착시 전자선 증착법을 사용함에 따른 스텝 커버리지(step coverage)가 나쁘게 되므로 상기 패턴된 산화막(19)은 경사(테이퍼)식각으로 진행한다.(도 2d 참조)

다음 전자선 증착법을 이용하여 게이트 전극 형성용 금속(21)을 2500∼3000Å 두께로 증착한다.

도 3 은 상기한 본 발명의 방법에 따라 형성된 필드 에미터를 도시한 단면도이다.

상기 도면에 도시한 바와 같이, p형 기판(1)상에 형성된 전하 반전 전극(17)에 의해 p형 기판(11) 표면에 양전하를 축적시킴으로써 종래의 게이트 전극(도 1a 의 7)에 양전압을 인가할 시 기판상에 음전하가 축적되는 것을 막음으로써 캐소드 라인(13) 사이를 전기적으로 절연시킬 수 있다.

이상 상술한 바와 같이, 본 발명의 방법에 따라 p형 기판 위에 게이트 절연막을 증착하고 폴리실리콘을 인-스튜 도핑하여 전하 반전 전극을 형성함으로써 p 형 기판 표면에 양전하를 축전하여 캐소드 라인 사이를 전기적으로 절연시킬 수 있으며, 또한 실리콘 웨이퍼를 이용한 고품위 필드 에미터 어레이 형성시 에미터 픽셀(pixel) 단위로 발광이 가능하도록 한다.

Claims (6)

1. 실리콘기판상에 한방향으로 연장되게 일정간격으로 형성되어있는 캐소드라인과, 상기 캐소드라인과는 다른 방향으로 연장되어 있는 게이트전극과, 상기게이트전극과 캐소드라인이 교차되는 부분에 형성되어있는 에미터픽셀을 구비하는 FED에 있어서,

   상기 캐소드 라인 사이의 실리콘기판 상부와 게이트전극 사이에 개재되어 있으며, 상기 게이트전극과는 반대 전하가 인가되는 전하반전전극을 구비하여 상기 캐소드라인 사이를 전기적으로 절연시키는 것을 특징으로 전계방출표시 소자.
2. 제 1 항에 있어서,

   상기 전하 반전 전극은 폴리실리콘으로 형성되는 것을 특징으로 하는 캐소드 라인간 절연이 가능한 전계방출표시 소자.
3. 실리콘기판상에 한방향으로 연장된 캐소드라인들을 형성하고, 픽셀영역에 에미터팁을 형성하며, 다른 방향으로 연장된 게이트전극들을 형성하는 공정을 구비하비하는 전계방출표시 소자의 제조방법에 있어서,

   실리콘기판상에 한방향으로 연장된 캐소드라인들을 형성하는 단계와,

   상기 캐소드라인 사이의 실리콘기판과 에미터 픽셀영역상에 게이트 산화막을 한느 단계와,

   상기 캐소드라인 사이의 게이트산화막상에 전하 반전 전극을 형성하는 단계와,

   상기 전하 반전 전극 표면에 절연막을 형성하는 단계와,

   상기 캐소드라인과는 다른 방향으로 연장된 게이트 전극을 형성하는 공정을 구비하는 것을 특징으로 하는 전계방출표시 소자의 제조방법.
4. 제 3 항에 있어서,

   상기 게이트산화막은 8000∼10000Å 의 두께인 것을 특징으로 하는 캐소드 라인간 절연이 가능한 전계방출표시 소자의 제조방법.
5. 제 3 항에 있어서,

   상기 절연막은 PECVD 법으로 형성하는 것을 특징으로 하는 캐소드 라인간 절연이 가능한 전계방출표시 소자의 제조방법.
6. 제 3 항에 있어서,

   상기 절연막 증착후 식각광정에서 경사식각으로 형성되는 것을 특징으로 하는 전계방출표시 소자의 제조방법.

Images