JP2792523B2 - 磁気センサ - Google Patents
磁気センサInfo
- Publication number
- JP2792523B2 JP2792523B2 JP4041586A JP4158692A JP2792523B2 JP 2792523 B2 JP2792523 B2 JP 2792523B2 JP 4041586 A JP4041586 A JP 4041586A JP 4158692 A JP4158692 A JP 4158692A JP 2792523 B2 JP2792523 B2 JP 2792523B2
- Authority
- JP
- Japan
- Prior art keywords
- magnetoresistive element
- transistor
- magnetoresistive
- magnetic
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明は、物体の位置および回転
検出に用いられる集積化磁気センサに関し、特に、集積
回路中のコレクタ抵抗およびエミッタ抵抗を兼ねる磁気
検出素子としてＭＲ素子パターンを用いる集積化磁気セ
ンサに関する。
検出に用いられる集積化磁気センサに関し、特に、集積
回路中のコレクタ抵抗およびエミッタ抵抗を兼ねる磁気
検出素子としてＭＲ素子パターンを用いる集積化磁気セ
ンサに関する。
【０００２】
【従来の技術】従来の技術としては、磁電変換素子とし
て強磁性体磁気抵抗素子（以下ＭＲ素子という）を互い
に直交する様に配置し、直列接続した接続部より出力を
とり出し、かつ、両端に電圧供給端子を設けた構造が特
開昭５０−２８９８９に開示されており、また素子パタ
ーン形状としては直交させず、同一方向を向いたパター
ンを着磁媒体の磁極に対してある特定の配置を（π／
４）施すことによって、上記特許と同様の効果を得よう
とした構造が、特開昭５０−８１１１６に開示されてい
る。また、実公昭５６−３６１０には上記特許において
ブリッジ構造を複数有する場合に、出力の位相差を得る
ため更にある特定の（π／８）距離を隔てる構造が開示
されている。これ以外にも図４に示すようなブリッジを
構成したもの等、これらの特許に関連した特許・実案が
開示されているが、いずれも強磁性体薄膜のＭＲ素子が
直交する、あるいはある特定の距離を隔てることによっ
て出力の安定化を図っている。
て強磁性体磁気抵抗素子（以下ＭＲ素子という）を互い
に直交する様に配置し、直列接続した接続部より出力を
とり出し、かつ、両端に電圧供給端子を設けた構造が特
開昭５０−２８９８９に開示されており、また素子パタ
ーン形状としては直交させず、同一方向を向いたパター
ンを着磁媒体の磁極に対してある特定の配置を（π／
４）施すことによって、上記特許と同様の効果を得よう
とした構造が、特開昭５０−８１１１６に開示されてい
る。また、実公昭５６−３６１０には上記特許において
ブリッジ構造を複数有する場合に、出力の位相差を得る
ため更にある特定の（π／８）距離を隔てる構造が開示
されている。これ以外にも図４に示すようなブリッジを
構成したもの等、これらの特許に関連した特許・実案が
開示されているが、いずれも強磁性体薄膜のＭＲ素子が
直交する、あるいはある特定の距離を隔てることによっ
て出力の安定化を図っている。
【０００３】
【発明が解決しようとする課題】この従来の集積化セン
サは、磁−電変換部はＭＲ素子のみによるブリッジ回路
で構成され、出力の大きさはＭＲ素子の磁気抵抗変化率
の大小にのみ依存する。この場合、プリアンプなどによ
って増幅をせずに電圧比較器等の回路に入力されると、
製造上のバラつきによって生じる抵抗素子精度のバラつ
きが電圧比較器への入力オフセット電圧として現われ
る。従って、製造上の抵抗値バラつきを０．２〜０．３
％以下程度の小さな数値に抑え込む必要が生じていた。
サは、磁−電変換部はＭＲ素子のみによるブリッジ回路
で構成され、出力の大きさはＭＲ素子の磁気抵抗変化率
の大小にのみ依存する。この場合、プリアンプなどによ
って増幅をせずに電圧比較器等の回路に入力されると、
製造上のバラつきによって生じる抵抗素子精度のバラつ
きが電圧比較器への入力オフセット電圧として現われ
る。従って、製造上の抵抗値バラつきを０．２〜０．３
％以下程度の小さな数値に抑え込む必要が生じていた。
【０００４】詳述すれば、磁気−電気変換のおおもとの
出力電圧発生部であるＭＲ素子そのものの磁気抵抗変化
率がmax で２〜３％程であり、かつ温度特性によりこの
抵抗変化率が−０．４％／℃の割合で減少する。例え
ば、常温で２％の抵抗変化率を有する素子の場合、常温
＋１００℃の環境にさらされれば２％の０．４×１００
％＝４０％出力が低下し、見かけ上（１−０．４）×２
＝０．６×２＝１．２％の抵抗変化率しか得られないこ
とになる。
出力電圧発生部であるＭＲ素子そのものの磁気抵抗変化
率がmax で２〜３％程であり、かつ温度特性によりこの
抵抗変化率が−０．４％／℃の割合で減少する。例え
ば、常温で２％の抵抗変化率を有する素子の場合、常温
＋１００℃の環境にさらされれば２％の０．４×１００
％＝４０％出力が低下し、見かけ上（１−０．４）×２
＝０．６×２＝１．２％の抵抗変化率しか得られないこ
とになる。
【０００５】この様に従来の磁気センサでは、その出力
がＭＲ素子の磁気抵抗変化率の大小にのみ依存するの
で、出力電圧の変化が小さいという問題点がある。ま
た、製造上、抵抗値のばらつきを０．２〜０．３％以下
に小さくしなければならないという問題点がある。
がＭＲ素子の磁気抵抗変化率の大小にのみ依存するの
で、出力電圧の変化が小さいという問題点がある。ま
た、製造上、抵抗値のばらつきを０．２〜０．３％以下
に小さくしなければならないという問題点がある。
【０００６】本願発明は、磁気センサの出力を大きくす
ることで、設計上のマージンを大きくすることを目的と
する。
ることで、設計上のマージンを大きくすることを目的と
する。
【０００７】
【課題を解決するための手段】本発明によれば、互いに
ベースが接続された第１及び第２のトランジスタと、一
対の入力端子の一方と前記第１のトランジスタのコレク
タとの間に接続される第１の磁気抵抗素子と、前記一対
の入力端子の一方と前記第２のトランジスタのコレクタ
との間に接続される第２の磁気抵抗素子と、一対の入力
端子の他方と前記第１のトランジスタのエミッタとの間
に接続される第３の磁気抵抗素子と、前記一対の入力端
子の他方と前記第２のトランジスタのエミッタとの間に
接続される第４の磁気抵抗素子と、前記一対の入力端子
の一方に接続された抵抗器と、該抵抗器にコレクタが接
続され、前記第１及び第２のトランジスタのベースにエ
ミッタが接続され、かつ前記第１のトランジスタのコレ
クタにベースが接続された第３のトランジスタとを有
し、前記第１のトランジスタのコレクタと第１の磁気抵
抗素子との接続点及び前記第２のトランジスタのコレク
タと第２の磁気抵抗素子との接続点を一対の出力端子と
したことを特徴とする磁気センサが得られる。
ベースが接続された第１及び第２のトランジスタと、一
対の入力端子の一方と前記第１のトランジスタのコレク
タとの間に接続される第１の磁気抵抗素子と、前記一対
の入力端子の一方と前記第２のトランジスタのコレクタ
との間に接続される第２の磁気抵抗素子と、一対の入力
端子の他方と前記第１のトランジスタのエミッタとの間
に接続される第３の磁気抵抗素子と、前記一対の入力端
子の他方と前記第２のトランジスタのエミッタとの間に
接続される第４の磁気抵抗素子と、前記一対の入力端子
の一方に接続された抵抗器と、該抵抗器にコレクタが接
続され、前記第１及び第２のトランジスタのベースにエ
ミッタが接続され、かつ前記第１のトランジスタのコレ
クタにベースが接続された第３のトランジスタとを有
し、前記第１のトランジスタのコレクタと第１の磁気抵
抗素子との接続点及び前記第２のトランジスタのコレク
タと第２の磁気抵抗素子との接続点を一対の出力端子と
したことを特徴とする磁気センサが得られる。
【０００８】ここで、前記第１の磁気抵抗素子、前記第
２の磁気抵抗素子、前記第３の磁気抵抗素子、及び前記
第４の磁気抵抗素子は、同一の基板上に平行に形成され
ており、前記第１の磁気抵抗素子と前記第２の磁気抵抗
素子とは、被検出媒体の磁極間距離Ｐに対して、（１／
２−１／３）Ｐ≦ｌ≦（１／２＋１／３）Ｐ、となる素
子間距離ｌで配置されている。さらに、前記第３の磁気
抵抗素子は、前記第１の磁気抵抗素子と前記第２の磁気
抵抗素子との間で、前記第１の磁気抵抗素子に近接して
配置され、前記第４の磁気抵抗素子は、前記第１の磁気
抵抗素子と前記第２の磁気抵抗素子との間で、前記第２
の磁気抵抗素子に近接して配置されている。
２の磁気抵抗素子、前記第３の磁気抵抗素子、及び前記
第４の磁気抵抗素子は、同一の基板上に平行に形成され
ており、前記第１の磁気抵抗素子と前記第２の磁気抵抗
素子とは、被検出媒体の磁極間距離Ｐに対して、（１／
２−１／３）Ｐ≦ｌ≦（１／２＋１／３）Ｐ、となる素
子間距離ｌで配置されている。さらに、前記第３の磁気
抵抗素子は、前記第１の磁気抵抗素子と前記第２の磁気
抵抗素子との間で、前記第１の磁気抵抗素子に近接して
配置され、前記第４の磁気抵抗素子は、前記第１の磁気
抵抗素子と前記第２の磁気抵抗素子との間で、前記第２
の磁気抵抗素子に近接して配置されている。
【０００９】
【実施例】以下、図面を参照して本発明の実施例を説明
する。図１に本発明の一実施例の等価回路を示す。本実
施例の磁気センサは、外部磁界により抵抗率が変動する
磁気抵抗素子１、２、３、及び４、を有している。これ
らの磁気抵抗素子１、２、３、及び４は各々、トランジ
スタ５及び６のコレクタとエミッタとに接続されてい
る。また、磁気抵抗素子１と２との接続点は入力端子７
に接続され、磁気抵抗素子３と４との接続点はアースさ
れている。さらに、磁気抵抗素子１とトランジスタ５の
コレクタとの接続点、及び磁気抵抗素子２とトランジス
タ６のコレクタとの接続点はそれぞれ出力端子８及び９
に接続されている。さらにまた、トランジスタ５及び６
のベースは互いに接続されると共にトランジスタ１０の
エミッタに接続され、トランジスタ１０のコレクタは抵
抗１１を介して入力端子７に、ベースは出力端子８にそ
れぞれ接続されている。
する。図１に本発明の一実施例の等価回路を示す。本実
施例の磁気センサは、外部磁界により抵抗率が変動する
磁気抵抗素子１、２、３、及び４、を有している。これ
らの磁気抵抗素子１、２、３、及び４は各々、トランジ
スタ５及び６のコレクタとエミッタとに接続されてい
る。また、磁気抵抗素子１と２との接続点は入力端子７
に接続され、磁気抵抗素子３と４との接続点はアースさ
れている。さらに、磁気抵抗素子１とトランジスタ５の
コレクタとの接続点、及び磁気抵抗素子２とトランジス
タ６のコレクタとの接続点はそれぞれ出力端子８及び９
に接続されている。さらにまた、トランジスタ５及び６
のベースは互いに接続されると共にトランジスタ１０の
エミッタに接続され、トランジスタ１０のコレクタは抵
抗１１を介して入力端子７に、ベースは出力端子８にそ
れぞれ接続されている。
【００１０】この磁気センサは通常Ｓｉ基板上に他の集
積回路と共に構成される。即ち、図２に示すように、Ｓ
ｉ基板２０上に電気的接続部を除いて絶縁層を形成し、
磁気抵抗効果を有する強磁性体薄膜、例えば、Ｎｉ−Ｆ
ｅ、Ｎｉ−Ｃｏ、あるいはＮｉ−Ｃｏ−Ｆｅ薄膜等を磁
気抵抗素子１，２，３、及び４として真空蒸着、または
スパッタリング手法などにより形成されている。ここ
で、磁気抵抗素子１，２，３、及び４は磁気異方性を有
するように、長手方向が幅方向に対して十分長い（長手
方向長さ／幅方向長さ＞５０）形状となっている。これ
らの磁気抵抗素子１，２，３、及び４は、トランジスタ
５のエミッタ、コレクタ、トランジスタ６のコレクタ、
及びエミッタにそれぞれ接続されている。また、磁気抵
抗素子１と３、及び磁気抵抗素子２と４は、被検出媒体
の磁極に対して実質的に同じ位置となるようにそれぞれ
近接して設けられている。さらに、磁気抵抗素子１及び
３と磁気抵抗素子２及び４とは、被検出媒体の磁極間距
離Ｐに対して素子間距離ｌが、（１／２−１／３）Ｐ≦
ｌ≦（１／２＋１／３）Ｐとなるように配置されてい
る。
積回路と共に構成される。即ち、図２に示すように、Ｓ
ｉ基板２０上に電気的接続部を除いて絶縁層を形成し、
磁気抵抗効果を有する強磁性体薄膜、例えば、Ｎｉ−Ｆ
ｅ、Ｎｉ−Ｃｏ、あるいはＮｉ−Ｃｏ−Ｆｅ薄膜等を磁
気抵抗素子１，２，３、及び４として真空蒸着、または
スパッタリング手法などにより形成されている。ここ
で、磁気抵抗素子１，２，３、及び４は磁気異方性を有
するように、長手方向が幅方向に対して十分長い（長手
方向長さ／幅方向長さ＞５０）形状となっている。これ
らの磁気抵抗素子１，２，３、及び４は、トランジスタ
５のエミッタ、コレクタ、トランジスタ６のコレクタ、
及びエミッタにそれぞれ接続されている。また、磁気抵
抗素子１と３、及び磁気抵抗素子２と４は、被検出媒体
の磁極に対して実質的に同じ位置となるようにそれぞれ
近接して設けられている。さらに、磁気抵抗素子１及び
３と磁気抵抗素子２及び４とは、被検出媒体の磁極間距
離Ｐに対して素子間距離ｌが、（１／２−１／３）Ｐ≦
ｌ≦（１／２＋１／３）Ｐとなるように配置されてい
る。
【００１１】なお、図示していないが、磁気抵抗素子
１，２，３、及び４は、１００Å厚のＣｒ（クロム）膜
でその上面を覆われており、さらにＳｉＯ２等の絶縁性
薄膜がパッシベーション膜として形成されている。
１，２，３、及び４は、１００Å厚のＣｒ（クロム）膜
でその上面を覆われており、さらにＳｉＯ２等の絶縁性
薄膜がパッシベーション膜として形成されている。
【００１２】次に、図１及び図２を参照して動作を説明
する。磁気抵抗素子１及び３に磁界が与えられ、磁気抵
抗素子１に流れる電流が増えた時（磁気抵抗素子１に対
して、検出磁界が印加され抵抗値が減少した時）、同時
にエミッタ抵抗を兼ねる素子３の抵抗値も減少する。磁
気抵抗素子１および３の抵抗値減少という相乗効果によ
り出力端子８−９間に電位差が生じる。また素子１，３
とは逆相にて素子２およびエミッタ抵抗を兼ねる素子４
も同時に抵抗値が減少する。したがって素子１および３
の抵抗変化が零の時、素子２および４の抵抗値が小とな
り、この時磁気抵抗変化率としてはmax ２〜３％／素子
が得られる。また、逆に素子２および４の抵抗変化が零
の時、素子１および３の抵抗値が２〜３％減少し、この
ことにより中点電位差Ｖ8-9 が変化する。
する。磁気抵抗素子１及び３に磁界が与えられ、磁気抵
抗素子１に流れる電流が増えた時（磁気抵抗素子１に対
して、検出磁界が印加され抵抗値が減少した時）、同時
にエミッタ抵抗を兼ねる素子３の抵抗値も減少する。磁
気抵抗素子１および３の抵抗値減少という相乗効果によ
り出力端子８−９間に電位差が生じる。また素子１，３
とは逆相にて素子２およびエミッタ抵抗を兼ねる素子４
も同時に抵抗値が減少する。したがって素子１および３
の抵抗変化が零の時、素子２および４の抵抗値が小とな
り、この時磁気抵抗変化率としてはmax ２〜３％／素子
が得られる。また、逆に素子２および４の抵抗変化が零
の時、素子１および３の抵抗値が２〜３％減少し、この
ことにより中点電位差Ｖ8-9 が変化する。
【００１３】図３に、被検出媒体として４極マグネット
を使用したときの出力電圧Ｖ8-9 の変化を示す。４極マ
グネットは図３（ａ）に示すような円板状で、Ｎ極とＳ
極とが２個ずつ設けられている。ここで、磁極間距離Ｐ
は隣合うＮ極とＳ極との直線距離である。この４極マグ
ネットの外周に隣接して本実施例の磁気センサを配置す
る。そして、この４極マグネットを回転させることによ
り出力電圧Ｖ8-9 は変化する。図３（ｂ）に従来のセン
サによる出力電圧の変化３１と本実施例による出力電圧
の変化３２とを示す。
を使用したときの出力電圧Ｖ8-9 の変化を示す。４極マ
グネットは図３（ａ）に示すような円板状で、Ｎ極とＳ
極とが２個ずつ設けられている。ここで、磁極間距離Ｐ
は隣合うＮ極とＳ極との直線距離である。この４極マグ
ネットの外周に隣接して本実施例の磁気センサを配置す
る。そして、この４極マグネットを回転させることによ
り出力電圧Ｖ8-9 は変化する。図３（ｂ）に従来のセン
サによる出力電圧の変化３１と本実施例による出力電圧
の変化３２とを示す。
【００１４】従来のセンサにおいて、出力電圧は、電源
電圧Ｖ0 に対してＶθ＝Ｖ0 ／２−（ΔＲ／４Ｒ0 ） c
os２θ・Ｖ0 で表わされる。ここで、ΔＲは磁気抵抗素
子を電流方向と平行に飽和磁化したときの抵抗値と電流
方向と垂直に飽和磁化したときの抵抗値との差を表わ
す。また、２Ｒ0 は磁気抵抗素子を電流方向と平行に飽
和磁化したときの抵抗値と電流方向と垂直に飽和磁化し
たときの抵抗値との和を表わす。
電圧Ｖ0 に対してＶθ＝Ｖ0 ／２−（ΔＲ／４Ｒ0 ） c
os２θ・Ｖ0 で表わされる。ここで、ΔＲは磁気抵抗素
子を電流方向と平行に飽和磁化したときの抵抗値と電流
方向と垂直に飽和磁化したときの抵抗値との差を表わ
す。また、２Ｒ0 は磁気抵抗素子を電流方向と平行に飽
和磁化したときの抵抗値と電流方向と垂直に飽和磁化し
たときの抵抗値との和を表わす。
【００１５】上記式から出力電圧の最大変化量を求める
と、ＶOUTp-p(max) ＝｜Ｖθ（θ=0) −Ｖ
θ（θ＝π/2) ｜＝（ΔＲ／２Ｒo ）Ｖo −とな
る。
と、ＶOUTp-p(max) ＝｜Ｖθ（θ=0) −Ｖ
θ（θ＝π/2) ｜＝（ΔＲ／２Ｒo ）Ｖo −とな
る。
【００１６】一方、本実施例の出力電圧は 1／2 ＶOUT
＝ΔＲ・Ｒo ×（Ｖo −ＶBE）／Ｒo ・２Ｒo ＝（ΔＲ
／Ｒo ）・（Ｖo −ＶBE）である。したがって、ＶOUT
＝（ΔＲ／Ｒo ）（Ｖo −ＶBE） −となる。上記
との比を求めると、／＝２（Ｖo −ＶBE）／Ｖo
となる。通常ＶBEはＳｉ基板の場合０．５〜０．７Ｖ程
度であるから上式で、例えばＶBE＝０．７Ｖの時、Ｖo
＝５Ｖとすれば／＝２×４．３／５＝１．７２とな
り従来の約１．７倍の出力を得ることができる。
＝ΔＲ・Ｒo ×（Ｖo −ＶBE）／Ｒo ・２Ｒo ＝（ΔＲ
／Ｒo ）・（Ｖo −ＶBE）である。したがって、ＶOUT
＝（ΔＲ／Ｒo ）（Ｖo −ＶBE） −となる。上記
との比を求めると、／＝２（Ｖo −ＶBE）／Ｖo
となる。通常ＶBEはＳｉ基板の場合０．５〜０．７Ｖ程
度であるから上式で、例えばＶBE＝０．７Ｖの時、Ｖo
＝５Ｖとすれば／＝２×４．３／５＝１．７２とな
り従来の約１．７倍の出力を得ることができる。
【００１７】
【発明の効果】以上説明したように、本発明によれば、
磁気抵抗素子をトランジスタのコレクタ側およびエミッ
タ側に配設してエミッタ側の抵抗は通常のエミッタ抵抗
を兼ねるようにしたことによって、従来に比べて磁気抵
抗変化を電圧変化に変換する効率が約７０％向上する。
このことにより従来、磁気−電気への変換を磁気抵抗変
化率にのみ依存する出力電圧により行なっていたためそ
の出力電圧に限界があり、温度特性あるいは初期オフセ
ット電圧バラつきの許容範囲がたいへん狭かったが、本
発明による方式を用いることによって従来に比較して５
０〜７０％程度、設計マージンを取ることが出来る。
磁気抵抗素子をトランジスタのコレクタ側およびエミッ
タ側に配設してエミッタ側の抵抗は通常のエミッタ抵抗
を兼ねるようにしたことによって、従来に比べて磁気抵
抗変化を電圧変化に変換する効率が約７０％向上する。
このことにより従来、磁気−電気への変換を磁気抵抗変
化率にのみ依存する出力電圧により行なっていたためそ
の出力電圧に限界があり、温度特性あるいは初期オフセ
ット電圧バラつきの許容範囲がたいへん狭かったが、本
発明による方式を用いることによって従来に比較して５
０〜７０％程度、設計マージンを取ることが出来る。
【図１】本発明の一実施例の等価回路である。
【図２】本発明の一実施例に使用される回路の要部の平
面図である。
面図である。
【図３】（ａ）は測定に使用された４局マグネットの平
面図、（ｂ）は従来、及び本発明の一実施例の特性を示
すグラフである。
面図、（ｂ）は従来、及び本発明の一実施例の特性を示
すグラフである。
【図４】従来の磁気センサの等価回路である。
１，２ コレクタ側磁気抵抗素子 ３，４ エミッタ側磁気抵抗素子 ５，６ トランジスタ ７ Ｖｃｃ ８，９ ＯＵＴ１０ トランジスタ １１ 抵抗 １９ グランド ２０ チップ基板 ３１ 本発明による出力電圧 ３２ 従来の磁気センサによる出力電圧４０〜４３ 磁気抵抗素子
Claims (2)
- 【請求項１】 互いにベースが接続された第１及び第２
のトランジスタと、一対の入力端子の一方と前記第１の
トランジスタのコレクタとの間に接続される第１の磁気
抵抗素子と、前記一対の入力端子の一方と前記第２のト
ランジスタのコレクタとの間に接続される第２の磁気抵
抗素子と、一対の入力端子の他方と前記第１のトランジ
スタのエミッタとの間に接続される第３の磁気抵抗素子
と、前記一対の入力端子の他方と前記第２のトランジス
タのエミッタとの間に接続される第４の磁気抵抗素子
と、前記一対の入力端子の一方に接続された抵抗器と、
該抵抗器にコレクタが接続され、前記第１及び第２のト
ランジスタのベースにエミッタが接続され、かつ前記第
１のトランジスタのコレクタにベースが接続された第３
のトランジスタとを有し、前記第１のトランジスタのコ
レクタと第１の磁気抵抗素子との接続点及び前記第２の
トランジスタのコレクタと第２の磁気抵抗素子との接続
点を一対の出力端子としたことを特徴とする磁気セン
サ。 - 【請求項２】 前記第１の磁気抵抗素子、前記第２の磁
気抵抗素子、前記第３の磁気抵抗素子、及び前記第４の
磁気抵抗素子が、同一の基板上に平行に形成されてお
り、前記第１の磁気抵抗素子と前記第２の磁気抵抗素子
とが、被検出媒体の磁極間距離Ｐに対して、（１／２−
１／３）Ｐ≦ｌ≦（１／２＋１／３）Ｐ、となる素子間
距離ｌで配置され、前記第３の磁気抵抗素子が前記第１
の磁気抵抗素子と前記第２の磁気抵抗素子との間で、前
記第１の磁気抵抗素子に近接して配置され、前記第４の
磁気抵抗素子が前記第１の磁気抵抗素子と前記第２の磁
気抵抗素子との間で、前記第２の磁気抵抗素子に近接し
て配置されていることを特徴とする請求項１の磁気セン
サ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4041586A JP2792523B2 (ja) | 1992-02-27 | 1992-02-27 | 磁気センサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4041586A JP2792523B2 (ja) | 1992-02-27 | 1992-02-27 | 磁気センサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05243554A JPH05243554A (ja) | 1993-09-21 |
| JP2792523B2 true JP2792523B2 (ja) | 1998-09-03 |
Family
ID=12612539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4041586A Expired - Lifetime JP2792523B2 (ja) | 1992-02-27 | 1992-02-27 | 磁気センサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2792523B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08128853A (ja) * | 1994-10-31 | 1996-05-21 | Nec Corp | 磁気／電気変換回路 |
-
1992
- 1992-02-27 JP JP4041586A patent/JP2792523B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05243554A (ja) | 1993-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3506078B2 (ja) | 回転検出装置 | |
| JP2551321B2 (ja) | 集積化磁気抵抗効果センサ | |
| US6300758B1 (en) | Magnetoresistive sensor with reduced output signal jitter | |
| US8487611B2 (en) | Magnetic sensor including a bridge circuit | |
| JP2655106B2 (ja) | 磁気抵抗センサ | |
| JPH0140931B2 (ja) | ||
| JP3619156B2 (ja) | 磁気検出装置 | |
| Dibbern | Magnetic field sensors using the magnetoresistive effect | |
| JPH06148301A (ja) | 磁気センサ | |
| JP3448209B2 (ja) | 磁気検出装置 | |
| JP2792523B2 (ja) | 磁気センサ | |
| JP2001141514A (ja) | 磁気抵抗素子 | |
| JP3308123B2 (ja) | 磁気抵抗効果センサ | |
| JP2630251B2 (ja) | 集積化磁気抵抗センサ | |
| JPH063158A (ja) | 検出器 | |
| JP2663460B2 (ja) | 磁気方位センサ | |
| JP3411502B2 (ja) | 磁気検出装置 | |
| JP3016468B2 (ja) | 磁電変換装置 | |
| JPH06147816A (ja) | 角度センサ | |
| JPH01301113A (ja) | 磁気抵抗素子の信号処理回路 | |
| JPH0326324B2 (ja) | ||
| JP3170806B2 (ja) | 磁電変換器 | |
| KR940008887B1 (ko) | 자기 저항 소자 | |
| JPS6111982Y2 (ja) | ||
| JP3067484B2 (ja) | 磁気式位置、回転検出用素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980520 |