KR940008887B1

KR940008887B1 - 자기 저항 소자

Info

Publication number: KR940008887B1
Application number: KR1019920010941A
Authority: KR
Inventors: 안문봉; 채종희
Original assignee: 삼성전기 주식회사; 황선두
Priority date: 1992-06-23
Filing date: 1992-06-23
Publication date: 1994-09-28
Also published as: KR940001200A

Abstract

내용 없음.

Description

자기 저항 소자

제1(a)도 내지 제1(d)도는 종래기술에 따른 자기 저항 소자의 각 부분을 도시한 것으로, 제1(a)도는 자기 저항 칩의 단면도, 제1(b)도는 자기 저항 스트립과 자계 발생원 간의 상호 배치도, 제1(c)도는 바이어스 마그네트의 착자 형태를 부여주는 단면도, 제1(d)도는 자기 저항 소자의 출력 파형도.

제2(a)도 내지 제2(g)도는 본 발명에 따른 자기 저항 소자의 각 부분을 도시한 것으로, 제2(a)도는 자기 저항의 칩의 단면도, 제2(b)도는 제1자성층의 패턴도, 제2(c)도는 제2자성층의 패턴도, 제2(d)도는 제1자성층 패턴과 제2자성층 패턴의 합성도, 제2(e)도는 바이어스 마그네트의 착자 형태를 보여주는 도, 제2(f)도는 본 발명 자기 저항 소자와 자계 발생원과의 관계를 표시한 도, 제2(g)도는 자기 저항 소자의 출력 전압의 파형도이다.

[산업상의 이용 분야]

본 발명은 자기 저항 소자(Magnetic Resistance Element ; 이하 M·R소자라 한다)에 관한 것으로, 특히 속도, 위치, 각도 등을 감지해서 위해 새로운 복수의 자기 패턴 구조를 갖는 자기 저항 소자에 관한 것이다.

[종래의 기술 및 문제점]

종래의 자기 저항 소자는 자계의 변화에 따른 저항값이 가변되는 소자로서, 좀더 상세히 언급하면 자기저항의 자화 각도에 따라서 달라지는 저항값을 이용한 소자라 할 수 있다.

상기 자기 저항의 대표적인 재료로는 NiCo, NiFe를 들 수 있으며 일반적으로 모타의 회전속도를 검출하는데 사용되고 있다. 즉 모타에 설치되어 있는 마그네트의 회전에 따른 자계의 변화로 저항값이 가변되고 저항값의 변화에 따라 출력 AC 전압파형의 주기 및 위상으로부터 모타의 회전속도를 검출하는 경우에 사용되어 진다.

이러한 자기 저항 소자는 하나의 웨이퍼에 다수개의 자기 저항 칩(chip)이 형성되고 상기 칩은 다이싱에 의하여 하나의 자기 저항 칩으로 분리되어 제1(c)도에 도시된 바이어스 마그네트(BIAS MAGNET)와 함께 홀더에 고정되어 있다.

여기서, 바이어스 마그네트는 자기 저항 소자의 칩에 초기 자화를 부여하여 선형성이 좋은 자화 특성으로 자기 저항 소자의 좋은 출력 특성 즉, 자계의 변화에 따라 저항값이 선형 범위에서 가변되도록 하는 것으로 제1(c)도에 도시된 바이어스 마그네트(20)는 일정한 착자각을 갖고 있다.

이러한 자기 저항 소자의 칩 구성에 있어서, 종래에는 제1(a)도에 도시된 바와 같이 유리기판(1)위에 단일의 자성 패턴층(2)이 형성되고, 상기 패턴층(2)위에 SiO₂보호층(3)과 에폭시(Epoxy) 보호층(4)이 순차적으로 설치되어 있다.

일반적으로 자성층 패턴도는 3단자 타입을 취하며 이외에 4단자 타입도 있다. 또한 상기 M.R 소자는 바이어스 마그네트(bias Magnet)가 있는 타입과 없는 타입으로 구분되어지며 이러한 종류에 따라 센서피치(Sensor Pitchy)(P)가 달라져 그 패턴 형성도 여러가지로 나타난다.

바이어스 마그네트가 없는 경우 외부 자계 (H)에 의한 저항변화를 살펴보면 H=0인 경우 스트립(stripe) 자체의 자화성분만이 존재하게 되며, H=Ha인 경우 스트립 자체의 자화성분과 외부자계 성분(Ha)의 벡터합으로 스트립의 자화가 결정된다.

한편, 바이어스 마그네트가 있는 경우 외부자계(H)에 의한 저항변화를 살펴보면, H=0인 경우는 스트립 자체의 자화 성분과 바이어스 마그네트의 자계 성분의 벡터(Vector)합으로 스트립의 자화가 결정되는 반면, H=Ha의 외부자계가 걸렸을 때에는 스트립 자체의 자화성분과 바이어스 마그네트의 자계 성분과 외부 자계 성분(Ha)의 벡터 합으로 스트립 자화가 결정된다.

상기 도면에 도시된 단일 자성 패턴층(2)은 제1(b)도에 나타낸 바와 같이 센서피치(P)간격으로 제1스트립(21)과 제2스트립(23) 패턴이 설계되고, 상기 자기 저항 소자는 바이어스 마그네트가 있는 타입 또는 없는 타입으로 구분되어서 구성되어진다.

종래 기술에서 센서 핀치(P)는 P=1/2(n+1/2)λ, (n=0,1,2…)인 경우와 P=1/4n λ, (n=정수)등이 있다.

여기서, λ는 착자주기를 나타낸다. 제1(b)도에서, (A)는 입력 전압 단자(Vin)를 나타내는 것으로 통상적으로 5볼트를 인가한다. (B)는 출력단자(Vout)를 나타내며, (C)는 접지 단자를, 18은 자계 발생원을 가리킨다.

제1(c)도는 바이어스 마그네트(20)를 갖고 있고 자계 발생원(18)에 근접 배치된 경우 MR소자의 출력파형도를 나타낸 것으로 λ/2간격으로 착자된 자계 발생원(18)에 근접 배치된 자기 저항 소자는 제1스트립(21)과 제2스트립(23)의 상호간에 저항 변화차가 발생하여 제1(d)도와 같은 AC정현파 전압 파형을 발생하게 되고 이 파형의 주기 및 위상을 이용하여 자계발생원의 속도, 위치, 각도 등을 파악할 수 있게 된다.

그리고 제1(b)도에서 단자(C)를 기준전극으로 하여 단자(A)에 일정 전위(5볼트)를 인가하면, 단자(B)의 최대 출력전압(V_PP)은 다음의 식과 같이 된다.

여기서 ΔR은 스트립의 최대 저항 변화값(θ=0.일때의 스트립 저항값, -θ=90°일때의 스트립 저항값), R_θ0은 θ=0일때의 스트립의 저항값이다.

상기한 바와 같은 자기 저항 소자는 단일 자성 패턴층에 센서 피치(P)를 간격으로 두고 스트립 패턴을 설계해야 하기 때문에 자성 패턴들이 차지하는 면적은 원하는 성능을 내기 위하여 설계상에 제한을 받게 되는 결점이 있었다.

[발명의 목적]

이에 본 발명은 상기와 같은점을 감안하여 이루어진 것으로, 속도, 위치, 각도 등을 감지하는 자기 저항 소자의 자성 패턴층을 다층으로 형성시킴으로써 새로운 형태의 자기 저항 소자를 제공함에 그 목적이 있다.

[발명의 구성]

상기와 같은 목적을 달성하기 위한 본 발명에 따른 자기 저항 소자는 기판위에 칩의 수직선에 대해 일정 각도 만큼 기울여진 제1자성 패턴층이 형성되고, 다시 상기 제1자성 패턴층 위에 절연층이 형성되며, 상기 절연층 위에 상기 제1자성 패턴층과 대칭되는 제2자성 패턴층을 성막하고, 상기 제2자성 패턴층 위에 SiO₂보호층과 에폭시 보호층이 순차적으로 설치되어 있는 칩과 착자 작도가 0°인 바이어스 마그네트를 조립한 자기 저항 소자로 구성된 것을 특징으로 한다.

[작용]

본 발명은 상술한 수단에 의해 자기 저항 소자의 패턴층을 다층으로 형성시킴으로써, 종래 센서 스트립을 피치(P)의 간격으로 단일층에 연속적으로 연결해야만 하는 칩 상의 스트립 패턴 배치의 제한성을 절반이하로 줄일 수 있으면서 종래와 동일한 AC 출력 파형을 얻을 수 있게 된다.

[실시예]

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.

제1(a)도 내지 제2(e)도는 자기 저항 소자의 각 부분을 도시한 도면으로서, 제2(a)도는 본 발명에 따른 자기 저항 칩 단면도를 제2(b)도는 제1자성층의 패턴도, 제2(c)도는 제2자성층의 패턴도, 제2(d)도는 제1자성층 패턴도와 제2자성층의 패턴도의 합성도, 제2(e)도는 본 발명에 따른 자기 저항 칩과 결합되는 바이어스 마그네트의 착자 형태를 나타낸다.

한편, 제2(f)도는 자계 발생원에 근접하여 조립된 자기 저항 소자를 도시하고 있으며, 제2(g)도는 본 발명에 따른 자기 저항 소자의 출력 파형도를 나타내고 있다.

상기 실시예에 대해 좀 더 상세히 언급하면, 제2(a)도는 본 발명에 따른 자기 저항 칩(9)의 기본적 구성을 도시한 것으로 유리기판(1) 위에 칩의 수직선에 대해 θ도 만큼 기울여진 제1스트립(11)이 제1자성 패턴층(2)으로서 형성되고, 상기 제1자성 패턴층 위에는 다시 절연층(5)이 형성되며, 상기 절연층(5) 위에 상기 제1자성 패턴층(2)에 형성된 제1스트립(11)과 동일 각도로 반대로 기울여져 대칭되는 형태로 구성된 제2스트립(13)이 제2자성 패턴층(6)으로서 형성되고, 상기 제2자성 패턴층(6)위에 SiO₂보호층(3)과 에폭시 보호층(4)이 순차적으로 형성되어 구성된다.

그후 상술한 형태로 구성된 자기 저항 칩(9)은 다시 제1(e)도에 도시된 착자 각도가 0°인 바이어스 마그네트(10)와 조립된 형태로 구성된다.

제2(b),(c) 및 (d)도에서 단자(A)와 (C)는 정전압 인가 단자이고, 단자(B)는 실시예의 자기 저항 소자(7)를 자계 발생원(8)에 근접 배치 시켰을때의 출력 단자이다.

제2(d)도와 같이 패터닝(patterning)된 저기 저항 칩(9)과 제2(e)도의 바이어스 마그네트(10)를 조립한 자기 저항 소자(7)의 단자(A)과 (C)에 정전압(Vin)을 인가시키고, 상기 자기 저항 소자(7)을 다극 착자된 링(ring) 마그네트가 형성된 자계 발생원(8)에 근접시킨 상태에서 링 마그네트(9)를 회전시키면, 제1스트립(11)과 제2스트립(13)의 자기 저항 변화 효과에 따라서 제2(g)도에 도시된 바와 같이 종래 기술과 동일한 AC 출력 파형(Vout)을 얻을 수 있게 된다.

상기 도면에서 제1스트립(11)에 대한 자계 발생원(8)의 자계 세기 변화에 따른 저항 변화 곡선(S₁)은 실선으로 나타내었으며, 제2스트립(13)의 저항 변화 곡선(S₂)은 점선으로 나타내었다.

단자(C)를 기준 전극으로 하여 단자(A)에 정전압(A)에 정전압(Vin)을 인가했을때 상기 AC 최대 출력전압(V_PP)은 다음의 식과 같이 표시된다.

여기서 R_t는 제1스트립(11)과 제2스트립(13)의 각 저항의 합 즉, 단자(A)와 (C)간의 단자간 저항을 나타내고, ΔR은 스트립의 최대 저항 변화 값을 나타낸다.

상기 출력(V_PP)에 의하면 종래와 차이가 없는 출력 전압을 얻을 수 있게 된다.

[발명의 효과]

상술한 바와 같이 본 발명에 의하면, 자기 저항 소자의 패턴층을 다층으로 설계함으로써 종래 기술의 센서 피치(P)의 간격으로 단일층에 연속적으로 연결해야만 하는 자기 저항 칩 상의 패턴 배치의 제한성을 절반이하로 줄일 수 있으면서도 종래와 동일한 AC 출력 파형을 얻을 수 있는 새로운 자기 저항 소자를 제공할 수 있게 된다.

Claims

복수의 자성 패턴층을 갖는 자기 저항 칩과, 상기 자기 저항 칩의 초기 자화를 부여하기 위한 착자각도가 0도인 바이어스 마그네트로 구성되는 것을 특징으로 하는 자기 저항 소자.
제2항에 있어서, 상기 저항 칩은 기판위에 상기 칩의 수직선에 대하여 소정 각도 만큼 기울어져서 제1스트립이 형성되는 제1자성 패턴층, 상기 제1자성 패턴층 위에 형성되는 절연층, 상기 절연층 위에 상기 수직선에 대하여 상기 제1자성 패턴층의 경사각과 동일한 각도로 반대방향으로 기울어져서 제2스트립이 형성되는 제2자성 패턴층, 및 상기 제2자성 패턴층 위에 형성된 보호층으로 구성되는 것을 특징으로 하는 자기 저항 소자.
제1항 또는 제2항에 있어서, 상기 자성 패턴층은 NiCo 또는 NiFe중 어느 하나로 이루어지는 것을 특징으로 하는 자기 저항 소자.