JP2792219B2 - フォトダイオードを備えた半導体装置及びその製造方法 - Google Patents
フォトダイオードを備えた半導体装置及びその製造方法Info
- Publication number
- JP2792219B2 JP2792219B2 JP2253164A JP25316490A JP2792219B2 JP 2792219 B2 JP2792219 B2 JP 2792219B2 JP 2253164 A JP2253164 A JP 2253164A JP 25316490 A JP25316490 A JP 25316490A JP 2792219 B2 JP2792219 B2 JP 2792219B2
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- region
- photodiode
- oxide film
- type region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電荷蓄積型光センサ等の受光部としてのフ
ォトダイオード、特に接合容量を低減し、センサ感度を
向上させたフォトダイオードを備えた半導体装置及びそ
の製造方法に関する。
ォトダイオード、特に接合容量を低減し、センサ感度を
向上させたフォトダイオードを備えた半導体装置及びそ
の製造方法に関する。
pn接合を持つフォトダイオードを備えた半導体装置に
おいて、高感度化を図るためには、フォトダイオードの
接合面に存在する接合容量の低減が必要であり、種々の
対策が採用されている。
おいて、高感度化を図るためには、フォトダイオードの
接合面に存在する接合容量の低減が必要であり、種々の
対策が採用されている。
ここで先ず、フォトダイオードの構造に起因する接合
容量とフォトダイオードの感度の関係について、受光部
としてフォトダイオードが使用されている電荷蓄積型光
センサの光量検出回路を例として以下に説明する。従来
より使用されている電荷蓄積型光センサの光量検出回路
としては大きく分けて以下の２種類がある。
容量とフォトダイオードの感度の関係について、受光部
としてフォトダイオードが使用されている電荷蓄積型光
センサの光量検出回路を例として以下に説明する。従来
より使用されている電荷蓄積型光センサの光量検出回路
としては大きく分けて以下の２種類がある。
一つは第４図（ａ）に示す回路構成になっており、一
定時間電荷を蓄積し、その電荷量を電圧として検出する
ものである。これはMOS型固体イメージセンサ等に用い
られている。
定時間電荷を蓄積し、その電荷量を電圧として検出する
ものである。これはMOS型固体イメージセンサ等に用い
られている。
また、もう一つのタイプは第５図（ａ）に示す回路構
成になっており、一定電圧に達するまでの時間を測定す
る方法である。
成になっており、一定電圧に達するまでの時間を測定す
る方法である。
第４図（ａ）で示す前者のタイプの回路は第４図
（ｂ）に示すタイミングチャートで動作する。まず、時
刻t1以前はトランジスタ16が導通状態で、このときフォ
トダイオード15の接合容量18には逆バイアスがかかり、
電荷が蓄積されている。次に時刻t1おいてトランジスタ
16を遮断状態にし、時刻t2に再び導通状態にすると、フ
ォトダイオード15には、Ｔ＝t2−t1の時間内に、光量に
応じた電荷が発生し、その分だけフォトダイオード15の
接合容量18に蓄積されていた電荷が放電する。
（ｂ）に示すタイミングチャートで動作する。まず、時
刻t1以前はトランジスタ16が導通状態で、このときフォ
トダイオード15の接合容量18には逆バイアスがかかり、
電荷が蓄積されている。次に時刻t1おいてトランジスタ
16を遮断状態にし、時刻t2に再び導通状態にすると、フ
ォトダイオード15には、Ｔ＝t2−t1の時間内に、光量に
応じた電荷が発生し、その分だけフォトダイオード15の
接合容量18に蓄積されていた電荷が放電する。
また、時刻t2にトランジスタ16を導通状態にすると、
負荷抵抗17を通り、フォトダイオード15の接合容量18を
充電するように電流が流れる。その際、出力電圧Ｖは第
４図（ｂ）に示すように最大値V0を示す。このとき、V0
は以下の式で与えられる。
負荷抵抗17を通り、フォトダイオード15の接合容量18を
充電するように電流が流れる。その際、出力電圧Ｖは第
４図（ｂ）に示すように最大値V0を示す。このとき、V0
は以下の式で与えられる。
V0＝ｉ・T/（C1＋C2） …（１） ここで、ｉは光量に応じた光電流、C1はフォトダイオ
ード15の接合容量18の大きさ、C2は回路の寄生容量19の
大きさである。
ード15の接合容量18の大きさ、C2は回路の寄生容量19の
大きさである。
次に、第５図（ａ）で示す後者のタイプの回路は、第
５図（ｂ）に示すタイミングチャートで動作する。この
回路においては、電位V1がコンパレータ20の比較電圧V
refと等しくなった時、コンパレータ出力V2は反転す
る。この時刻t2を測定することにより、Ｔ＝t2−t1がわ
かる。このとき、Ｔは以下の式となる。
５図（ｂ）に示すタイミングチャートで動作する。この
回路においては、電位V1がコンパレータ20の比較電圧V
refと等しくなった時、コンパレータ出力V2は反転す
る。この時刻t2を測定することにより、Ｔ＝t2−t1がわ
かる。このとき、Ｔは以下の式となる。
Ｔ＝（C1＋C2）・Vref/i …（２） 以上のように、前者ではV0を、後者ではＴを測定する
ことにより、光量に応じた光電流ｉを得ることができ、
光量検出を行うことができるものである。このような光
センサの高感度化は、前述の（１）式においては、一定
の光量に対するV0の上昇、また、前述の（２）式におい
ては、一定の光量に対するＴの短縮により実現できる。
ことにより、光量に応じた光電流ｉを得ることができ、
光量検出を行うことができるものである。このような光
センサの高感度化は、前述の（１）式においては、一定
の光量に対するV0の上昇、また、前述の（２）式におい
ては、一定の光量に対するＴの短縮により実現できる。
共に、その方法としては、一定の光量に対する光電流
ｉの増大、または、C1＋C2の低減の２方法が考えられ
る。しかし、寄生容量C2は検出回路で決まる下限値があ
り、それ以下には低減できない。また、光電流ｉの増大
のためには、受光面積の増大が最も効果的な方法として
考えられるが、受光面積の増大は光センサの分解能を逆
に低下させることになり、好ましくない。
ｉの増大、または、C1＋C2の低減の２方法が考えられ
る。しかし、寄生容量C2は検出回路で決まる下限値があ
り、それ以下には低減できない。また、光電流ｉの増大
のためには、受光面積の増大が最も効果的な方法として
考えられるが、受光面積の増大は光センサの分解能を逆
に低下させることになり、好ましくない。
したがって、光センサの高感度化に対し、フォトダイ
オードの接合容量C1の低減が、求められている。
オードの接合容量C1の低減が、求められている。
pn接合を持つ従来のフォトダイオードの構造を第３図
（ａ），（ｂ），（ｃ）を用いて説明する。第３図
（ａ）は平面図、第３図（ｂ）は同図（ａ）において、
AA′線に沿って切った切断図である。低濃度第一導電型
層９として、例えばｎ型シリコン基板を用いた場合、該
基板表面の活性領域を除いた領域に、例えば不純物とし
てＰ（リン）を拡散することにより、各センサ間分離の
ための高濃度のｎ型半導体である第一導電型領域８が形
成され、活性領域が分離島とされている。さらに、当該
活性領域に不純物としてＢ（ボロン）を拡散させ、ｐ型
半導体である第二導電型領域13が形成されている。第３
図（ｃ）は同図（ｂ）の第二導電型領域13近傍を拡大し
た図である。各センサを構成する第二導電型領域13の周
りに、高濃度第一導電型領域８及び低濃度第一導電型層
９が取り囲んでいる。ここで、8,9は共に第一導電型領
域であるが、第一導電型領域８は通常センサ間分離のた
め高濃度に設定されており、第一導電型層９は低濃度に
設定されている。フォトダイオードに逆バイアスが印加
されると、この接合面の周りには、空乏層領域14が形成
される。以上の通り、従来のフォトダイオードにおいて
は、分離用領域を除き、受光部全体に第二導電型領域13
が占めており、第二導電型領域13と第一導電型領域8,9
とのpn接合を利用して、フォトダイオードが構成されて
いる。
（ａ），（ｂ），（ｃ）を用いて説明する。第３図
（ａ）は平面図、第３図（ｂ）は同図（ａ）において、
AA′線に沿って切った切断図である。低濃度第一導電型
層９として、例えばｎ型シリコン基板を用いた場合、該
基板表面の活性領域を除いた領域に、例えば不純物とし
てＰ（リン）を拡散することにより、各センサ間分離の
ための高濃度のｎ型半導体である第一導電型領域８が形
成され、活性領域が分離島とされている。さらに、当該
活性領域に不純物としてＢ（ボロン）を拡散させ、ｐ型
半導体である第二導電型領域13が形成されている。第３
図（ｃ）は同図（ｂ）の第二導電型領域13近傍を拡大し
た図である。各センサを構成する第二導電型領域13の周
りに、高濃度第一導電型領域８及び低濃度第一導電型層
９が取り囲んでいる。ここで、8,9は共に第一導電型領
域であるが、第一導電型領域８は通常センサ間分離のた
め高濃度に設定されており、第一導電型層９は低濃度に
設定されている。フォトダイオードに逆バイアスが印加
されると、この接合面の周りには、空乏層領域14が形成
される。以上の通り、従来のフォトダイオードにおいて
は、分離用領域を除き、受光部全体に第二導電型領域13
が占めており、第二導電型領域13と第一導電型領域8,9
とのpn接合を利用して、フォトダイオードが構成されて
いる。
したがって、従来のフォトダイオードにおいては、接
合容量C1はこのpn接合面積に比例するとともに、受光面
積とも連動する構造となっている。
合容量C1はこのpn接合面積に比例するとともに、受光面
積とも連動する構造となっている。
これに対し、C1の低減策として、第６図のような別の
構造が既に考えられている。これは、第二導電型領域21
をリング状に形成し、pn接合面積の減少により、C1を低
減しようとするものである。
構造が既に考えられている。これは、第二導電型領域21
をリング状に形成し、pn接合面積の減少により、C1を低
減しようとするものである。
しかし、これには寸法的な限界があり、幅ｄを１μｍ
以下にするには非常な困難を伴う。また、リング状の第
二導電型領域21を形成するには、第３図に示す従来構造
と同じく、マスク工程と不純物導入工程とを必要とす
る。
以下にするには非常な困難を伴う。また、リング状の第
二導電型領域21を形成するには、第３図に示す従来構造
と同じく、マスク工程と不純物導入工程とを必要とす
る。
光センサ感度の向上には、フォトダイオードの接合容
量C1の低減が必要であるが、従来のフォトダイオードに
おいて、接合容量C1の低減のため、接合面積を減少させ
ると、受光面積の減少が生じ、結果的には、光電流ｉの
減少により、光センサ感度の向上が期待できないものと
なってしまう。
量C1の低減が必要であるが、従来のフォトダイオードに
おいて、接合容量C1の低減のため、接合面積を減少させ
ると、受光面積の減少が生じ、結果的には、光電流ｉの
減少により、光センサ感度の向上が期待できないものと
なってしまう。
また、第二導電型領域をリング状に形成しても、pn接
合面積の減少に限界があり、また製造工程は、リング状
でない場合と比して、増える可能性があるが、減ること
は決してない。
合面積の減少に限界があり、また製造工程は、リング状
でない場合と比して、増える可能性があるが、減ること
は決してない。
そこで、本発明は、上記問題点を解決するためのもの
であり、その課題は、受光面積に比して接合面積の割合
を非常に小さくしたフォトダイオード構造とすることに
より、光電流ｉを減少することなく、接合容量C1を低減
させ、光センサ感度を高めたフォトダイオードを備えた
半導体装置及びその簡易な製造方法を提供することにあ
る。
であり、その課題は、受光面積に比して接合面積の割合
を非常に小さくしたフォトダイオード構造とすることに
より、光電流ｉを減少することなく、接合容量C1を低減
させ、光センサ感度を高めたフォトダイオードを備えた
半導体装置及びその簡易な製造方法を提供することにあ
る。
上述の課題を解決するために、pn接合を持つフォトダ
イオードを備えた半導体装置において、本発明が講じた
手段は、第一導電型領域と第一導電型領域内で素子分離
用局所酸化膜の端部の傾斜下部に隣接して形成された第
二導電型領域とをpn接合とするものである。
イオードを備えた半導体装置において、本発明が講じた
手段は、第一導電型領域と第一導電型領域内で素子分離
用局所酸化膜の端部の傾斜下部に隣接して形成された第
二導電型領域とをpn接合とするものである。
このような半導体装置の製造方法としては、第一導電
型層表面の素子分離用局所酸化膜形成予定領域を除く領
域をマスクし、該形成予定領域に第二導電型不純物をイ
オン注入した後、熱処理により素子分離用局所酸化膜を
形成するものである。
型層表面の素子分離用局所酸化膜形成予定領域を除く領
域をマスクし、該形成予定領域に第二導電型不純物をイ
オン注入した後、熱処理により素子分離用局所酸化膜を
形成するものである。
なお、第一導電型層表面にイオン注入する工程におい
て、注入すべき不純物導入量は第一導電型層内の不純物
濃度の200倍以上で500倍以下の平均濃度とすることが望
ましい。
て、注入すべき不純物導入量は第一導電型層内の不純物
濃度の200倍以上で500倍以下の平均濃度とすることが望
ましい。
上記の手段によれば、第一導電型領域内で素子分離用
局所酸化膜の端部の傾斜下部に隣接して形成された第二
導電型領域が、低濃度で、極めて微小であるため、第二
導電型領域と第一導電型領域とで構成されるpn接合の面
積が極小である。また、第一導電型領域内の素子分離用
局所酸化膜の端部の傾斜下部に隣接して第二導電型領域
が形成されているため、第二導電型領域の規模が小さい
が、第一導電型層が受光部を形成していることから、受
光面積が減少することはない。したがって、受光面積に
比して接合面積の割合を小さくできるので、光電流を低
減することなく、接合容量を低減でき、光センサの感度
を向上したフォトダイオードが実現される。
局所酸化膜の端部の傾斜下部に隣接して形成された第二
導電型領域が、低濃度で、極めて微小であるため、第二
導電型領域と第一導電型領域とで構成されるpn接合の面
積が極小である。また、第一導電型領域内の素子分離用
局所酸化膜の端部の傾斜下部に隣接して第二導電型領域
が形成されているため、第二導電型領域の規模が小さい
が、第一導電型層が受光部を形成していることから、受
光面積が減少することはない。したがって、受光面積に
比して接合面積の割合を小さくできるので、光電流を低
減することなく、接合容量を低減でき、光センサの感度
を向上したフォトダイオードが実現される。
本発明によるフォトダイオードを備えた半導体装置に
おいては、逆バイアス状態で、pn接合面の空乏層領域に
入射した光によって発生したキャリヤは、空乏層領域内
の高電界により、ほぼ100％が光電流になるが、空乏層
領域以外において発生したキャリヤは、拡散による光電
流になる。したがって、上記のフォトダイオード構造に
おいては、従来のフォトダイオード構造と比較して、空
乏層面積は減少するので、光電流変換効率は低下する
が、キャリヤの拡散長は低濃度の第一導電型領域（不純
物濃度が１×1015/cm3程度）においては通常500μｍ以
上であるので、光センサのサイズが100μｍ程度であれ
ば、十分拡散によって光電流は流れるため、光電流はそ
れ程低減しない。それ故、接合容量を低減した効果によ
り、本発明のフォトダイオードを備えた半導体装置にお
いては、光センサ感度を向上することができる。
おいては、逆バイアス状態で、pn接合面の空乏層領域に
入射した光によって発生したキャリヤは、空乏層領域内
の高電界により、ほぼ100％が光電流になるが、空乏層
領域以外において発生したキャリヤは、拡散による光電
流になる。したがって、上記のフォトダイオード構造に
おいては、従来のフォトダイオード構造と比較して、空
乏層面積は減少するので、光電流変換効率は低下する
が、キャリヤの拡散長は低濃度の第一導電型領域（不純
物濃度が１×1015/cm3程度）においては通常500μｍ以
上であるので、光センサのサイズが100μｍ程度であれ
ば、十分拡散によって光電流は流れるため、光電流はそ
れ程低減しない。それ故、接合容量を低減した効果によ
り、本発明のフォトダイオードを備えた半導体装置にお
いては、光センサ感度を向上することができる。
さらに、第二導電型領域の形状を、素子分離用シリコ
ン酸化膜に沿ってリング状に形成すると、低濃度第一導
電型層内で発生したキャリヤが他の領域に拡散し、リー
クすることを防止する効果を有している。
ン酸化膜に沿ってリング状に形成すると、低濃度第一導
電型層内で発生したキャリヤが他の領域に拡散し、リー
クすることを防止する効果を有している。
また、従来のフォトダイオードの各導電型領域は、受
光部全体に第二導電型領域が形成され、またpn接合面は
第二導電型領域下部の第一導電型領域との界面に形成さ
れるため、十分に接合面積は小さくならず、また工程数
も減らすこともできないが、本発明のフォトダイオード
を備えた半導体装置の製造方法は、第一導電型層表面の
素子分離用局所酸化膜形成予定領域を除く領域をマスク
する工程と、該形成予定領域に第二導電型不純物をイオ
ン注入する工程と、熱処理により素子分離用局所酸化膜
を形成する工程とを有するので、本発明によれば、以下
の通り、接合容量を非常に低減した、しかも工程数を減
少させた高感度フォトダイオードを有する半導体装置を
製造することができる。
光部全体に第二導電型領域が形成され、またpn接合面は
第二導電型領域下部の第一導電型領域との界面に形成さ
れるため、十分に接合面積は小さくならず、また工程数
も減らすこともできないが、本発明のフォトダイオード
を備えた半導体装置の製造方法は、第一導電型層表面の
素子分離用局所酸化膜形成予定領域を除く領域をマスク
する工程と、該形成予定領域に第二導電型不純物をイオ
ン注入する工程と、熱処理により素子分離用局所酸化膜
を形成する工程とを有するので、本発明によれば、以下
の通り、接合容量を非常に低減した、しかも工程数を減
少させた高感度フォトダイオードを有する半導体装置を
製造することができる。
まず、素子分離用局所酸化膜形成予定領域のみに第二
導電型不純物をイオン注入し、該領域に熱酸化により素
子分離用局所酸化膜を形成する。このとき、第二導電型
不純物は該局所酸化物中へ大量に拡散していき、該局所
酸化膜の直下は第一導電型領域となる。しかし、該局所
酸化膜は横方向に傾斜をもって張り出した端部を有する
形状に成長するため、膜厚の薄い端部では、第二導電型
不純物の拡散が抑えられる。したがって、該局所酸化膜
の形成が終了し、該局所酸化膜の直下が第一導電型領域
に成り終えた時点においても、該局所酸化膜の端部の傾
斜下部には、第二導電型不純物が残存し、低濃度の極め
て微小な第二導電領域を形成することができる。
導電型不純物をイオン注入し、該領域に熱酸化により素
子分離用局所酸化膜を形成する。このとき、第二導電型
不純物は該局所酸化物中へ大量に拡散していき、該局所
酸化膜の直下は第一導電型領域となる。しかし、該局所
酸化膜は横方向に傾斜をもって張り出した端部を有する
形状に成長するため、膜厚の薄い端部では、第二導電型
不純物の拡散が抑えられる。したがって、該局所酸化膜
の形成が終了し、該局所酸化膜の直下が第一導電型領域
に成り終えた時点においても、該局所酸化膜の端部の傾
斜下部には、第二導電型不純物が残存し、低濃度の極め
て微小な第二導電領域を形成することができる。
以上より、本発明による製造方法によれば、極めて微
小な第二導電型領域を、第一導電型領域内の該局所酸化
膜の端部の傾斜下部に形成することができる。
小な第二導電型領域を、第一導電型領域内の該局所酸化
膜の端部の傾斜下部に形成することができる。
また、本発明によれば、各導電型領域を形成するのに
実施するマスク工程、イオン注入工程、素子分離用局所
酸化膜の形成工程は、半導体装置の他の素子分離領域を
形成する工程と同一工程として実施することができるた
め、別工程を追加する必要がなく、また微小化のための
特殊な技術を必要とすることのない製造方法である。
実施するマスク工程、イオン注入工程、素子分離用局所
酸化膜の形成工程は、半導体装置の他の素子分離領域を
形成する工程と同一工程として実施することができるた
め、別工程を追加する必要がなく、また微小化のための
特殊な技術を必要とすることのない製造方法である。
第１図は本発明によるフォトダイオードを用いた光セ
ンサアレイ構造を示す一実施例である。第２図は、本発
明のフォトダイオード構造の製造方法を示す工程切断図
である。
ンサアレイ構造を示す一実施例である。第２図は、本発
明のフォトダイオード構造の製造方法を示す工程切断図
である。
まず、第１図を説明する。第１図（ａ）は本発明のフ
ォトダイオードを用いた光センサアレイ構造の平面図で
ある。第１図（ｂ）は同図（ａ）をAA′線に沿って切っ
た切断図、第１図（ｃ）は同図（ｂ）の低濃度第二導電
型領域11の近傍を拡大した図である。８は高濃度第一導
電型領域、９は低濃度第一導電型層、10は素子分離用シ
リコン酸化膜、11は低濃度第二導電型領域、12はフォト
ダイオードに逆バイアスを印加したときに生じる空乏層
領域である。低濃度第一導電型層９はｎ型シリコン基板
である。分離島として形成される素子分離用シリコン酸
化膜予定領域にｐ型不純物をイオン注入した後、熱酸化
により、素子分離用シリコン酸化膜10を形成する。第１
図に示す実施例においては、素子分離用シリコン酸化膜
の端部の傾斜下部に、水平方向の幅が0.5μｍ以下の極
めて微小な低濃度第二導電型領域11が、素子分離用シリ
コン酸化膜10に沿ってリング状に形成されている。続い
て、高濃度のｎ型不純物を拡散し、高濃度第一導電型領
域８を形成する。
ォトダイオードを用いた光センサアレイ構造の平面図で
ある。第１図（ｂ）は同図（ａ）をAA′線に沿って切っ
た切断図、第１図（ｃ）は同図（ｂ）の低濃度第二導電
型領域11の近傍を拡大した図である。８は高濃度第一導
電型領域、９は低濃度第一導電型層、10は素子分離用シ
リコン酸化膜、11は低濃度第二導電型領域、12はフォト
ダイオードに逆バイアスを印加したときに生じる空乏層
領域である。低濃度第一導電型層９はｎ型シリコン基板
である。分離島として形成される素子分離用シリコン酸
化膜予定領域にｐ型不純物をイオン注入した後、熱酸化
により、素子分離用シリコン酸化膜10を形成する。第１
図に示す実施例においては、素子分離用シリコン酸化膜
の端部の傾斜下部に、水平方向の幅が0.5μｍ以下の極
めて微小な低濃度第二導電型領域11が、素子分離用シリ
コン酸化膜10に沿ってリング状に形成されている。続い
て、高濃度のｎ型不純物を拡散し、高濃度第一導電型領
域８を形成する。
本実施例において、接合容量は低濃度第二導電型領域
11と低濃度第一導電型層９との接合面積に比例するの
で、第３図の従来のフォトダイオードの第二導電型領域
13と低濃度第一導電型層９及び高濃度第一導電型領域８
の接合面積と比較して減少した分、接合容量は低減す
る。また、低濃度第一導電型層９内の素子分離用シリコ
ン酸化膜10の端部の傾斜下部に隣接して低濃度第二導電
型領域11が形成されるため、低濃度第二導電型領域11の
規模を縮小しても、低濃度第一導電型層９が受光部を形
成しているため、受光面積が減少することはない。以上
より、本実施例に示すフォトダイオードを備えた半導体
装置の光センサ感度は向上する。
11と低濃度第一導電型層９との接合面積に比例するの
で、第３図の従来のフォトダイオードの第二導電型領域
13と低濃度第一導電型層９及び高濃度第一導電型領域８
の接合面積と比較して減少した分、接合容量は低減す
る。また、低濃度第一導電型層９内の素子分離用シリコ
ン酸化膜10の端部の傾斜下部に隣接して低濃度第二導電
型領域11が形成されるため、低濃度第二導電型領域11の
規模を縮小しても、低濃度第一導電型層９が受光部を形
成しているため、受光面積が減少することはない。以上
より、本実施例に示すフォトダイオードを備えた半導体
装置の光センサ感度は向上する。
また、低濃度第二導電型領域11が、素子分離用シリコ
ン酸化膜10に沿ってリング状に形成されているので、低
濃度第一導電型層９内で発生したキャリヤが他の領域に
拡散し、リークすることを防止す効果を有している。
ン酸化膜10に沿ってリング状に形成されているので、低
濃度第一導電型層９内で発生したキャリヤが他の領域に
拡散し、リークすることを防止す効果を有している。
次に、第２図（ａ）〜（ｄ）を説明する。１はｎ型シ
リコン基板、２は熱酸化膜、３はシリコン窒化膜、４は
フォトレジスト、５はイオン注入層、６は素子分離用シ
リコン酸化膜、７は低濃度ｐ型領域、12はフォトダイオ
ードに逆バイアスを印加したときに生ずる空乏層領域で
ある。第２図（ａ）に示すように、リン濃度２×1015/c
m3のｎ型シリコン基板１上に、後工程の窒化膜形成によ
るシリコン窒化膜３とｎ型シリコン基板１との応力緩和
を目的にパッド酸化膜として、400Åの熱酸化膜２を、
さらにその上にCVD技術を用いて1000Åのシリコン窒化
膜３を形成する。公知のフォトエッチング技術を用いて
素子分離用シリコン酸化膜形成予定領域のみシリコン窒
化膜３を除去する。このときフォトエッチングに用いた
フォトレジスト４は残しておく。次に第２図（ｂ）に示
すように、素子分離のためのイオン注入を、例えばBF2 +
を１×1013/cm2,70kgVの条件で行うと、前述の熱酸化膜
２を通してイオンが注入され、平均濃度が約８×1017/c
m3のイオン注入層５が形成される。このボロン濃度はｎ
型シリコン基板１のリン濃度の400倍となる。この状態
で熱酸化を行い、第２図（ｃ）および同図（ｄ）に示す
ように、厚さ8600Åの素子分離用シリコン酸化膜６を形
成すると、素子分離用シリコン酸化膜６の直下のシリコ
ン基板１内では、先にイオン注入されたボロンが素子分
離用シリコン酸化膜６中で大量に拡散し、ｎ型となる
が、素子分離用シリコン酸化膜６は横方向に張り出して
成長するため、素子分離用シリコン酸化膜６は傾斜をも
った端部を有する形状となる。この傾斜ももった端部で
は膜厚が薄い状態となっているため、素子分離用シリコ
ン酸化膜中へのボロンの拡散量が抑えられ、素子分離用
シリコン酸化膜６の形成工程が終了した段階では、素子
分離用シリコン酸化膜６の端部の傾斜下部とｎ型シリコ
ン基板１が接している領域には、ボロンが残存し、結果
的には素子分離用シリコン酸化膜６の端部の傾斜下部に
隣接して、微小な、低濃度ｐ型領域７が形成される。低
濃度ｐ型領域７の水平方向の幅は0.5μｍ以下であるの
で、低濃度ｐ型領域７とｎ型シリコン基板１で形成され
るpn接合面で生じる空乏層領域12は微小なものとなる。
リコン基板、２は熱酸化膜、３はシリコン窒化膜、４は
フォトレジスト、５はイオン注入層、６は素子分離用シ
リコン酸化膜、７は低濃度ｐ型領域、12はフォトダイオ
ードに逆バイアスを印加したときに生ずる空乏層領域で
ある。第２図（ａ）に示すように、リン濃度２×1015/c
m3のｎ型シリコン基板１上に、後工程の窒化膜形成によ
るシリコン窒化膜３とｎ型シリコン基板１との応力緩和
を目的にパッド酸化膜として、400Åの熱酸化膜２を、
さらにその上にCVD技術を用いて1000Åのシリコン窒化
膜３を形成する。公知のフォトエッチング技術を用いて
素子分離用シリコン酸化膜形成予定領域のみシリコン窒
化膜３を除去する。このときフォトエッチングに用いた
フォトレジスト４は残しておく。次に第２図（ｂ）に示
すように、素子分離のためのイオン注入を、例えばBF2 +
を１×1013/cm2,70kgVの条件で行うと、前述の熱酸化膜
２を通してイオンが注入され、平均濃度が約８×1017/c
m3のイオン注入層５が形成される。このボロン濃度はｎ
型シリコン基板１のリン濃度の400倍となる。この状態
で熱酸化を行い、第２図（ｃ）および同図（ｄ）に示す
ように、厚さ8600Åの素子分離用シリコン酸化膜６を形
成すると、素子分離用シリコン酸化膜６の直下のシリコ
ン基板１内では、先にイオン注入されたボロンが素子分
離用シリコン酸化膜６中で大量に拡散し、ｎ型となる
が、素子分離用シリコン酸化膜６は横方向に張り出して
成長するため、素子分離用シリコン酸化膜６は傾斜をも
った端部を有する形状となる。この傾斜ももった端部で
は膜厚が薄い状態となっているため、素子分離用シリコ
ン酸化膜中へのボロンの拡散量が抑えられ、素子分離用
シリコン酸化膜６の形成工程が終了した段階では、素子
分離用シリコン酸化膜６の端部の傾斜下部とｎ型シリコ
ン基板１が接している領域には、ボロンが残存し、結果
的には素子分離用シリコン酸化膜６の端部の傾斜下部に
隣接して、微小な、低濃度ｐ型領域７が形成される。低
濃度ｐ型領域７の水平方向の幅は0.5μｍ以下であるの
で、低濃度ｐ型領域７とｎ型シリコン基板１で形成され
るpn接合面で生じる空乏層領域12は微小なものとなる。
また、本発明によれば、各導電型領域を形成するのに
実施するマスク工程、イオン注入工程、素子分離用局所
酸化膜の形成工程は、同一基板上に他の素子分離領域を
形成する工程と同一工程として実施することができる。
特に、第１図のリング構造の低濃度第二導電型領域11の
ように、同一基板上の他の素子部と異なる濃度の導電型
領域を形成する場合においても、より高濃度のイオン注
入工程と素子分離用シリコン酸化膜形成工程より形成で
きることより、CMOS製造プロセスにおいて行われている
より高濃度のイオン注入工程と併用でき、別工程を追加
する必要がない。さらに、低濃度ｐ型領域７の水平方向
の幅は0.5μｍ以下と非常に小さく、この幅をフォトリ
ソグラフィ工程で形成するには、高度な技術を必要とし
ており、現在のところ、工業的、実用的には困難であ
る。
実施するマスク工程、イオン注入工程、素子分離用局所
酸化膜の形成工程は、同一基板上に他の素子分離領域を
形成する工程と同一工程として実施することができる。
特に、第１図のリング構造の低濃度第二導電型領域11の
ように、同一基板上の他の素子部と異なる濃度の導電型
領域を形成する場合においても、より高濃度のイオン注
入工程と素子分離用シリコン酸化膜形成工程より形成で
きることより、CMOS製造プロセスにおいて行われている
より高濃度のイオン注入工程と併用でき、別工程を追加
する必要がない。さらに、低濃度ｐ型領域７の水平方向
の幅は0.5μｍ以下と非常に小さく、この幅をフォトリ
ソグラフィ工程で形成するには、高度な技術を必要とし
ており、現在のところ、工業的、実用的には困難であ
る。
以上説明したように、本発明は、第一導電型領域と第
一導電型領域内で素子分離用局所酸化膜の端部の傾斜下
部に隣接して形成された第二導電型領域とがpn接合を構
成していることに特徴を有しているので、以下の効果を
有する。
一導電型領域内で素子分離用局所酸化膜の端部の傾斜下
部に隣接して形成された第二導電型領域とがpn接合を構
成していることに特徴を有しているので、以下の効果を
有する。
第一導電型領域内の素子分離用局所酸化膜の端部の傾
斜下部に隣接して形成された低濃度の第二導電型領域
と、第一導電型領域とで構成されるpn接合面積が、極め
て微小であり、また、第一導電型領域がそのまま受光部
となってることから、受光面積は減少しないので、光電
流を低減することなく、接合容量のみを低減することが
できる。したがって、フォトダイオードを備えた半導体
装置の光センサ感度が向上する。
斜下部に隣接して形成された低濃度の第二導電型領域
と、第一導電型領域とで構成されるpn接合面積が、極め
て微小であり、また、第一導電型領域がそのまま受光部
となってることから、受光面積は減少しないので、光電
流を低減することなく、接合容量のみを低減することが
できる。したがって、フォトダイオードを備えた半導体
装置の光センサ感度が向上する。
素子分離用局所酸化膜に沿ってリング状の第二導電型
領域が形成され、受光部の第一導電型領域を囲っている
ので、入射した光により第一導電型領域内で発生したキ
ャリヤは、他の領域に拡散してリークするのを防止する
ことができる。
領域が形成され、受光部の第一導電型領域を囲っている
ので、入射した光により第一導電型領域内で発生したキ
ャリヤは、他の領域に拡散してリークするのを防止する
ことができる。
また、本発明に係わる製造方法によれば、イオン注入
した第二導電型不純物が、局所酸化膜の形成工程中に拡
散し、その拡散の第二導電型不純物の残存により、微小
な第二導電型領域を形成するので、微小化のための高度
な技術を必要とせずに、感度の高いフォトダイオードを
備えた半導体装置を製造できる。
した第二導電型不純物が、局所酸化膜の形成工程中に拡
散し、その拡散の第二導電型不純物の残存により、微小
な第二導電型領域を形成するので、微小化のための高度
な技術を必要とせずに、感度の高いフォトダイオードを
備えた半導体装置を製造できる。
マスク工程、イオン注入工程、素子分離用局所酸化膜
の形成工程が用いられるが、それらは同一基板上の他の
素子分離領域を製造する工程と同時並列的に遂行させる
ことができる。特に、低濃度の第二導電型領域のよう
に、同一基板上の他の素子部と異なる濃度の導電型領域
を形成する場合においても、より高濃度のイオン注入工
程と素子分離用シリコン酸化膜形成工程より形成できる
ので、CMOS製造プロセスにおいて行われているより高濃
度のイオン注入工程と併用でき、別工程を追加する必要
がない。
の形成工程が用いられるが、それらは同一基板上の他の
素子分離領域を製造する工程と同時並列的に遂行させる
ことができる。特に、低濃度の第二導電型領域のよう
に、同一基板上の他の素子部と異なる濃度の導電型領域
を形成する場合においても、より高濃度のイオン注入工
程と素子分離用シリコン酸化膜形成工程より形成できる
ので、CMOS製造プロセスにおいて行われているより高濃
度のイオン注入工程と併用でき、別工程を追加する必要
がない。
第１図（ａ）は本発明によるフォトダイオード構造の一
実施例を示す平面図、第１図（ｂ）は同図（ａ）におい
て、AA′線に沿って切った切断図、第１図（ｃ）は同図
（ｂ）の低濃度第二導電型領域11近傍を拡大した図であ
る。 第２図（ａ）〜（ｄ）は本発明のフォトダイオード構造
の製造方法を示す工程切断図である。 第３図（ａ）は従来のフォトダイオード構造を示す平面
図、第３図（ｂ）は同図（ａ）において、AA′線に沿っ
て切った切断図、第３図（ｃ）は同図（ｂ）の第二導電
型領域13近傍を拡大した図である。 第４図（ａ）は電荷蓄積型光センサの光量検出回路の一
例を示す回路図、第４図（ｂ）は同回路のタイミングチ
ャートである。 第５図（ａ）は電荷蓄積型光センサの光量検出回路の別
の例を示す回路図、第５図（ｂ）は同回路のタイミング
チャートである。 第６図（ａ）は別の従来のフォトダイオード構造を示す
平面図、第６図（ｂ）は同図（ａ）においてAA′線に沿
って切った切断図、第６図（ｃ）は同図（ｂ）の第二導
電型領域21近傍を拡大した図である。 〔符号の説明〕 １……ｎ型シリコン基板 ２……熱酸化膜 ３……シリコン窒化膜 ４……フォトレジスト ５……イオン注入層 6,10……素子分離用シリコン酸化膜 ７……低濃度ｐ型領域 ８……高濃度第一導電型領域 ９……低濃度第一導電型層 11……低濃度第二導電型領域 12,14……空乏層領域 13,21……第二導電型領域 15……フォトダイオード 16……トランジスタ 17……負荷抵抗 18……フォトダイオードの接合容量 19……回路の寄生容量 20……コンパレータ。
実施例を示す平面図、第１図（ｂ）は同図（ａ）におい
て、AA′線に沿って切った切断図、第１図（ｃ）は同図
（ｂ）の低濃度第二導電型領域11近傍を拡大した図であ
る。 第２図（ａ）〜（ｄ）は本発明のフォトダイオード構造
の製造方法を示す工程切断図である。 第３図（ａ）は従来のフォトダイオード構造を示す平面
図、第３図（ｂ）は同図（ａ）において、AA′線に沿っ
て切った切断図、第３図（ｃ）は同図（ｂ）の第二導電
型領域13近傍を拡大した図である。 第４図（ａ）は電荷蓄積型光センサの光量検出回路の一
例を示す回路図、第４図（ｂ）は同回路のタイミングチ
ャートである。 第５図（ａ）は電荷蓄積型光センサの光量検出回路の別
の例を示す回路図、第５図（ｂ）は同回路のタイミング
チャートである。 第６図（ａ）は別の従来のフォトダイオード構造を示す
平面図、第６図（ｂ）は同図（ａ）においてAA′線に沿
って切った切断図、第６図（ｃ）は同図（ｂ）の第二導
電型領域21近傍を拡大した図である。 〔符号の説明〕 １……ｎ型シリコン基板 ２……熱酸化膜 ３……シリコン窒化膜 ４……フォトレジスト ５……イオン注入層 6,10……素子分離用シリコン酸化膜 ７……低濃度ｐ型領域 ８……高濃度第一導電型領域 ９……低濃度第一導電型層 11……低濃度第二導電型領域 12,14……空乏層領域 13,21……第二導電型領域 15……フォトダイオード 16……トランジスタ 17……負荷抵抗 18……フォトダイオードの接合容量 19……回路の寄生容量 20……コンパレータ。
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 31/10 H01L 27/14 H01L 21/76
Claims (4)
- 【請求項１】第一導電型領域と第一導電型領域内で素子
分離用局所酸化膜の端部の傾斜下部に隣接して形成され
た第二導電型領域とがpn接合を形成していることを特徴
とするフォトダイオードを備えた半導体装置。 - 【請求項２】請求項第１項において、前記第二導電型領
域が前記素子分離用局所酸化膜に沿ってリング状に形成
されていることを特徴とするフォトダイオードを備えた
半導体装置。 - 【請求項３】第一導電型層表面の素子分離用局所酸化膜
形成予定領域を除く領域をマスクする工程と、該形成予
定領域に第二導電型不純物をイオン注入する工程と、熱
処理により素子分離用局所酸化膜を形成する工程とを有
することを特徴とするフォトダイオードを備えた半導体
装置の製造方法。 - 【請求項４】請求項第３項記載において、前記第一導電
型層がｎ型で、イオン注入すべき不純物がｐ型でその導
入量を、前記第一導電型層内の不純物濃度の200倍以上
で500倍以下の平均濃度とすることを特徴とするフォト
ダイオードを備えた半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4116694A DE4116694C2 (de) | 1990-05-31 | 1991-05-22 | Mit einer Fotodiode versehene Halbleitervorrichtung und Verfahren zu ihrer Herstellung |
| US07/704,052 US5243215A (en) | 1990-05-31 | 1991-05-22 | Semiconductor photodiode device with reduced junction area |
| US08/065,567 US5338691A (en) | 1990-05-31 | 1993-05-21 | Method of making a photodiode with reduced junction area |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14233690 | 1990-05-31 | ||
| JP2-142336 | 1990-05-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04118976A JPH04118976A (ja) | 1992-04-20 |
| JP2792219B2 true JP2792219B2 (ja) | 1998-09-03 |
Family
ID=15312991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2253164A Expired - Fee Related JP2792219B2 (ja) | 1990-05-31 | 1990-09-20 | フォトダイオードを備えた半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2792219B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117334775A (zh) * | 2023-10-09 | 2024-01-02 | 江苏致芯微电子技术有限公司 | 一种光纤接收电路的高传输速率的光电二极管及工艺方法 |
-
1990
- 1990-09-20 JP JP2253164A patent/JP2792219B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04118976A (ja) | 1992-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5338691A (en) | Method of making a photodiode with reduced junction area | |
| TWI451564B (zh) | 具有二磊晶層之影像感測器及其製造方法 | |
| US20060008933A1 (en) | Method for producing an integrated pin diode and corresponding circuit | |
| EP2920823A1 (en) | Cmos multi-pinned (mp) pixel | |
| JPH05267695A (ja) | 赤外線撮像装置 | |
| JP2792219B2 (ja) | フォトダイオードを備えた半導体装置及びその製造方法 | |
| JPS5854671A (ja) | 固体撮像素子 | |
| JPH0230183A (ja) | 固体撮像素子 | |
| JPH02278874A (ja) | 固体撮像素子及びその製造方法 | |
| JPH03261172A (ja) | 固体撮像素子 | |
| JPH0438872A (ja) | 固体撮像素子 | |
| JP3919378B2 (ja) | 受光素子及びそれを用いた光電変換装置 | |
| KR20030058291A (ko) | 이미지센서 및 그 제조 방법 | |
| KR100766675B1 (ko) | 암신호 감소를 위한 이미지센서 제조 방법 | |
| JPS6018957A (ja) | 固体撮像素子 | |
| JPH0436582B2 (ja) | ||
| KR0140634B1 (ko) | 고체촬상소자의 제조방법 | |
| JPS60115260A (ja) | 固体撮像装置とその使用方法 | |
| JPH0685233A (ja) | 固体撮像装置の製造方法 | |
| JP2768452B2 (ja) | 固体撮像装置の製造方法 | |
| KR900005127B1 (ko) | 저감도용 실리콘 포토 다이오우드 | |
| KR100672736B1 (ko) | 씨모스 이미지 센서의 포토 다이오드 | |
| JPH02306661A (ja) | 固体撮像装置 | |
| JPH06296004A (ja) | 固体撮像素子 | |
| JPH07114267B2 (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080619 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080619 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |