JP2774829B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2774829B2 JP2774829B2 JP1219130A JP21913089A JP2774829B2 JP 2774829 B2 JP2774829 B2 JP 2774829B2 JP 1219130 A JP1219130 A JP 1219130A JP 21913089 A JP21913089 A JP 21913089A JP 2774829 B2 JP2774829 B2 JP 2774829B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- layer
- type
- semiconductor wafer
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Thyristors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、サイリスタなどの半導体装置の製造方法に
関する。
関する。
半導体ウェーハへのトライアックやショックレーダイ
オードなどのサイリスタの形成は、一般に第５図乃至第
８図に示す工程で行われている。
オードなどのサイリスタの形成は、一般に第５図乃至第
８図に示す工程で行われている。
まず、第５図に示すようなＮ型の半導体ウェーハ
（１）を用意し、この半導体ウェーハ（１）の表裏面の
対向部分よりＰ型不純物を選択拡散（アイソレーション
拡散）して第６図に示す絶縁層（２）を形成する。次
に、第７図に示すように、半導体ウェーハ（１）の表面
の絶縁層（２）で囲まれる部分にＰ型不純物を選択拡散
してＰ型半導体層（３）を形成し、同時に半導体ウェー
ハ（１）の裏面よりＰ型不純物を全面拡散してＰ型半導
体層（４）を形成する。次に、第８図に示すように、上
記２つのＰ型半導体層（３）（４）のそれぞれにＮ型不
純物を選択拡散してＮ型半導体層（５）（６）を形成す
ればNPNPN型のトライアックが形成される。また、この
段階でＮ型半導体層（５）（６）の一方のみを形成すれ
ば、絶縁層（２）で絶縁されたショックレーダイオード
が形成される。
（１）を用意し、この半導体ウェーハ（１）の表裏面の
対向部分よりＰ型不純物を選択拡散（アイソレーション
拡散）して第６図に示す絶縁層（２）を形成する。次
に、第７図に示すように、半導体ウェーハ（１）の表面
の絶縁層（２）で囲まれる部分にＰ型不純物を選択拡散
してＰ型半導体層（３）を形成し、同時に半導体ウェー
ハ（１）の裏面よりＰ型不純物を全面拡散してＰ型半導
体層（４）を形成する。次に、第８図に示すように、上
記２つのＰ型半導体層（３）（４）のそれぞれにＮ型不
純物を選択拡散してＮ型半導体層（５）（６）を形成す
ればNPNPN型のトライアックが形成される。また、この
段階でＮ型半導体層（５）（６）の一方のみを形成すれ
ば、絶縁層（２）で絶縁されたショックレーダイオード
が形成される。
ところで、半導体ウェーハは、１枚からより多くの半
導体ペレットを得る等の目的で益々大口径化される傾向
にあり、最近は口径が８インチを超えるものがある。こ
のような大口径の半導体ウェーハは板厚を大きくしない
と反りや割れが発生するので、大口径化に伴って板厚も
益々増大される傾向にあり、そのため、上記半導体ウェ
ーハ（１）を使ったサイリスタ等の製造方法には、次な
る問題が生じていた。
導体ペレットを得る等の目的で益々大口径化される傾向
にあり、最近は口径が８インチを超えるものがある。こ
のような大口径の半導体ウェーハは板厚を大きくしない
と反りや割れが発生するので、大口径化に伴って板厚も
益々増大される傾向にあり、そのため、上記半導体ウェ
ーハ（１）を使ったサイリスタ等の製造方法には、次な
る問題が生じていた。
すなわち、半導体ウェーハ（１）の板厚Ｈが大きくな
る程、その表裏面から不純物を選択拡散する深さが増し
て絶縁層（２）を形成するための拡散時間が長くなり、
しかも、この長時間拡散のために絶縁層（２）の幅W1が
増大する。絶縁層（２）は半導体ウェーハ（１）を複数
の半導体ペレットに分離隔絶するもので、半導体ウェー
ハ（１）が大口径化して絶縁層（２）の幅W1が大きくな
る程に、半導体ウェーハ（１）の単位面積当りの半導体
ペレット数が少なくなる不具合があった。
る程、その表裏面から不純物を選択拡散する深さが増し
て絶縁層（２）を形成するための拡散時間が長くなり、
しかも、この長時間拡散のために絶縁層（２）の幅W1が
増大する。絶縁層（２）は半導体ウェーハ（１）を複数
の半導体ペレットに分離隔絶するもので、半導体ウェー
ハ（１）が大口径化して絶縁層（２）の幅W1が大きくな
る程に、半導体ウェーハ（１）の単位面積当りの半導体
ペレット数が少なくなる不具合があった。
本発明はかかる問題点に鑑みてなされたもので、大口
径の半導体ウェーハにアイソレーション拡散で絶縁層
を、小口径の半導体ウェーハと同程度の幅で形成し得る
半導体装置の製造方法を提供することを目的とする。
径の半導体ウェーハにアイソレーション拡散で絶縁層
を、小口径の半導体ウェーハと同程度の幅で形成し得る
半導体装置の製造方法を提供することを目的とする。
上記目的を達成するため、本発明は、大口径化に伴う
板厚の大きい半導体ウェーハへの半導体装置の製造方法
において、半導体ウェーハが大口径化に伴う板厚の増加
分を略吸収する一導電型の中間半導体層とその表裏に形
成され大口径化に伴う板厚の増加に対し略一定厚さの反
対導電型の表半導体層及び裏半導体層から成る三層構造
を有し、表半導体層及び裏半導体層の対向部分に、一導
電型不純物を中間半導体層に達する深さまで選択拡散し
て絶縁層を形成する工程を含むことを特徴とする。
板厚の大きい半導体ウェーハへの半導体装置の製造方法
において、半導体ウェーハが大口径化に伴う板厚の増加
分を略吸収する一導電型の中間半導体層とその表裏に形
成され大口径化に伴う板厚の増加に対し略一定厚さの反
対導電型の表半導体層及び裏半導体層から成る三層構造
を有し、表半導体層及び裏半導体層の対向部分に、一導
電型不純物を中間半導体層に達する深さまで選択拡散し
て絶縁層を形成する工程を含むことを特徴とする。
三層構造の半導体ウェーハが大口径で板厚大のもので
あっても、その表半導体層と裏半導体層の厚さは半導体
ウェーハの板厚の1/3程度であり、従って、この表・裏
半導体層に反対導電型の不純物を中間半導体層に達する
深さまで選択拡散して形成される絶縁層の拡散時間の短
縮化が可能となり、この時間短縮で絶縁層の幅が小さく
できる。
あっても、その表半導体層と裏半導体層の厚さは半導体
ウェーハの板厚の1/3程度であり、従って、この表・裏
半導体層に反対導電型の不純物を中間半導体層に達する
深さまで選択拡散して形成される絶縁層の拡散時間の短
縮化が可能となり、この時間短縮で絶縁層の幅が小さく
できる。
以下、本発明の具体的実施例を第１図乃至第４図に基
づき説明する。
づき説明する。
同図は本発明方法でショックレーダイオード及びトラ
イアックを製造する過程を示すもので、まず、第１図に
示す半導体ウェーハ（10）を用意する。この半導体ウェ
ーハ（10）はＰ型の中間半導体層（11）とその表裏に形
成されたＮ型の表半導体層（12）及び裏半導体層（13）
から成る三層構造のもので、これは図示しないが、１枚
のＰ型半導体サブストレートの表裏面よりそれぞれに1/
3程度の深さでＮ型不純物を全面拡散して形成するか、
或は、Ｐ型半導体サブストレートの表裏面にＮ型エピタ
キシャル成長層を形成するかして製造すればよい。
イアックを製造する過程を示すもので、まず、第１図に
示す半導体ウェーハ（10）を用意する。この半導体ウェ
ーハ（10）はＰ型の中間半導体層（11）とその表裏に形
成されたＮ型の表半導体層（12）及び裏半導体層（13）
から成る三層構造のもので、これは図示しないが、１枚
のＰ型半導体サブストレートの表裏面よりそれぞれに1/
3程度の深さでＮ型不純物を全面拡散して形成するか、
或は、Ｐ型半導体サブストレートの表裏面にＮ型エピタ
キシャル成長層を形成するかして製造すればよい。
次に、第２図に示すように、半導体ウェーハ（10）の
表半導体層（12）と裏半導体層（13）の対向部分にＰ型
不純物を中間半導体層（11）に達する深さまで選択拡散
して、表半導体層（12）に表絶縁層（14）を、裏半導体
層（13）に裏絶縁層（15）を形成する。この段階で表絶
縁層（14）と裏絶縁層（15）と同一導電型の中間半導体
層（11）で半導体ウェーハ（10）の表から裏に達する絶
縁層（16）が形成される。いま半導体ウェーハ（10）の
厚さを第５図の半導体ウェーハ（１）の厚さと同じとす
ると、上記絶縁層（16）の拡散時間は半導体ウェーハ
（10）の略1/3の厚さまでＰ型不純物が拡散される時間
に相当し、第５図の半導体ウェーハ（１）の略1/2の厚
さまでＰ型不純物を拡散して形成される絶縁層（２）の
拡散時間に比べて大幅に短縮されることが分る。かつ、
この時間短縮の分だけ絶縁層（16）の幅W2は、第６図の
絶縁層（２）の幅W1より一段と小さくできる。
表半導体層（12）と裏半導体層（13）の対向部分にＰ型
不純物を中間半導体層（11）に達する深さまで選択拡散
して、表半導体層（12）に表絶縁層（14）を、裏半導体
層（13）に裏絶縁層（15）を形成する。この段階で表絶
縁層（14）と裏絶縁層（15）と同一導電型の中間半導体
層（11）で半導体ウェーハ（10）の表から裏に達する絶
縁層（16）が形成される。いま半導体ウェーハ（10）の
厚さを第５図の半導体ウェーハ（１）の厚さと同じとす
ると、上記絶縁層（16）の拡散時間は半導体ウェーハ
（10）の略1/3の厚さまでＰ型不純物が拡散される時間
に相当し、第５図の半導体ウェーハ（１）の略1/2の厚
さまでＰ型不純物を拡散して形成される絶縁層（２）の
拡散時間に比べて大幅に短縮されることが分る。かつ、
この時間短縮の分だけ絶縁層（16）の幅W2は、第６図の
絶縁層（２）の幅W1より一段と小さくできる。
絶縁層（16）を形成した後、例えば第３図に示すよう
に、表半導体層（12）の表絶縁層（14）で囲まれる部分
にＰ型不純物を選択拡散してＰ型半導体層（17）を形成
すればPNPN型のショックレーダイオードが形成される。
さらに、第４図に示すように、上述Ｐ型半導体層（17）
にＮ型不純物を選択拡散してＮ型半導体層（18）を形成
すればNPNPN型のトライアックが形成される。
に、表半導体層（12）の表絶縁層（14）で囲まれる部分
にＰ型不純物を選択拡散してＰ型半導体層（17）を形成
すればPNPN型のショックレーダイオードが形成される。
さらに、第４図に示すように、上述Ｐ型半導体層（17）
にＮ型不純物を選択拡散してＮ型半導体層（18）を形成
すればNPNPN型のトライアックが形成される。
尚、本発明は上記実施例に限らず、半導体装置の種類
によっては上記したＰ型をＮ型に、Ｎ型をＰ型に置き替
えた製造方法であってもよい。
によっては上記したＰ型をＮ型に、Ｎ型をＰ型に置き替
えた製造方法であってもよい。
以上のように、本発明は三層構造の半導体ウェーハの
表半導体層と裏半導体層に中間半導体層に達する深さま
でアイソレーション拡散して絶縁層を形成したので、絶
縁層の拡散時間が短縮され、この時間短縮効果は大口径
の半導体ウェーハにおいて著しく、半導体ウェーハの大
口径化、半導体ペレットの量産化を容易にする。また、
アイソレーション拡散による絶縁層の拡散時間の短縮で
絶縁層の幅の縮小化が可能となり、半導体ウェーハの単
位面積当たりの半導体ペレット数の増大化が図れる。
表半導体層と裏半導体層に中間半導体層に達する深さま
でアイソレーション拡散して絶縁層を形成したので、絶
縁層の拡散時間が短縮され、この時間短縮効果は大口径
の半導体ウェーハにおいて著しく、半導体ウェーハの大
口径化、半導体ペレットの量産化を容易にする。また、
アイソレーション拡散による絶縁層の拡散時間の短縮で
絶縁層の幅の縮小化が可能となり、半導体ウェーハの単
位面積当たりの半導体ペレット数の増大化が図れる。
第１図乃至第４図は本発明製造方法を説明するための半
導体ウェーハの製造工程別の部分断面図である。 第５図乃至第８図は従来の半導体装置製造方法を説明す
るための半導体ウェーハの製造工程別の部分断面図であ
る。 （10）……半導体ウェーハ、（11）……中間半導体層、
（12）……表半導体層、（13）……裏半導体層、（1
4）、（15）、（16）……絶縁層。
導体ウェーハの製造工程別の部分断面図である。 第５図乃至第８図は従来の半導体装置製造方法を説明す
るための半導体ウェーハの製造工程別の部分断面図であ
る。 （10）……半導体ウェーハ、（11）……中間半導体層、
（12）……表半導体層、（13）……裏半導体層、（1
4）、（15）、（16）……絶縁層。
Claims (1)
- 【請求項１】大口径化に伴う板厚の大きい半導体ウェー
ハへの半導体装置の製造方法において、前記半導体ウェ
ーハが前記大口径化に伴う板厚の増加分を略吸収する一
導電型の中間半導体層とその表裏に形成され前記大口径
化に伴う板厚の増加に対し略一定厚さの反対導電型の表
半導体層及び裏半導体層から成る三層構造を有し、前記
表半導体層及び裏半導体層の対向部分に、一導電型不純
物を前記中間半導体層に達する深さまで選択拡散して絶
縁層を形成する工程を含むことを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1219130A JP2774829B2 (ja) | 1989-08-25 | 1989-08-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1219130A JP2774829B2 (ja) | 1989-08-25 | 1989-08-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0382160A JPH0382160A (ja) | 1991-04-08 |
| JP2774829B2 true JP2774829B2 (ja) | 1998-07-09 |
Family
ID=16730711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1219130A Expired - Lifetime JP2774829B2 (ja) | 1989-08-25 | 1989-08-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2774829B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60106117A (ja) * | 1983-11-14 | 1985-06-11 | 株式会社村田製作所 | 積層型電子部品 |
| JPS61260515A (ja) * | 1985-05-14 | 1986-11-18 | 日本高圧電気株式会社 | 高圧負荷開閉器の消弧用サイリスタ |
-
1989
- 1989-08-25 JP JP1219130A patent/JP2774829B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0382160A (ja) | 1991-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4379726A (en) | Method of manufacturing semiconductor device utilizing outdiffusion and epitaxial deposition | |
| KR910001937A (ko) | 고 전압용 ic제조방법 | |
| EP0715769B1 (en) | Self-aligned cmos process | |
| TW200308092A (en) | MOSFET device having geometry that permits frequent body contact | |
| WO2005065089A3 (en) | Method of manufacturing a semiconductor component, and semiconductor component formed thereby | |
| US4404048A (en) | Semiconductor device manufacture | |
| JP2774829B2 (ja) | 半導体装置の製造方法 | |
| JP2002190593A (ja) | 絶縁ゲート型電界効果トランジスタ及びその製造方法 | |
| JP4887559B2 (ja) | 半導体装置の製造方法 | |
| CA1215480A (en) | Method of manufacturing a high-voltage bipolar transistor | |
| US6140205A (en) | Method of forming retrograde well in bonded waffers | |
| JP3117005B2 (ja) | サージ防護素子の製造方法 | |
| JPH02216873A (ja) | 半導体装置 | |
| KR100207454B1 (ko) | 반도체 장치의 아이솔레이션 방법 | |
| JP2729870B2 (ja) | 可変容量ダイオードとその製造方法 | |
| JPS59186368A (ja) | 半導体装置の製造方法 | |
| JPH0560667B2 (ja) | ||
| JP2520315B2 (ja) | ホト・トライアック | |
| JPS6161434A (ja) | 半導体集積回路の素子領域の製造方法 | |
| JPS6235535A (ja) | 半導体装置 | |
| JPS5910258A (ja) | 半導体装置 | |
| JPH0266974A (ja) | 半導体装置の製造方法 | |
| JPH06224290A (ja) | 半導体装置の製造方法 | |
| JPS6124828B2 (ja) | ||
| JPH0474436A (ja) | 縦形ｐｎｐトランジスタ |