JP2770625B2 - 電源回路 - Google Patents
電源回路Info
- Publication number
- JP2770625B2 JP2770625B2 JP3281408A JP28140891A JP2770625B2 JP 2770625 B2 JP2770625 B2 JP 2770625B2 JP 3281408 A JP3281408 A JP 3281408A JP 28140891 A JP28140891 A JP 28140891A JP 2770625 B2 JP2770625 B2 JP 2770625B2
- Authority
- JP
- Japan
- Prior art keywords
- output voltage
- current
- pnp transistor
- circuit
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electronic Switches (AREA)
- Direct Current Feeding And Distribution (AREA)
Description
【０００１】
【産業上の利用分野】本発明は電源回路に関し、特に出
力電圧の切り換え時に、任意の切り換わり時間を安定に
設定できる電源回路に関する。
力電圧の切り換え時に、任意の切り換わり時間を安定に
設定できる電源回路に関する。
【０００２】
【従来の技術】従来、この種の電源回路は、図２に示す
ように、出力電圧を抵抗分割し、フィードバックライン
３に出力する出力電圧検出抵抗４，出力電圧検出抵抗５
と、エミッタが出力電圧ライン２に接続され、ベースが
コントロール端子８により制御される電流積分回路７に
接続され、さらにコレクタが出力電圧検出抵抗６を介し
てフィードバックライン３に接続されるＰＮＰトランジ
スタ９を有している。
ように、出力電圧を抵抗分割し、フィードバックライン
３に出力する出力電圧検出抵抗４，出力電圧検出抵抗５
と、エミッタが出力電圧ライン２に接続され、ベースが
コントロール端子８により制御される電流積分回路７に
接続され、さらにコレクタが出力電圧検出抵抗６を介し
てフィードバックライン３に接続されるＰＮＰトランジ
スタ９を有している。
【０００３】次に動作について説明する。
【０００４】この従来の電源回路では、ＰＮＰトランジ
スタ９がオフ時には出力端子１の出力電圧は出力電圧検
出抵抗４，出力電圧検出抵抗５により設定され、ＰＮＰ
トランジスタ９がオン時には、出力電圧検出抵抗４，出
力電圧検出抵抗５，出力電圧検出抵抗６により設定され
る。さらに出力端子１の出力電圧は、コントロール端子
８により設定される電流積分回路７により、出力電圧切
り換わり時に、任意の立ち上がり，立ち下がり時間の設
定が可能であった。
スタ９がオフ時には出力端子１の出力電圧は出力電圧検
出抵抗４，出力電圧検出抵抗５により設定され、ＰＮＰ
トランジスタ９がオン時には、出力電圧検出抵抗４，出
力電圧検出抵抗５，出力電圧検出抵抗６により設定され
る。さらに出力端子１の出力電圧は、コントロール端子
８により設定される電流積分回路７により、出力電圧切
り換わり時に、任意の立ち上がり，立ち下がり時間の設
定が可能であった。
【０００５】
【発明が解決しようとする課題】この従来の電源回路で
は、出力電圧切り換わり時の立ち上がり，立ち下がり時
間は、電流積分回路７により制御される。つまり、ＰＮ
Ｐトランジスタ９のベース電流は電流積分回路７により
積分され、コレクタ電流は、積分されたベース電流の直
流電流増幅率倍される。このためＰＮＰトランジスタ９
のコレクタエミッタ電圧は電流積分回路７により設定さ
れた積分定数に従い変化し、この結果、出力電圧切り換
わり時の立ち上がり，立ち下がり時間は、設定された積
分定数に従うものとなる。しかし、この方式ではＰＮＰ
トランジスタ９のベース電流自体が微少であるため、電
流積分回路７の定数設定が困難であった。また、ＰＮＰ
トランジスタ９の直流電流増幅率のばらつきや温度変化
に多大な影響を受けるという問題点があった。
は、出力電圧切り換わり時の立ち上がり，立ち下がり時
間は、電流積分回路７により制御される。つまり、ＰＮ
Ｐトランジスタ９のベース電流は電流積分回路７により
積分され、コレクタ電流は、積分されたベース電流の直
流電流増幅率倍される。このためＰＮＰトランジスタ９
のコレクタエミッタ電圧は電流積分回路７により設定さ
れた積分定数に従い変化し、この結果、出力電圧切り換
わり時の立ち上がり，立ち下がり時間は、設定された積
分定数に従うものとなる。しかし、この方式ではＰＮＰ
トランジスタ９のベース電流自体が微少であるため、電
流積分回路７の定数設定が困難であった。また、ＰＮＰ
トランジスタ９の直流電流増幅率のばらつきや温度変化
に多大な影響を受けるという問題点があった。
【０００６】
【課題を解決するための手段】本発明の電源回路は、従
来回路の、出力電圧切り換わり時に動作させるＰＮＰト
ランジスタのベースとベース，コレクタが共通に電流積
分回路に接続され、さらにエミッタが出力電圧ラインに
接続される他のＰＮＰトランジスタを備えている。
来回路の、出力電圧切り換わり時に動作させるＰＮＰト
ランジスタのベースとベース，コレクタが共通に電流積
分回路に接続され、さらにエミッタが出力電圧ラインに
接続される他のＰＮＰトランジスタを備えている。
【０００７】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００８】図１は、本発明の一実施例の回路図であ
る。ＰＮＰトランジスタ９とＰＮＰトランジスタ１０と
は共にオフの状態を想定する。この際には、出力電圧は
出力電圧検出抵抗４，出力電圧検出抵抗５により設定さ
れる。コントロール端子８への入力信号により、出力電
圧の切り換え動作が開始される。これにより、電流積分
回路７は積分電流を生ずる動作に移行する。電流積分回
路７に生ずる積分電流は、カレントミラー接続になって
いるＰＮＰトランジスタ９のベース電流及びＰＮＰトラ
ンジスタ１０のベース，コレクタ電流を制御する。この
動作により、ＰＮＰトランジスタ９，ＰＮＰトランジス
タ１０の特性がそろっている場合には、ＰＮＰトランジ
スタ９のコレクタ電流は電流積分回路７に生ずる積分電
流と同じ値となる。従って、積分電流の変化に伴い、Ｐ
ＮＰトランジスタ９のコレクタ電流も変化し、そのコレ
クタ電流変化に出力電圧も追従していく動作となる。こ
の動作では、電圧切り換わり時の立ち上がり，立ち下が
り時間は、電流積分回路７の積分定数に支配され、ＰＮ
Ｐトランジスタ９，ＰＮＰトランジスタ１０の直流電流
増幅率のばらつきや、温度特性にはほとんど影響は受け
ない。
る。ＰＮＰトランジスタ９とＰＮＰトランジスタ１０と
は共にオフの状態を想定する。この際には、出力電圧は
出力電圧検出抵抗４，出力電圧検出抵抗５により設定さ
れる。コントロール端子８への入力信号により、出力電
圧の切り換え動作が開始される。これにより、電流積分
回路７は積分電流を生ずる動作に移行する。電流積分回
路７に生ずる積分電流は、カレントミラー接続になって
いるＰＮＰトランジスタ９のベース電流及びＰＮＰトラ
ンジスタ１０のベース，コレクタ電流を制御する。この
動作により、ＰＮＰトランジスタ９，ＰＮＰトランジス
タ１０の特性がそろっている場合には、ＰＮＰトランジ
スタ９のコレクタ電流は電流積分回路７に生ずる積分電
流と同じ値となる。従って、積分電流の変化に伴い、Ｐ
ＮＰトランジスタ９のコレクタ電流も変化し、そのコレ
クタ電流変化に出力電圧も追従していく動作となる。こ
の動作では、電圧切り換わり時の立ち上がり，立ち下が
り時間は、電流積分回路７の積分定数に支配され、ＰＮ
Ｐトランジスタ９，ＰＮＰトランジスタ１０の直流電流
増幅率のばらつきや、温度特性にはほとんど影響は受け
ない。
【０００９】図３（ａ）は、本発明の他の実施例の回路
図である。この実施例では、スイッチ１９の切り換えに
より、２種類の定電流回路１７，１８が切り換わり、コ
ンデンサ１６をリニアに充放電する。この動作によりＰ
ＮＰトランジスタ１０のコレクタには積分電流が生じ出
力電圧は積分電流に追従し変化する。図３（ｂ）に、タ
イムチャートを示す。
図である。この実施例では、スイッチ１９の切り換えに
より、２種類の定電流回路１７，１８が切り換わり、コ
ンデンサ１６をリニアに充放電する。この動作によりＰ
ＮＰトランジスタ１０のコレクタには積分電流が生じ出
力電圧は積分電流に追従し変化する。図３（ｂ）に、タ
イムチャートを示す。
【００１０】図４（ａ）は、本発明の更に他の実施例の
回路図である。この実施例では、ＣＲ時定数を利用した
簡易な電流積分回路を構成している。動作は図３の実施
例と同じなので割愛する。図４（ｂ）にタイムチャート
を示す。
回路図である。この実施例では、ＣＲ時定数を利用した
簡易な電流積分回路を構成している。動作は図３の実施
例と同じなので割愛する。図４（ｂ）にタイムチャート
を示す。
【００１１】
【発明の効果】以上説明したように本発明は、出力電圧
切り換え時に動作させるＰＮＰトランジスタをカレント
ミラー構成にすることにより、従来微少なベース電流を
制御していた困難さの回避，回路の簡略化，さらに、直
流電流増幅率のばらつきやトランジスタの温度特性に切
り換わり時立ち上がり，立ち下がり時間が影響を受け
ず、任意の立ち上がり，立ち下がり時間が簡易に安定に
設定できるという種々の効果を有する。この機能によ
り、複数の電源電圧の切り換えを必要とする最近のデジ
タルデバイスの電源として安定なものを安価に構成可能
であるという効果を有する。
切り換え時に動作させるＰＮＰトランジスタをカレント
ミラー構成にすることにより、従来微少なベース電流を
制御していた困難さの回避，回路の簡略化，さらに、直
流電流増幅率のばらつきやトランジスタの温度特性に切
り換わり時立ち上がり，立ち下がり時間が影響を受け
ず、任意の立ち上がり，立ち下がり時間が簡易に安定に
設定できるという種々の効果を有する。この機能によ
り、複数の電源電圧の切り換えを必要とする最近のデジ
タルデバイスの電源として安定なものを安価に構成可能
であるという効果を有する。
【図１】本発明の一実施例の回路図
【図２】従来例の回路図
【図３】（ａ）は本発明の他の実施例の回路図、（ｂ）
はタイムチャート
はタイムチャート
【図４】（ａ）は本発明の更に他の実施例の回路図、
（ｂ）はタイムチャート
（ｂ）はタイムチャート
１ 出力端子 ２ 出力電圧ライン ３ フィードバックライン ４，５，６ 出力電圧検出抵抗 ７ 電流積分回路 ８ コントロール端子 ９，１０ ＰＮＰトランジスタ １１ ＮＰＮトランジスタ １２ ダイオード １３，１４，１５ 抵抗 １６ コンデンサ １７，１８ 定電流回路 １９ スイッチ
Claims (1)
- 【請求項１】 出力電圧ラインの出力電圧を抵抗分割
し、フィードバックラインに出力する第１の出力電圧検
出抵抗および第２の出力電圧検出抵抗と、エミッタが前
記出力電圧ラインに接続され、コレクタが第３の出力電
圧検出抵抗を介して前記フィードバックラインに接続さ
れ、ベースがコントロール端子を有する電流積分回路に
接続される第１のＰＮＰトランジスタと、エミッタが前
記出力電圧ラインに接続され、ベース，コレクタが前記
第１のＰＮＰトランジスタと共通に前記電流積分回路に
接続される第２のＰＮＰトランジスタとを備えることを
特徴とする電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3281408A JP2770625B2 (ja) | 1991-10-28 | 1991-10-28 | 電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3281408A JP2770625B2 (ja) | 1991-10-28 | 1991-10-28 | 電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05122847A JPH05122847A (ja) | 1993-05-18 |
| JP2770625B2 true JP2770625B2 (ja) | 1998-07-02 |
Family
ID=17638738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3281408A Expired - Lifetime JP2770625B2 (ja) | 1991-10-28 | 1991-10-28 | 電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2770625B2 (ja) |
-
1991
- 1991-10-28 JP JP3281408A patent/JP2770625B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05122847A (ja) | 1993-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5420530A (en) | Voltage comparator with hysteresis | |
| US5831473A (en) | Reference voltage generating circuit capable of suppressing spurious voltage | |
| JPS6223494B2 (ja) | ||
| JPH0546571B2 (ja) | ||
| US6356061B1 (en) | Fully integrated linear regulator with darlington bipolar output stage | |
| JP2770625B2 (ja) | 電源回路 | |
| WO1999048206A2 (en) | Bicmos switch circuit | |
| EP0496449B1 (en) | Switching bridge amplifier | |
| US5099139A (en) | Voltage-current converting circuit having an output switching function | |
| EP0410764A2 (en) | Comparator circuit | |
| JP2000013161A (ja) | 可変利得増幅器 | |
| JPH0633713Y2 (ja) | アナログ・スイッチ回路 | |
| JP2548022Y2 (ja) | 安定化電源回路 | |
| JPS5816148B2 (ja) | デンアツカンノウトリガカイロ | |
| JPH0413695Y2 (ja) | ||
| JP3209181B2 (ja) | 緩オン／オフ信号発生回路 | |
| JPH0451091B2 (ja) | ||
| JP3343833B2 (ja) | 電力増幅器 | |
| JPS5834497Y2 (ja) | 過電流保護付定電圧回路 | |
| JPH0413693Y2 (ja) | ||
| JP3312640B2 (ja) | スイッチ回路 | |
| JP3365865B2 (ja) | 定電圧電源回路 | |
| JP2592990B2 (ja) | 電圧制御回路 | |
| JPS5833568B2 (ja) | 電流ミラ−回路 | |
| JPH11177404A (ja) | スイッチング制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980317 |