JPH11177404A - スイッチング制御回路 - Google Patents
スイッチング制御回路Info
- Publication number
- JPH11177404A JPH11177404A JP33700397A JP33700397A JPH11177404A JP H11177404 A JPH11177404 A JP H11177404A JP 33700397 A JP33700397 A JP 33700397A JP 33700397 A JP33700397 A JP 33700397A JP H11177404 A JPH11177404 A JP H11177404A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switch
- side switch
- gate
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 電源電圧変動による影響を受けずＭＯＳトラ
ンジスタスイッチをＯＮ抵抗が最も小さい状態で使用可
能とし、かつ温度特性の影響を最小限に抑える。 【解決手段】 基準電圧源１とオペアンプ２と帰還ゲイ
ン設定抵抗３，４とで安定化電圧を作成し、この安定化
電圧をコレクタ接地のＰＮＰトランジスタ６のベースに
入力し、電源に接続した定電流源７をオン側スイッチ８
を介してＰＮＰトランジスタ６のエミッタに接続し、Ｐ
ＮＰトランジスタ６のエミッタ電位をＭＯＳトランジス
タスイッチ１０にゲート電位として与える。また、ＭＯ
Ｓトランジスタスイッチ１０のゲートとグラウンドとの
間にオフ側スイッチ９を接続し、オン側スイッチ８とオ
フ側スイッチ９とをオン／オフ制御回路５によって逆論
理で制御する。
ンジスタスイッチをＯＮ抵抗が最も小さい状態で使用可
能とし、かつ温度特性の影響を最小限に抑える。 【解決手段】 基準電圧源１とオペアンプ２と帰還ゲイ
ン設定抵抗３，４とで安定化電圧を作成し、この安定化
電圧をコレクタ接地のＰＮＰトランジスタ６のベースに
入力し、電源に接続した定電流源７をオン側スイッチ８
を介してＰＮＰトランジスタ６のエミッタに接続し、Ｐ
ＮＰトランジスタ６のエミッタ電位をＭＯＳトランジス
タスイッチ１０にゲート電位として与える。また、ＭＯ
Ｓトランジスタスイッチ１０のゲートとグラウンドとの
間にオフ側スイッチ９を接続し、オン側スイッチ８とオ
フ側スイッチ９とをオン／オフ制御回路５によって逆論
理で制御する。
Description
【０００１】
【発明の属する技術分野】本発明はＭＯＳトランジスタ
をスイッチング素子として使用するスイッチング制御回
路に関するものである。
をスイッチング素子として使用するスイッチング制御回
路に関するものである。
【０００２】
【従来の技術】従来のスイッチング制御回路の一例を図
３に示す。このスイッチング制御回路は、図３に示すよ
うに、電源にダイオード１８のアノードを接続し、ダイ
オード１８のカソードにオン側スイッチ１９の一端を接
続し、オン側スイッチ１９の他端をＭＯＳトランジスタ
スイッチ２２のゲートに接続し、ＭＯＳトランジスタス
イッチ２２のゲートにオフ側スイッチ２１の一端を接続
し、オフ側スイッチ２１の他端をグランドに接続し、さ
らにＭＯＳトランジスタスイッチ２２のゲートに定電流
源２０の一端を接続し、定電流源２０の他端をグランド
に接続している。そして、図示しないオン／オフ制御回
路によってオン側スイッチ１９とオフ側スイッチ２１と
を逆論理で制御している。
３に示す。このスイッチング制御回路は、図３に示すよ
うに、電源にダイオード１８のアノードを接続し、ダイ
オード１８のカソードにオン側スイッチ１９の一端を接
続し、オン側スイッチ１９の他端をＭＯＳトランジスタ
スイッチ２２のゲートに接続し、ＭＯＳトランジスタス
イッチ２２のゲートにオフ側スイッチ２１の一端を接続
し、オフ側スイッチ２１の他端をグランドに接続し、さ
らにＭＯＳトランジスタスイッチ２２のゲートに定電流
源２０の一端を接続し、定電流源２０の他端をグランド
に接続している。そして、図示しないオン／オフ制御回
路によってオン側スイッチ１９とオフ側スイッチ２１と
を逆論理で制御している。
【０００３】このようなスイッチング制御回路では、オ
ン側スイッチ１９がショートでオフ側スイッチ２１がオ
ープンのときには、ダイオード１８から定電流源２０に
電流が流れ、これによってＭＯＳトランジスタスイッチ
２２のゲート電圧が電源電圧からダイオード１８の順電
圧分だけ下がった電圧となり、ＭＯＳトランジスタスイ
ッチ２２がオンとなる。また、オン側スイッチ１９がオ
ープンでオフ側スイッチ２１がショートのときには、Ｍ
ＯＳトランジスタスイッチ２２のゲート電圧がグランド
電位となり、ＭＯＳトランジスタスイッチ２２がオフと
なる。
ン側スイッチ１９がショートでオフ側スイッチ２１がオ
ープンのときには、ダイオード１８から定電流源２０に
電流が流れ、これによってＭＯＳトランジスタスイッチ
２２のゲート電圧が電源電圧からダイオード１８の順電
圧分だけ下がった電圧となり、ＭＯＳトランジスタスイ
ッチ２２がオンとなる。また、オン側スイッチ１９がオ
ープンでオフ側スイッチ２１がショートのときには、Ｍ
ＯＳトランジスタスイッチ２２のゲート電圧がグランド
電位となり、ＭＯＳトランジスタスイッチ２２がオフと
なる。
【０００４】
【発明が解決しようとする課題】図３に示した従来例の
ように、電源にダイオード１８を接続し、定電流源２０
で電位を引っ張ってＭＯＳトランジスタスイッチ２２に
ゲート電位を与える方法では、電源電圧が変動したとき
に、電源電圧変動の影響を受けてＭＯＳトランジスタス
イッチ２２のゲート電位が変化してしまい、そのことで
ＭＯＳトランジスタスイッチ２２のオン抵抗が変化して
しまい、スイッチング動作が不安定であった。また、Ｍ
ＯＳトランジスタスイッチ２２に与えるゲート電圧の調
整がダイオード１８の段数を変えることでしかできず、
ゲート電圧の調整のためにダイオード１８を複数段積み
上げると、ダイオード１８の順電圧の温度特性の影響を
多大に受けるという問題があった。
ように、電源にダイオード１８を接続し、定電流源２０
で電位を引っ張ってＭＯＳトランジスタスイッチ２２に
ゲート電位を与える方法では、電源電圧が変動したとき
に、電源電圧変動の影響を受けてＭＯＳトランジスタス
イッチ２２のゲート電位が変化してしまい、そのことで
ＭＯＳトランジスタスイッチ２２のオン抵抗が変化して
しまい、スイッチング動作が不安定であった。また、Ｍ
ＯＳトランジスタスイッチ２２に与えるゲート電圧の調
整がダイオード１８の段数を変えることでしかできず、
ゲート電圧の調整のためにダイオード１８を複数段積み
上げると、ダイオード１８の順電圧の温度特性の影響を
多大に受けるという問題があった。
【０００５】本発明の目的は、電源電圧変動による影響
を受けずオン抵抗の最も小さい状態でＭＯＳトランジス
タスイッチを使用することができるスイッチング制御回
路を提供することである。本発明の他の目的は、温度特
性の影響を最小限に抑えることができるスイッチング制
御回路を提供することである。
を受けずオン抵抗の最も小さい状態でＭＯＳトランジス
タスイッチを使用することができるスイッチング制御回
路を提供することである。本発明の他の目的は、温度特
性の影響を最小限に抑えることができるスイッチング制
御回路を提供することである。
【０００６】
【課題を解決するための手段】この課題を解決するため
に、請求項１記載のスイッチング制御回路は、電源電圧
から基準電圧を生成する基準電圧源と、基準電圧源の出
力電圧をプラス側入力とし、出力ノードに接続された第
１の帰還ゲイン設定抵抗とグランドに接続された第２の
帰還ゲイン設定抵抗とによって分圧された電圧をマイナ
ス側帰還入力として一定の安定化電圧を出力ノードより
出力するオペアンプと、オペアンプの出力電圧をベース
入力とし、コレクタをグランドに接続し、エミッタを出
力端とするＰＮＰトランジスタと、ＰＮＰトランジスタ
のエミッタをゲートに接続し、スイッチとして働くＭＯ
Ｓトランジスタスイッチと、電源に一端を接続した定電
流源と、一端をＭＯＳトランジスタスイッチのゲートに
接続し、他端を定電流源の他端に接続したオン側スイッ
チと、一端をＭＯＳトランジスタスイッチのゲートに接
続し、他端をグランドに接続したオフ側スイッチと、オ
ン側スイッチとオフ側スイッチとをそれぞれ逆論理で制
御するオン／オフ制御回路とを備えている。
に、請求項１記載のスイッチング制御回路は、電源電圧
から基準電圧を生成する基準電圧源と、基準電圧源の出
力電圧をプラス側入力とし、出力ノードに接続された第
１の帰還ゲイン設定抵抗とグランドに接続された第２の
帰還ゲイン設定抵抗とによって分圧された電圧をマイナ
ス側帰還入力として一定の安定化電圧を出力ノードより
出力するオペアンプと、オペアンプの出力電圧をベース
入力とし、コレクタをグランドに接続し、エミッタを出
力端とするＰＮＰトランジスタと、ＰＮＰトランジスタ
のエミッタをゲートに接続し、スイッチとして働くＭＯ
Ｓトランジスタスイッチと、電源に一端を接続した定電
流源と、一端をＭＯＳトランジスタスイッチのゲートに
接続し、他端を定電流源の他端に接続したオン側スイッ
チと、一端をＭＯＳトランジスタスイッチのゲートに接
続し、他端をグランドに接続したオフ側スイッチと、オ
ン側スイッチとオフ側スイッチとをそれぞれ逆論理で制
御するオン／オフ制御回路とを備えている。
【０００７】この構成によると、オン側スイッチがショ
ートでオフ側スイッチがオープンのときのＭＯＳトラン
ジスタスイッチのゲート電位がオペアンプの出力電圧に
対してＰＮＰトランジスタのベース・エミッタ間電圧分
高い電圧となる。オペアンプの出力電圧が安定している
ことからＭＯＳトランジスタのゲート電位も安定する。
したがって、オン側スイッチがショートでオフ側スイッ
チがオープンのときに、ＭＯＳトランジスタスイッチの
ゲート電位をＭＯＳトランジスタのゲート耐圧範囲内で
高い安定化電圧に調整することが可能で、電源電圧変動
による影響を受けずオン抵抗の最も小さい状態でＭＯＳ
トランジスタスイッチを使用可能である。また、ＭＯＳ
トランジスタスイッチのオン／オフ制御のためにＰＮ接
合を１段しか使用していないため、つまり１個のＰＮＰ
トランジスタしか使用していないため、温度特性の影響
を最小限に抑えることができる。
ートでオフ側スイッチがオープンのときのＭＯＳトラン
ジスタスイッチのゲート電位がオペアンプの出力電圧に
対してＰＮＰトランジスタのベース・エミッタ間電圧分
高い電圧となる。オペアンプの出力電圧が安定している
ことからＭＯＳトランジスタのゲート電位も安定する。
したがって、オン側スイッチがショートでオフ側スイッ
チがオープンのときに、ＭＯＳトランジスタスイッチの
ゲート電位をＭＯＳトランジスタのゲート耐圧範囲内で
高い安定化電圧に調整することが可能で、電源電圧変動
による影響を受けずオン抵抗の最も小さい状態でＭＯＳ
トランジスタスイッチを使用可能である。また、ＭＯＳ
トランジスタスイッチのオン／オフ制御のためにＰＮ接
合を１段しか使用していないため、つまり１個のＰＮＰ
トランジスタしか使用していないため、温度特性の影響
を最小限に抑えることができる。
【０００８】また、請求項２記載のスイッチング制御回
路は、電源電圧から基準電圧を生成する基準電圧源と、
基準電圧源の出力電圧をプラス側入力とし、出力ノード
に接続された第１の帰還ゲイン設定抵抗とグランドに接
続された第２の帰還ゲイン設定抵抗とによって分圧され
た電圧をマイナス側帰還入力として一定の安定化電圧を
出力ノードより出力するオペアンプと、オペアンプの出
力電圧をそれぞれ入力とする第１から第ｎ（ｎは２以上
の整数）のＭＯＳスイッチング回路と、第１から第ｎの
ＭＯＳスイッチング回路のオン／オフをそれぞれ制御す
る第１から第ｎのオン／オフ制御回路と、第１から第ｎ
のオン／オフ制御回路の中から任意の個数のオン／オフ
制御回路を選択するセレクタ回路とを備えている。この
場合、第１から第ｎのＭＯＳスイッチング回路は各々、
オペアンプの出力電圧である安定化電圧をベース入力と
し、コレクタをグランドに接続し、エミッタを出力端と
するＰＮＰトランジスタと、ＰＮＰトランジスタのエミ
ッタをゲートに接続し、スイッチとして働くＭＯＳトラ
ンジスタスイッチと、電源に一端を接続した定電流源
と、一端をＭＯＳトランジスタスイッチのゲートに接続
し、他端を定電流源の他端に接続したオン側スイッチ
と、一端をＭＯＳトランジスタスイッチのゲートに接続
し、他端をグランドに接続したオフ側スイッチとで構成
している。
路は、電源電圧から基準電圧を生成する基準電圧源と、
基準電圧源の出力電圧をプラス側入力とし、出力ノード
に接続された第１の帰還ゲイン設定抵抗とグランドに接
続された第２の帰還ゲイン設定抵抗とによって分圧され
た電圧をマイナス側帰還入力として一定の安定化電圧を
出力ノードより出力するオペアンプと、オペアンプの出
力電圧をそれぞれ入力とする第１から第ｎ（ｎは２以上
の整数）のＭＯＳスイッチング回路と、第１から第ｎの
ＭＯＳスイッチング回路のオン／オフをそれぞれ制御す
る第１から第ｎのオン／オフ制御回路と、第１から第ｎ
のオン／オフ制御回路の中から任意の個数のオン／オフ
制御回路を選択するセレクタ回路とを備えている。この
場合、第１から第ｎのＭＯＳスイッチング回路は各々、
オペアンプの出力電圧である安定化電圧をベース入力と
し、コレクタをグランドに接続し、エミッタを出力端と
するＰＮＰトランジスタと、ＰＮＰトランジスタのエミ
ッタをゲートに接続し、スイッチとして働くＭＯＳトラ
ンジスタスイッチと、電源に一端を接続した定電流源
と、一端をＭＯＳトランジスタスイッチのゲートに接続
し、他端を定電流源の他端に接続したオン側スイッチ
と、一端をＭＯＳトランジスタスイッチのゲートに接続
し、他端をグランドに接続したオフ側スイッチとで構成
している。
【０００９】この構成によると、請求項１記載のスイッ
チング制御回路と同様の作用を有し、さらにその上、セ
レクタ回路により第１から第ｎのオン／オフ制御回路の
中から任意の個数のオン／オフ制御回路を選択するよう
にしているので、一つの安定化電源の出力（基準電位）
をもとに複数のＭＯＳトランジスタスイッチを請求項１
のような目的で使用できる。これにより、各ＭＯＳトラ
ンジスタスイッチのゲート電圧を一定かつ低オン抵抗状
態で使用できる。また、任意の個数のオン／オフ制御回
路の選択もセレクタの制御信号のみで行える。
チング制御回路と同様の作用を有し、さらにその上、セ
レクタ回路により第１から第ｎのオン／オフ制御回路の
中から任意の個数のオン／オフ制御回路を選択するよう
にしているので、一つの安定化電源の出力（基準電位）
をもとに複数のＭＯＳトランジスタスイッチを請求項１
のような目的で使用できる。これにより、各ＭＯＳトラ
ンジスタスイッチのゲート電圧を一定かつ低オン抵抗状
態で使用できる。また、任意の個数のオン／オフ制御回
路の選択もセレクタの制御信号のみで行える。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図１および図２を用いて説明する。 （第１の実施の形態）本発明の第１の実施の形態のスイ
ッチング制御回路について図１を用いて説明する。この
スイッチング制御回路は、図１に示すように、基準電圧
源１により電源電圧から基準電圧を生成し、この基準電
圧源１の出力電圧をオペアンプ２のプラス側入力として
いる。このオペアンプ２の出力ノードとグランドとの間
には、第１および第２の帰還ゲイン設定抵抗３，４の直
列回路が接続されていて、オペアンプ２の出力電圧を第
１および第２の帰還ゲイン設定抵抗３，４で分圧した電
圧がマイナス側帰還入力としてオペアンプ２に入力され
ている。このようにオペアンプ２に電圧が入力されるこ
とにより、オペアンプ２の出力ノードから一定の安定化
電圧が出力されることになる。
て、図１および図２を用いて説明する。 （第１の実施の形態）本発明の第１の実施の形態のスイ
ッチング制御回路について図１を用いて説明する。この
スイッチング制御回路は、図１に示すように、基準電圧
源１により電源電圧から基準電圧を生成し、この基準電
圧源１の出力電圧をオペアンプ２のプラス側入力として
いる。このオペアンプ２の出力ノードとグランドとの間
には、第１および第２の帰還ゲイン設定抵抗３，４の直
列回路が接続されていて、オペアンプ２の出力電圧を第
１および第２の帰還ゲイン設定抵抗３，４で分圧した電
圧がマイナス側帰還入力としてオペアンプ２に入力され
ている。このようにオペアンプ２に電圧が入力されるこ
とにより、オペアンプ２の出力ノードから一定の安定化
電圧が出力されることになる。
【００１１】上記のオペアンプ２の出力電圧がＰＮＰト
ランジスタ６のベースに入力され、ＰＮＰトランジスタ
６のコレクタがグランドに接続され、ＰＮＰトランジス
タ６のエミッタが安定化電圧の出力端となってスイッチ
として働くＭＯＳトランジスタスイッチ１０のゲートに
接続されている。また、電源に定電流源７の一端が接続
され、定電流源７の他端にオン側スイッチ８の一端が接
続され、オン側スイッチ８の他端がＭＯＳトランジスタ
スイッチ１０のゲートに接続されている。また、ＭＯＳ
トランジスタスイッチ１０のゲートにオフ側スイッチ９
の一端が接続され、オフ側スイッチ９の他端がグランド
に接続されている。そして、オン側スイッチ８とオフ側
スイッチ９とがオン／オフ制御回路５によってそれぞれ
逆論理で制御される。
ランジスタ６のベースに入力され、ＰＮＰトランジスタ
６のコレクタがグランドに接続され、ＰＮＰトランジス
タ６のエミッタが安定化電圧の出力端となってスイッチ
として働くＭＯＳトランジスタスイッチ１０のゲートに
接続されている。また、電源に定電流源７の一端が接続
され、定電流源７の他端にオン側スイッチ８の一端が接
続され、オン側スイッチ８の他端がＭＯＳトランジスタ
スイッチ１０のゲートに接続されている。また、ＭＯＳ
トランジスタスイッチ１０のゲートにオフ側スイッチ９
の一端が接続され、オフ側スイッチ９の他端がグランド
に接続されている。そして、オン側スイッチ８とオフ側
スイッチ９とがオン／オフ制御回路５によってそれぞれ
逆論理で制御される。
【００１２】ここで、ＰＮＰトランジスタ６と定電流源
７とオン側スイッチ８とオフ側スイッチ９とＭＯＳトラ
ンジスタスイッチ１０とでＭＯＳスイッチング回路が構
成される。以上のような構成のスイッチング制御回路
は、オン／オフ制御回路５によってによって、オン側ス
イッチ８がショートで、オフ側スイッチ９がオープンの
ときには、定電流源７からＰＮＰトランジスタ６に電流
が流れ、このときに、ＰＮＰトランジスタ６のエミッタ
電位、つまりＭＯＳトランジスタスイッチ１０のゲート
電位はオペアンプ２の出力電圧（安定化電圧）よりもＰ
ＮＰトランジスタ６のベース・エミッタ間電圧ＶBEだけ
高い安定化電圧となり、ＭＯＳトランジスタスイッチ１
０がオンとなる。また、オン側スイッチ８がオープン
で、オフ側スイッチ９がショートのときには、ＭＯＳト
ランジスタスイッチ１０のゲート電位がグランド電位と
なり、ＭＯＳトランジスタスイッチ１０がオフとなる。
７とオン側スイッチ８とオフ側スイッチ９とＭＯＳトラ
ンジスタスイッチ１０とでＭＯＳスイッチング回路が構
成される。以上のような構成のスイッチング制御回路
は、オン／オフ制御回路５によってによって、オン側ス
イッチ８がショートで、オフ側スイッチ９がオープンの
ときには、定電流源７からＰＮＰトランジスタ６に電流
が流れ、このときに、ＰＮＰトランジスタ６のエミッタ
電位、つまりＭＯＳトランジスタスイッチ１０のゲート
電位はオペアンプ２の出力電圧（安定化電圧）よりもＰ
ＮＰトランジスタ６のベース・エミッタ間電圧ＶBEだけ
高い安定化電圧となり、ＭＯＳトランジスタスイッチ１
０がオンとなる。また、オン側スイッチ８がオープン
で、オフ側スイッチ９がショートのときには、ＭＯＳト
ランジスタスイッチ１０のゲート電位がグランド電位と
なり、ＭＯＳトランジスタスイッチ１０がオフとなる。
【００１３】この第１の実施の形態のスイッチング制御
回路によれば、オン側スイッチ８がショートでオフ側ス
イッチ９がオープンのときのＭＯＳトランジスタスイッ
チ１０のゲート電位はオペアンプ２の出力電圧に対して
ＰＮＰトランジスタ６のベース・エミッタ間電圧ＶBE分
高い電圧となる。オペアンプ２の出力電圧が安定してい
ることから、ＭＯＳトランジスタスイッチ１０のゲート
電位も安定する。したがって、オン側スイッチ８がショ
ートでオフ側スイッチ９がオープンのときに、ＭＯＳト
ランジスタスイッチ１０のゲート電位をＭＯＳトランジ
スタスイッチ１０のゲート耐圧範囲内で高い安定化電圧
に調整することが可能で、電源電圧変動による影響を受
けずオン抵抗の最も小さい状態でＭＯＳトランジスタス
イッチ１０を使用可能である。また、ＭＯＳトランジス
タスイッチ１０のオン／オフ制御のためにＰＮ接合を１
段しか使用していないため、つまり１個のＰＮＰトラン
ジスタ６しか使用していないため、温度特性の影響も最
小限に抑えることができる。
回路によれば、オン側スイッチ８がショートでオフ側ス
イッチ９がオープンのときのＭＯＳトランジスタスイッ
チ１０のゲート電位はオペアンプ２の出力電圧に対して
ＰＮＰトランジスタ６のベース・エミッタ間電圧ＶBE分
高い電圧となる。オペアンプ２の出力電圧が安定してい
ることから、ＭＯＳトランジスタスイッチ１０のゲート
電位も安定する。したがって、オン側スイッチ８がショ
ートでオフ側スイッチ９がオープンのときに、ＭＯＳト
ランジスタスイッチ１０のゲート電位をＭＯＳトランジ
スタスイッチ１０のゲート耐圧範囲内で高い安定化電圧
に調整することが可能で、電源電圧変動による影響を受
けずオン抵抗の最も小さい状態でＭＯＳトランジスタス
イッチ１０を使用可能である。また、ＭＯＳトランジス
タスイッチ１０のオン／オフ制御のためにＰＮ接合を１
段しか使用していないため、つまり１個のＰＮＰトラン
ジスタ６しか使用していないため、温度特性の影響も最
小限に抑えることができる。
【００１４】（第２の実施の形態）本発明の第２の実施
の形態のスイッチング制御回路について図２を用いて説
明する。このスイッチング制御回路は、図２に示すよう
に、基準電圧源１により電源電圧から基準電圧を生成
し、この基準電圧源１の出力電圧をオペアンプ２のプラ
ス側入力としている。このオペアンプ２の出力ノードと
グランドとの間には、第１および第２の帰還ゲイン設定
抵抗３，４の直列回路が接続されていて、オペアンプ２
の出力電圧を第１および第２の帰還ゲイン設定抵抗３，
４で分圧した電圧がマイナス側帰還入力としてオペアン
プ２に入力されている。このようにオペアンプ２に電圧
が入力されることにより、オペアンプ２の出力ノードか
ら一定の安定化電圧が出力されることになる。
の形態のスイッチング制御回路について図２を用いて説
明する。このスイッチング制御回路は、図２に示すよう
に、基準電圧源１により電源電圧から基準電圧を生成
し、この基準電圧源１の出力電圧をオペアンプ２のプラ
ス側入力としている。このオペアンプ２の出力ノードと
グランドとの間には、第１および第２の帰還ゲイン設定
抵抗３，４の直列回路が接続されていて、オペアンプ２
の出力電圧を第１および第２の帰還ゲイン設定抵抗３，
４で分圧した電圧がマイナス側帰還入力としてオペアン
プ２に入力されている。このようにオペアンプ２に電圧
が入力されることにより、オペアンプ２の出力ノードか
ら一定の安定化電圧が出力されることになる。
【００１５】上記のオペアンプ２の出力電圧が第１から
第ｎ（ｎは２以上の整数）のＭＯＳスイッチング回路１
２，１３，…，１４に共通に入力されている。これら第
１から第ｎのスイッチング回路１２，１３，…，１４
は、各々第１から第ｎのオン／オフ制御回路１５，１
６，…，１７によってそれぞれオン／オフが制御され
る。この際、セレクタ回路１１によって、第１から第ｎ
のオン／オフ制御回路１５，１６，…，１７の中から任
意の個数のオン／オフ制御回路を選択するようにしてい
る。つまり、オン／オフ制御回路１５，１６，…，１７
は、セレクタ回路１１によって、それぞれオン／オフの
制御信号１本を受けてオン／オフするが、場合によって
は、複数個同時にオン／オフすることが可能な構成とな
っている。
第ｎ（ｎは２以上の整数）のＭＯＳスイッチング回路１
２，１３，…，１４に共通に入力されている。これら第
１から第ｎのスイッチング回路１２，１３，…，１４
は、各々第１から第ｎのオン／オフ制御回路１５，１
６，…，１７によってそれぞれオン／オフが制御され
る。この際、セレクタ回路１１によって、第１から第ｎ
のオン／オフ制御回路１５，１６，…，１７の中から任
意の個数のオン／オフ制御回路を選択するようにしてい
る。つまり、オン／オフ制御回路１５，１６，…，１７
は、セレクタ回路１１によって、それぞれオン／オフの
制御信号１本を受けてオン／オフするが、場合によって
は、複数個同時にオン／オフすることが可能な構成とな
っている。
【００１６】この場合、第１から第ｎのＭＯＳスイッチ
ング回路１２，１３，…，１４は各々、図１におけるＰ
ＮＰトランジスタ６と定電流源７とオン側スイッチ８と
オフ側スイッチ９とＭＯＳトランジスタスイッチ１０と
で構成されたＭＯＳスイッチング回路と同じもので構成
されている。この第２の実施の形態のスイッチング制御
回路によれば、第１の実施の形態のスイッチング制御回
路と同様の効果を有し、さらにその上、第１のオン／オ
フ制御回路１５から第ｎのオン／オフ制御回路１７およ
び、それらの中から任意のオン／オフ制御回路を選択す
るセレクタ回路１１で構成することにより各ＭＯＳスイ
ッチング回路のスイッチング制御を電流のオン／オフで
制御することができ、複数のＭＯＳスイッチング回路に
対して一つの安定化電源出力で複数のＭＯＳトランジス
タのゲート電位をＭＯＳトランジスタのゲートの耐圧範
囲内で高い安定化電圧に調整でき、電源電圧変動による
影響を受けず、ＭＯＳトランジスタのＯＮ抵抗が最も低
い状態でＭＯＳトランジスタスイッチを制御することが
できる。また、温度特性の影響も、ＰＮ接合を１段しか
使用していないため、最小限に抑えることが可能とな
る。
ング回路１２，１３，…，１４は各々、図１におけるＰ
ＮＰトランジスタ６と定電流源７とオン側スイッチ８と
オフ側スイッチ９とＭＯＳトランジスタスイッチ１０と
で構成されたＭＯＳスイッチング回路と同じもので構成
されている。この第２の実施の形態のスイッチング制御
回路によれば、第１の実施の形態のスイッチング制御回
路と同様の効果を有し、さらにその上、第１のオン／オ
フ制御回路１５から第ｎのオン／オフ制御回路１７およ
び、それらの中から任意のオン／オフ制御回路を選択す
るセレクタ回路１１で構成することにより各ＭＯＳスイ
ッチング回路のスイッチング制御を電流のオン／オフで
制御することができ、複数のＭＯＳスイッチング回路に
対して一つの安定化電源出力で複数のＭＯＳトランジス
タのゲート電位をＭＯＳトランジスタのゲートの耐圧範
囲内で高い安定化電圧に調整でき、電源電圧変動による
影響を受けず、ＭＯＳトランジスタのＯＮ抵抗が最も低
い状態でＭＯＳトランジスタスイッチを制御することが
できる。また、温度特性の影響も、ＰＮ接合を１段しか
使用していないため、最小限に抑えることが可能とな
る。
【００１７】ここで、複数のＭＯＳスイッチング回路の
制御も電流のオン／オフのみで制御可能である点につい
て詳しく説明する。電流のオン／オフとは、定電流源７
の電流がオン側スイッチ８およびオフ側スイッチ９によ
りオン／オフすることを意味している。オン側スイッチ
８がオンすると、定電流がＰＮＰトランジスタ６のエミ
ッタに流れ、ＰＮＰトランジスタ６のＶBE＋ベース電位
でＭＯＳトランジスタ１０のゲート電位が決まり、ＭＯ
Ｓトランジスタ１０がオンとなる。これが複数でも同様
で、ＰＮＰトランジスタ６のベースまで共通で、後はス
イッチにより電流がオン／オフするかどうかできまる。
図２の回路でも、電流のオン／オフは、第１〜第ｎのオ
ン／オフ制御回路の論理によって決まる。電流が流れる
ことで（セレクタ回路によって選択されることで）その
スイッチング回路はオペアンプの基準電圧出力＋ＶBEの
電位でＭＯＳトランジスタをオンにさせる。
制御も電流のオン／オフのみで制御可能である点につい
て詳しく説明する。電流のオン／オフとは、定電流源７
の電流がオン側スイッチ８およびオフ側スイッチ９によ
りオン／オフすることを意味している。オン側スイッチ
８がオンすると、定電流がＰＮＰトランジスタ６のエミ
ッタに流れ、ＰＮＰトランジスタ６のＶBE＋ベース電位
でＭＯＳトランジスタ１０のゲート電位が決まり、ＭＯ
Ｓトランジスタ１０がオンとなる。これが複数でも同様
で、ＰＮＰトランジスタ６のベースまで共通で、後はス
イッチにより電流がオン／オフするかどうかできまる。
図２の回路でも、電流のオン／オフは、第１〜第ｎのオ
ン／オフ制御回路の論理によって決まる。電流が流れる
ことで（セレクタ回路によって選択されることで）その
スイッチング回路はオペアンプの基準電圧出力＋ＶBEの
電位でＭＯＳトランジスタをオンにさせる。
【００１８】
【発明の効果】本発明のスイッチング制御回路によれ
ば、ＭＯＳトランジスタスイッチングに関して、オン側
スイッチがショートでオフ側スイッチがオープンのとき
にＭＯＳトランジスタスイッチのゲート電位をＭＯＳト
ランジスタスイッチのゲートの耐圧範囲内の高い安定化
電圧に調整でき、その結果電源電圧変動による影響を受
けずオン抵抗の最も小さい状態でＭＯＳトランジスタス
イッチを使用でき、温度特性の影響も最小限に抑えるら
れるという効果が得られる。
ば、ＭＯＳトランジスタスイッチングに関して、オン側
スイッチがショートでオフ側スイッチがオープンのとき
にＭＯＳトランジスタスイッチのゲート電位をＭＯＳト
ランジスタスイッチのゲートの耐圧範囲内の高い安定化
電圧に調整でき、その結果電源電圧変動による影響を受
けずオン抵抗の最も小さい状態でＭＯＳトランジスタス
イッチを使用でき、温度特性の影響も最小限に抑えるら
れるという効果が得られる。
【００１９】また、複数のＭＯＳスイッチング回路の制
御も電流のオン／オフのみで制御可能である。
御も電流のオン／オフのみで制御可能である。
【図１】本発明の第１の実施の形態におけるスイッチン
グ制御回路の構成を示す回路図である。
グ制御回路の構成を示す回路図である。
【図２】本発明の第２の実施の形態におけるスイッチン
グ制御回路の構成を示す回路図である。
グ制御回路の構成を示す回路図である。
【図３】従来例におけるスイッチング制御回路の構成を
示す回路図である。
示す回路図である。
１ 基準電圧源 ２ オペアンプ ３ 帰還ゲイン設定抵抗 ４ 帰還ゲイン設定抵抗 ５ オン／オフ制御回路 ６ ＰＮＰトランジスタ ７ 定電流源 ８ オン側スイッチ ９ オフ側スイッチ １０ ＭＯＳトランジスタスイッチ １１ セレクタ回路 １２ 第１のＭＯＳスイッチング回路 １３ 第２のＭＯＳスイッチング回路 １４ 第ｎのＭＯＳスイッチング回路 １５ 第１のオン／オフ制御回路 １６ 第２のオン／オフ制御回路 １７ 第ｎのオン／オフ制御回路 １８ ダイオード １９ オン側スイッチ ２０ 定電流源 ２１ オフ側スイッチ ２２ ＭＯＳトランジスタスイッチ
Claims (2)
- 【請求項１】 電源電圧から基準電圧を生成する基準電
圧源と、 前記基準電圧源の出力電圧をプラス側入力とし、出力ノ
ードに接続された第１の帰還ゲイン設定抵抗とグランド
に接続された第２の帰還ゲイン設定抵抗とによって分圧
された電圧をマイナス側帰還入力として一定の安定化電
圧を前記出力ノードより出力するオペアンプと、 前記オペアンプの出力電圧をベース入力とし、コレクタ
をグランドに接続し、エミッタを出力端とするＰＮＰト
ランジスタと、 前記ＰＮＰトランジスタのエミッタをゲートに接続し、
スイッチとして働くＭＯＳトランジスタスイッチと、 電源に一端を接続した定電流源と、 一端を前記ＭＯＳトランジスタスイッチのゲートに接続
し、他端を前記定電流源の他端に接続したオン側スイッ
チと、 一端を前記ＭＯＳトランジスタスイッチのゲートに接続
し、他端をグランドに接続したオフ側スイッチと、 前記オン側スイッチと前記オフ側スイッチとをそれぞれ
逆論理で制御するオン／オフ制御回路とを備えたスイッ
チング制御回路。 - 【請求項２】 電源電圧から基準電圧を生成する基準電
圧源と、 前記基準電圧源の出力電圧をプラス側入力とし、出力ノ
ードに接続された第１の帰還ゲイン設定抵抗とグランド
に接続された第２の帰還ゲイン設定抵抗とによって分圧
された電圧をマイナス側帰還入力として一定の安定化電
圧を前記出力ノードより出力するオペアンプと、 前記オペアンプの出力電圧をそれぞれ入力とする第１か
ら第ｎ（ｎは２以上の整数）のＭＯＳスイッチング回路
と、 前記第１から第ｎのＭＯＳスイッチング回路のオン／オ
フをそれぞれ制御する第１から第ｎのオン／オフ制御回
路と、 前記第１から第ｎのオン／オフ制御回路の中から任意の
個数のオン／オフ制御回路を選択するセレクタ回路とを
備え、 前記第１から第ｎのＭＯＳスイッチング回路を各々、 前記オペアンプの出力電圧をベース入力とし、コレクタ
をグランドに接続し、エミッタを出力端とするＰＮＰト
ランジスタと、 前記ＰＮＰトランジスタのエミッタをゲートに接続し、
スイッチとして働くＭＯＳトランジスタスイッチと、 電源に一端を接続した定電流源と、 一端を前記ＭＯＳトランジスタスイッチのゲートに接続
し、他端を前記定電流源の他端に接続したオン側スイッ
チと、 一端を前記ＭＯＳトランジスタスイッチのゲートに接続
し、他端をグランドに接続したオフ側スイッチとで構成
していることを特徴とするスイッチング制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33700397A JPH11177404A (ja) | 1997-12-08 | 1997-12-08 | スイッチング制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33700397A JPH11177404A (ja) | 1997-12-08 | 1997-12-08 | スイッチング制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11177404A true JPH11177404A (ja) | 1999-07-02 |
Family
ID=18304574
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33700397A Pending JPH11177404A (ja) | 1997-12-08 | 1997-12-08 | スイッチング制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11177404A (ja) |
-
1997
- 1997-12-08 JP JP33700397A patent/JPH11177404A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4694198A (en) | Schmitt trigger circuit | |
| US6242983B1 (en) | Control circuit of variable current source in programmable gain amplifier | |
| US4831323A (en) | Voltage limiting circuit | |
| US4686395A (en) | Current switching type logic circuit | |
| US6288660B1 (en) | BiCMOS circuit for controlling a bipolar current source | |
| EP0507388A2 (en) | Differential amplifier with signal-dependent quiescent current control | |
| EP0496449B1 (en) | Switching bridge amplifier | |
| US5099139A (en) | Voltage-current converting circuit having an output switching function | |
| US4851759A (en) | Unity-gain current-limiting circuit | |
| JPH11177404A (ja) | スイッチング制御回路 | |
| US4502016A (en) | Final bridge stage for a receiver audio amplifier | |
| US6559706B2 (en) | Mixer circuitry | |
| US5764042A (en) | Controlled power supply source | |
| JP2776709B2 (ja) | 電流切換回路 | |
| EP0410764A2 (en) | Comparator circuit | |
| US6459396B2 (en) | Electric current switch circuit and D/A converter using same | |
| JPH10275021A (ja) | 電流調整回路 | |
| JP3194798B2 (ja) | クランプ機能付きスイッチ回路 | |
| US7119618B2 (en) | Method of forming a wide bandwidth differential amplifier and structure therefor | |
| JPH06303117A (ja) | スタートアップ回路 | |
| US5973513A (en) | Integrated circuit arrangement with an open-collector transistor designed as npn transistor | |
| KR0171853B1 (ko) | 전기신호의 최저전압 제한회로 | |
| JP2770625B2 (ja) | 電源回路 | |
| JP2687160B2 (ja) | スイッチ回路 | |
| SU1427530A1 (ru) | Ключевой усилитель мощности |