JP2769023B2 - 発光メモリ素子アレイ、及びそれを用いた受光・発光モジュール - Google Patents
発光メモリ素子アレイ、及びそれを用いた受光・発光モジュールInfo
- Publication number
- JP2769023B2 JP2769023B2 JP10693290A JP10693290A JP2769023B2 JP 2769023 B2 JP2769023 B2 JP 2769023B2 JP 10693290 A JP10693290 A JP 10693290A JP 10693290 A JP10693290 A JP 10693290A JP 2769023 B2 JP2769023 B2 JP 2769023B2
- Authority
- JP
- Japan
- Prior art keywords
- light
- emitting
- memory element
- emitting memory
- receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はチャネルセレクタ等に使用でき、且つ集積化
可能な、発光位置を選択できる発光メモリ素子アレイ、
及びその発光メモリ素子アレイを用いた受光・発光モジ
ュールに関する。
可能な、発光位置を選択できる発光メモリ素子アレイ、
及びその発光メモリ素子アレイを用いた受光・発光モジ
ュールに関する。
〔従来の技術〕 交換器は多数の送信者と多数の受信者間でチャネルの
選択を任意に行いたい場合、必要な装置である。しかし
電気的な交換器は配線が複雑になること、高周波になる
と配線がアンテナとして働き、クロストークが発生する
といった欠点があった。そのため近年、光を用いた交換
器が注目を浴びている。この光交換器の一例を第６図及
び第７図に示す。本図は送信者３×受信者３の交換器を
示し、動作原理を説明するため最も簡単な構成としてい
る。T1、T2、T3が送信側であり、R1、R2、R3が受信側で
ある。D11〜D33は発光ダイオードであり、P1、P2、P3は
受光トランジスタである。発光ダイオードの選択はスイ
ッチS11〜S33によって行われる。第７図において、（1
0）は発光ダイオードアレイであり、（11）はレンズ、
（12）は受光トランジスタアレイを表す。レンズによっ
て発光ダイオードと受光位置が１対１に対応づけられて
いる。
選択を任意に行いたい場合、必要な装置である。しかし
電気的な交換器は配線が複雑になること、高周波になる
と配線がアンテナとして働き、クロストークが発生する
といった欠点があった。そのため近年、光を用いた交換
器が注目を浴びている。この光交換器の一例を第６図及
び第７図に示す。本図は送信者３×受信者３の交換器を
示し、動作原理を説明するため最も簡単な構成としてい
る。T1、T2、T3が送信側であり、R1、R2、R3が受信側で
ある。D11〜D33は発光ダイオードであり、P1、P2、P3は
受光トランジスタである。発光ダイオードの選択はスイ
ッチS11〜S33によって行われる。第７図において、（1
0）は発光ダイオードアレイであり、（11）はレンズ、
（12）は受光トランジスタアレイを表す。レンズによっ
て発光ダイオードと受光位置が１対１に対応づけられて
いる。
この光交換器に要求される機能として、受信側が好み
の送信側を独立して選択できることが挙げられる。第６
図ではスイッチS11〜S33を独立して選択することによっ
てこの機能を達成することができる。
の送信側を独立して選択できることが挙げられる。第６
図ではスイッチS11〜S33を独立して選択することによっ
てこの機能を達成することができる。
しかしながらこのスイッチはS11〜S33を発光ダイオー
ドと同一基板上に形成することは困難である。このた
め、別にスイッチ素子アレイを作成し、発光ダイオード
に近接して設け、ボンディング等の技術によって接続す
るかまたは発光ダイオードの端子を全て外部に取り出し
電気的に結線する等の構成による。前者の構成では発光
ダイオードアレイの面積が大きくなってしまうと同時
に、組立コストがかなり高くなるという欠点がある。ま
た後者の構成では発光素子の数が増えてくると外部に取
り出す配線量が膨大になり、現実的な発光素子数ひいて
はチャネル数が限定されるという欠点があった。
ドと同一基板上に形成することは困難である。このた
め、別にスイッチ素子アレイを作成し、発光ダイオード
に近接して設け、ボンディング等の技術によって接続す
るかまたは発光ダイオードの端子を全て外部に取り出し
電気的に結線する等の構成による。前者の構成では発光
ダイオードアレイの面積が大きくなってしまうと同時
に、組立コストがかなり高くなるという欠点がある。ま
た後者の構成では発光素子の数が増えてくると外部に取
り出す配線量が膨大になり、現実的な発光素子数ひいて
はチャネル数が限定されるという欠点があった。
本発明は、上記欠点を解決するためになされたもので
あって、スイッチング動作のゲート電圧を順次変化でき
るスイッチ素子に転送クロック信号を加え、スイッチ素
子のオン状態を他のスイッチ素子に順次選択的に転送で
きるスイッチ素子アレイを用いて発光メモリ素子の発光
位置を選択可能にした発光メモリ素子アレイ、及びその
発光メモリ素子アレイと受光素子アレイとを組合せた発
光・受光モジュールを提供する。ここで発光メモリ素子
とは発光情報を該素子に書き込むことができ、かつ書き
込まれた発光情報を書き込み信号が終了した後でも保持
する機能を有する発光素子を意味する。
あって、スイッチング動作のゲート電圧を順次変化でき
るスイッチ素子に転送クロック信号を加え、スイッチ素
子のオン状態を他のスイッチ素子に順次選択的に転送で
きるスイッチ素子アレイを用いて発光メモリ素子の発光
位置を選択可能にした発光メモリ素子アレイ、及びその
発光メモリ素子アレイと受光素子アレイとを組合せた発
光・受光モジュールを提供する。ここで発光メモリ素子
とは発光情報を該素子に書き込むことができ、かつ書き
込まれた発光情報を書き込み信号が終了した後でも保持
する機能を有する発光素子を意味する。
すなわち、本発明の第１は、スイッチ素子のゲート電
圧と、前記スイッチ素子に印加される転送クロック信号
とにより、第１のスイッチ素子に設定されたオン状態を
第2,第３…第ｎのスイッチ素子に順次選択的に転送でき
るようにした複数のスイッチ素子と、 発光メモリ素子が所定のゲート電圧のとき発光するよ
うな電気信号が信号ラインから前記発光メモリ素子に供
給されるようにした、前記複数のスイッチ素子に対応し
た複数の発光メモリ素子とを同一基板上に形成し、前記
スイッチ素子のゲート電圧を前記スイッチ素子に対応す
る前記発光メモリ素子のゲートに印加して、前記複数の
発光メモリ素子中の発光させるべき発光メモリ素子を前
記転送クロック信号により選択できるようにした発光メ
モリ素子アレイである。
圧と、前記スイッチ素子に印加される転送クロック信号
とにより、第１のスイッチ素子に設定されたオン状態を
第2,第３…第ｎのスイッチ素子に順次選択的に転送でき
るようにした複数のスイッチ素子と、 発光メモリ素子が所定のゲート電圧のとき発光するよ
うな電気信号が信号ラインから前記発光メモリ素子に供
給されるようにした、前記複数のスイッチ素子に対応し
た複数の発光メモリ素子とを同一基板上に形成し、前記
スイッチ素子のゲート電圧を前記スイッチ素子に対応す
る前記発光メモリ素子のゲートに印加して、前記複数の
発光メモリ素子中の発光させるべき発光メモリ素子を前
記転送クロック信号により選択できるようにした発光メ
モリ素子アレイである。
また、本発明の第２は前記発光メモリ素子アレイと受
光素子を複数個配列した受光素子アレイとをからなり、
前記発光メモリ素子アレイの各発光メモリ素子からの各
光出力が前記各発光メモリ素子に対応する位置にある前
記受光素子の各々に入力されるように構成した受光・発
光モジュールである。
光素子を複数個配列した受光素子アレイとをからなり、
前記発光メモリ素子アレイの各発光メモリ素子からの各
光出力が前記各発光メモリ素子に対応する位置にある前
記受光素子の各々に入力されるように構成した受光・発
光モジュールである。
本発明はスイッチング動作のゲート電圧を順次変化で
きる素子に転送クロック信号を加えることにより、スイ
ッチ素子のオン状態を他のスイッチ素子に順次選択的に
転送できるスイッチ素子アレイと発光メモリ素子アレイ
とを用いることにより、発光位置を選択可能とした発光
メモリ素子アレイを小型化、外部取出し配線数の低減、
および組立の簡略化等が可能となり、また、スイッチ素
子アレイと発光メモリ素子アレイとが基本的に同一工程
で製造できるので、集積化が容易となる。
きる素子に転送クロック信号を加えることにより、スイ
ッチ素子のオン状態を他のスイッチ素子に順次選択的に
転送できるスイッチ素子アレイと発光メモリ素子アレイ
とを用いることにより、発光位置を選択可能とした発光
メモリ素子アレイを小型化、外部取出し配線数の低減、
および組立の簡略化等が可能となり、また、スイッチ素
子アレイと発光メモリ素子アレイとが基本的に同一工程
で製造できるので、集積化が容易となる。
第１図は本発明ほ基本構成図である。Ch1〜ChNは送信
側のチャネル番号であり、φＳ（１）〜φＳ（Ｎ）はス
イッチ素子のオン状態を各スイッチ素子の順次選択的に
転送できるスイッチ素子アレイSR1〜SRNのスタートパル
スであり、φ１（１）〜φ１（Ｎ）、φ２（１）〜φ２
（Ｎ）は転送クロックパルスである。S11〜SNNは発光メ
モリ素子の番号であり、RAは発光メモリ素子の電流制限
抵抗である。φＲ（１）〜φＲ（Ｎ）は発光メモリ素子
のリセットパルスである。
側のチャネル番号であり、φＳ（１）〜φＳ（Ｎ）はス
イッチ素子のオン状態を各スイッチ素子の順次選択的に
転送できるスイッチ素子アレイSR1〜SRNのスタートパル
スであり、φ１（１）〜φ１（Ｎ）、φ２（１）〜φ２
（Ｎ）は転送クロックパルスである。S11〜SNNは発光メ
モリ素子の番号であり、RAは発光メモリ素子の電流制限
抵抗である。φＲ（１）〜φＲ（Ｎ）は発光メモリ素子
のリセットパルスである。
第２図は発光メモリ素子S21,S31,S41とこれに対応す
るスイッチ素子アレイSR1の等価回路である。第２図に
示されたスイッチ素子アレイSR1は隣接するスイッチ素
子T21〜T41間を各々ダイオードD21〜D41に接続したもの
で、転送クロックφ１とφ２の２本の転送クロックにて
シフトレジスタ動作をするスイッチ素子アレイSR1か
ら、その出力としてスイッチ素子T21〜T41のゲート電圧
が利用される。今スタートパルスφS1（第１図）により
スイッチ素子T31（スイッチ素子はサイリスタである）
がオン状態にされ、この時ゲート電位G31はほぼ零Ｖと
なる。一方、ダイオードD21を介したスイッチ素子T21の
ゲート電位G21はダイオードの逆方向となるため、電位
はRLによって電源VGKにより5Vが印加されている。また
ダイオードD31を介したゲートG41はダイオードの順方向
立ち上がり電圧Vdif（約1V）だけ高い電圧、即ち約1Vと
なる。このため発光メモリ素子S21,S31,S41（これも基
本的にサイリスタであるが）のゲート電圧もスイッチ素
子T21,T31,T41のゲートG21,G31,G41の電圧のそれぞれに
対応する電圧5V,0V,2Vに設定される。発光メモリリセッ
トパルスφＲ（１）の電位を零Ｖに設定しておけば、発
光メモリ素子S21,S31,S41のターンオン電圧はそれぞれ
のゲート電位よりVdifだけ高い値、即ち約6V,1V,2Vとな
る。従って、Ch2〜Ch4のDC電圧を1V〜2Vの間設定してお
けば、スイッチ素子アレイSR1のオンされたスイッチ素
子T31に対応する発光メモリ素子S31のみが発光する。こ
の時の発光メモリ素子の電流制限は抵抗RAによって行わ
れ、Ch3のDC電圧に重畳さるな変調信号によって発光メ
モリー素子S31の発光強度が変化し、これが光信号とし
て外部に取り出されることになる。
るスイッチ素子アレイSR1の等価回路である。第２図に
示されたスイッチ素子アレイSR1は隣接するスイッチ素
子T21〜T41間を各々ダイオードD21〜D41に接続したもの
で、転送クロックφ１とφ２の２本の転送クロックにて
シフトレジスタ動作をするスイッチ素子アレイSR1か
ら、その出力としてスイッチ素子T21〜T41のゲート電圧
が利用される。今スタートパルスφS1（第１図）により
スイッチ素子T31（スイッチ素子はサイリスタである）
がオン状態にされ、この時ゲート電位G31はほぼ零Ｖと
なる。一方、ダイオードD21を介したスイッチ素子T21の
ゲート電位G21はダイオードの逆方向となるため、電位
はRLによって電源VGKにより5Vが印加されている。また
ダイオードD31を介したゲートG41はダイオードの順方向
立ち上がり電圧Vdif（約1V）だけ高い電圧、即ち約1Vと
なる。このため発光メモリ素子S21,S31,S41（これも基
本的にサイリスタであるが）のゲート電圧もスイッチ素
子T21,T31,T41のゲートG21,G31,G41の電圧のそれぞれに
対応する電圧5V,0V,2Vに設定される。発光メモリリセッ
トパルスφＲ（１）の電位を零Ｖに設定しておけば、発
光メモリ素子S21,S31,S41のターンオン電圧はそれぞれ
のゲート電位よりVdifだけ高い値、即ち約6V,1V,2Vとな
る。従って、Ch2〜Ch4のDC電圧を1V〜2Vの間設定してお
けば、スイッチ素子アレイSR1のオンされたスイッチ素
子T31に対応する発光メモリ素子S31のみが発光する。こ
の時の発光メモリ素子の電流制限は抵抗RAによって行わ
れ、Ch3のDC電圧に重畳さるな変調信号によって発光メ
モリー素子S31の発光強度が変化し、これが光信号とし
て外部に取り出されることになる。
次にチャネルを切り替えるには、まず一度発光メモリ
リセットパルスφＲ（１）の電位を2V以上に上げるか、
または電流をカットすることによってオン状態の発光メ
モリ素子をオフ状態とする。そして、第３図に示す転送
クロック信号をφ1,φ２（パルスは2V）を第２図の信号
ラインに印加するとスイッチ素子T31をオフ状態、スイ
ッチ素子T41がオン状態に変化し、この転送クロック信
号のパルスの数によって選択したりスイッチ素子Tn1ま
で順次オン状態を転送できる。この後再び発光メモリリ
セットパルスφＲ（１）の電圧を零Ｖに設定すると転送
されたオン状態のスイッチ素子Tn1に対応する発光メモ
リ素子がオンし、すなわちチャネルChnの光信号を外部
に取り出すことができる。
リセットパルスφＲ（１）の電位を2V以上に上げるか、
または電流をカットすることによってオン状態の発光メ
モリ素子をオフ状態とする。そして、第３図に示す転送
クロック信号をφ1,φ２（パルスは2V）を第２図の信号
ラインに印加するとスイッチ素子T31をオフ状態、スイ
ッチ素子T41がオン状態に変化し、この転送クロック信
号のパルスの数によって選択したりスイッチ素子Tn1ま
で順次オン状態を転送できる。この後再び発光メモリリ
セットパルスφＲ（１）の電圧を零Ｖに設定すると転送
されたオン状態のスイッチ素子Tn1に対応する発光メモ
リ素子がオンし、すなわちチャネルChnの光信号を外部
に取り出すことができる。
以上のようなチャネルの選択、切り替えは各スイッチ
素子アレイSR1ごとに独立に行なうことが可能である。
従ってＮヶ存在するスイッチ素子アレイSR1〜SRNは全く
独立に動作させることができる。
素子アレイSR1ごとに独立に行なうことが可能である。
従ってＮヶ存在するスイッチ素子アレイSR1〜SRNは全く
独立に動作させることができる。
第４図に発光メモリ素子アレイの受光素子アレイであ
るフォトダイオードアレイを組み合わせた例をしめす。
ここではチャネル数５の場合を例示している。送信者側
からCh1〜Ch5の放送が流れており、受信者はＡ〜Ｅの５
名である。ここでは送信者と受信者が同数の場合を例示
したが、必ずしもこれに限らず、数は異なっていてもも
ちろんよい。この図ではレンズ系は図示されていない
が、送信者側の光出力が受信者側の対応する位置に集光
されるよう構成されている。受信者はそれぞれ独立に所
望のチャネルを選択する。チャネルCh1〜５の選択の方
法は先に述べたスイッチ素子アレイSR1〜SR5に印加され
る転送クロックパルスにより行なわれ、第４図に示され
たように複数の受信者が同一のチャネルを選択すること
も可能である。
るフォトダイオードアレイを組み合わせた例をしめす。
ここではチャネル数５の場合を例示している。送信者側
からCh1〜Ch5の放送が流れており、受信者はＡ〜Ｅの５
名である。ここでは送信者と受信者が同数の場合を例示
したが、必ずしもこれに限らず、数は異なっていてもも
ちろんよい。この図ではレンズ系は図示されていない
が、送信者側の光出力が受信者側の対応する位置に集光
されるよう構成されている。受信者はそれぞれ独立に所
望のチャネルを選択する。チャネルCh1〜５の選択の方
法は先に述べたスイッチ素子アレイSR1〜SR5に印加され
る転送クロックパルスにより行なわれ、第４図に示され
たように複数の受信者が同一のチャネルを選択すること
も可能である。
本実施例に例示した構成は受信者数と同数のスイッチ
素子アレイと送信者数と同数のチャネル数が必要とな
る。従って、本実施例の発光メモリ素子アレイに必要な
信号線数は電源、GNDを含めて 送信側数＋受信者数×（３＋１）＋２ だけ必要となる。すなわち、必要な信号線数は送信側の
信号線が送信数であり、受信側の信号線は受信者１人当
りスイッチ素子アレイのスタートパルスライン、２本の
転送クロック信号ライン及び発光メモリリセットパルス
ラインであり、その他電源ライン及びアース線が必要と
なる。一方、第６図乃至第７図に示した従来例の発光素
子アレイに必要な信号線数は発光ダイオードの端子を全
て外部に取り出さなければならないため、 送信者数×受信者数＋１ となる。
素子アレイと送信者数と同数のチャネル数が必要とな
る。従って、本実施例の発光メモリ素子アレイに必要な
信号線数は電源、GNDを含めて 送信側数＋受信者数×（３＋１）＋２ だけ必要となる。すなわち、必要な信号線数は送信側の
信号線が送信数であり、受信側の信号線は受信者１人当
りスイッチ素子アレイのスタートパルスライン、２本の
転送クロック信号ライン及び発光メモリリセットパルス
ラインであり、その他電源ライン及びアース線が必要と
なる。一方、第６図乃至第７図に示した従来例の発光素
子アレイに必要な信号線数は発光ダイオードの端子を全
て外部に取り出さなければならないため、 送信者数×受信者数＋１ となる。
今かりに送信者数10、受信者数10の場合を考えると 本実施例:52本 従来例:101本 となり、本実施例と信号線数が従来例の約半数になって
いることがわかる。この差はチャネル数が増加するに従
って大きくなっていく。それ故、本発明による発光メモ
リ素子アレイは多数の信号切り替え等に威力を発揮する
ものである。
いることがわかる。この差はチャネル数が増加するに従
って大きくなっていく。それ故、本発明による発光メモ
リ素子アレイは多数の信号切り替え等に威力を発揮する
ものである。
第５図に第２図に示した等価回路の一部断面図を示
す。（１）は絶縁性を有するGaAS基板であり、（24）は
（１）上にMOVPE法等の方法により成長されたＮ型エピ
タキシャル層、（23）はＰ型エピキシャル層、（22）は
Ｎ型エピキシャル層、（21）はＰ型エピタキシャル層で
ある。この（21）、（22）、（23）、（24）によってPN
PNのサイリスタ構造が形成されている。これらの層を形
成後、ホトエッチング等の方法により第５図に示される
構造を形成する。右側の構造はスイッチ素子T31に、左
側の構造は発光メモリ素子S31に相当する。スイッチ素
子アレイ側の結合用ダイオードはスイッチ素子T31の（2
1）、（22）の層を用いて形成されている。これらの素
子間を接続する配線はアルミニウム及び金等の金属によ
り形成され、抵抗RL、RAは例えばCrとSiOとの混合物を
用いて形成できる。第５図から明らかなように発光メモ
リ素子のスイッチ素子用のサイリスタ、ダイオード等が
同一基板上に形成出来るため、安価で信頼性の高い発光
メモリ素子アレイを形成することが可能である。
す。（１）は絶縁性を有するGaAS基板であり、（24）は
（１）上にMOVPE法等の方法により成長されたＮ型エピ
タキシャル層、（23）はＰ型エピキシャル層、（22）は
Ｎ型エピキシャル層、（21）はＰ型エピタキシャル層で
ある。この（21）、（22）、（23）、（24）によってPN
PNのサイリスタ構造が形成されている。これらの層を形
成後、ホトエッチング等の方法により第５図に示される
構造を形成する。右側の構造はスイッチ素子T31に、左
側の構造は発光メモリ素子S31に相当する。スイッチ素
子アレイ側の結合用ダイオードはスイッチ素子T31の（2
1）、（22）の層を用いて形成されている。これらの素
子間を接続する配線はアルミニウム及び金等の金属によ
り形成され、抵抗RL、RAは例えばCrとSiOとの混合物を
用いて形成できる。第５図から明らかなように発光メモ
リ素子のスイッチ素子用のサイリスタ、ダイオード等が
同一基板上に形成出来るため、安価で信頼性の高い発光
メモリ素子アレイを形成することが可能である。
尚本発明では発光メモリ素子及びシフトレジスタの基
本構成素子としてサイリスタ構造を例示したが、本発明
はこの構造に限定されるものでなく、例えばpn構造の３
層のpnpnpn構造でも全く同じ機能を得ることができる
し、pn構造が４つ以上であったも同様の動作をすること
が知られている。また、pnpnサイリスタ構造に対し、内
部のＰ又はＮ層のかわりに空乏層を用い、サイリスタと
ほぼ同じスイッチング特性を得られるように形成された
静電誘導サイルリスタ〔FCTとも呼ばれる。FCT Field−
controlled thyristor）（S.M.SZe著Physics of Semico
nductor Devices 2nd edition,pp238−240記載）〕と呼
ばれる素子を用いてもよい。
本構成素子としてサイリスタ構造を例示したが、本発明
はこの構造に限定されるものでなく、例えばpn構造の３
層のpnpnpn構造でも全く同じ機能を得ることができる
し、pn構造が４つ以上であったも同様の動作をすること
が知られている。また、pnpnサイリスタ構造に対し、内
部のＰ又はＮ層のかわりに空乏層を用い、サイリスタと
ほぼ同じスイッチング特性を得られるように形成された
静電誘導サイルリスタ〔FCTとも呼ばれる。FCT Field−
controlled thyristor）（S.M.SZe著Physics of Semico
nductor Devices 2nd edition,pp238−240記載）〕と呼
ばれる素子を用いてもよい。
また本実施例ではGaAS基板を使用した例を示したが、
発光波長を変化させたければInP基板ZnSe基板他の基板
を使用してももちろんよく、本発明は使用する材料に限
定されるものではない。
発光波長を変化させたければInP基板ZnSe基板他の基板
を使用してももちろんよく、本発明は使用する材料に限
定されるものではない。
尚本発明の応用例として発光素子アレイと受光素子ア
レイとを組み合わせた場合に限定されるものでなく、例
えば発光メモリ素子からの出力を光ファイバ等に入れる
よう構成されたものにも利用可能である。
レイとを組み合わせた場合に限定されるものでなく、例
えば発光メモリ素子からの出力を光ファイバ等に入れる
よう構成されたものにも利用可能である。
以上に述べてきたように、本発明は発光メモリ素子と
スイッチ素子とが同一基板上に形成された発光メモリ素
子アレイであり、複数の送信光信号を複数の受信者側が
独立に選択することを可能ならしめるものである。また
この発光素子アレイは数多くのチャネル数が存在する場
合でも比較的少ない信号線数で駆動させることができ、
かつ発光メモリ素子とスイッチ素子とが基本的に同一製
造工程で製作可能であることから安価で高信頼な発光メ
モリ素子を得ることができる。
スイッチ素子とが同一基板上に形成された発光メモリ素
子アレイであり、複数の送信光信号を複数の受信者側が
独立に選択することを可能ならしめるものである。また
この発光素子アレイは数多くのチャネル数が存在する場
合でも比較的少ない信号線数で駆動させることができ、
かつ発光メモリ素子とスイッチ素子とが基本的に同一製
造工程で製作可能であることから安価で高信頼な発光メ
モリ素子を得ることができる。
第１図乃至第５図は本発明の実施例を示すものであっ
て、第１図は構成図、第２図は第１図の一部の等価回路
図、第３図はスタートパルスと転送クロック信号との関
係を示す図、第４図は発光メモリ素子アレイを用いた受
光・発光モジュールの構成図、第５図は発光メモリ素子
アレイの一部断面構造図、第６図は従来の発光素子アレ
イの等価回路図、第７図は従来の発光素子アレイによる
受光・発光モジュール構成図である。
て、第１図は構成図、第２図は第１図の一部の等価回路
図、第３図はスタートパルスと転送クロック信号との関
係を示す図、第４図は発光メモリ素子アレイを用いた受
光・発光モジュールの構成図、第５図は発光メモリ素子
アレイの一部断面構造図、第６図は従来の発光素子アレ
イの等価回路図、第７図は従来の発光素子アレイによる
受光・発光モジュール構成図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 駒場 信幸 大阪府大阪市中央区道修町３丁目５番11 号 日本板硝子株式会社内 (56)参考文献 特開 平２−14584（ＪＰ，Ａ) 特開 昭60−201679（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 33/00
Claims (2)
- 【請求項１】スイッチ素子のゲート電圧と、前記スイッ
チ素子に印加される転送クロック信号とにより、第１の
スイッチ素子に設定されたオン状態を第2,第３…第ｎの
スイッチ素子に順次選択的に転送できるようにした複数
のスイッチ素子と、 発光メモリ素子が所定のゲート電圧のとき発光するよう
な電気信号が信号ラインから前記発光メモリ素子に供給
されるようにした、前記複数のスイッチ素子に対応した
複数の発光メモリ素子とを 同一基板上に形成し、前記スイッチ素子のゲート電圧を
前記スイッチ素子に対応する前記発光メモリ素子のゲー
トに印加して、前記複数の発光メモリ素子中の発光させ
るべき発光メモリ素子を前記転送クロック信号により選
択できるようにした発光メモリ素子アレイ。 - 【請求項２】発光メモリ素子アレイと、受光素子を複数
個配列した受光素子アレイとをからなり、前記発光メモ
リ素子アレイの各発光メモリ素子からの各光出力が前記
各発光メモリ素子に対応する位置にある前記受光素子の
各々に入力されるように構成した受光・発光モジュール
において、前記発光メモリ素子アレイが特許請求の範囲
第１項に記載の発光メモリ素子アレイである受光・発光
モジュール。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10693290A JP2769023B2 (ja) | 1990-04-23 | 1990-04-23 | 発光メモリ素子アレイ、及びそれを用いた受光・発光モジュール |
| EP19900308094 EP0410695B1 (en) | 1989-07-25 | 1990-07-24 | Light-emitting device |
| DE1990633837 DE69033837T2 (de) | 1989-07-25 | 1990-07-24 | Lichtemittierende Vorrichtung |
| US07/557,389 US5177405A (en) | 1989-07-25 | 1990-07-24 | Self-scanning, light-emitting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10693290A JP2769023B2 (ja) | 1990-04-23 | 1990-04-23 | 発光メモリ素子アレイ、及びそれを用いた受光・発光モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH045872A JPH045872A (ja) | 1992-01-09 |
| JP2769023B2 true JP2769023B2 (ja) | 1998-06-25 |
Family
ID=14446176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10693290A Expired - Fee Related JP2769023B2 (ja) | 1989-07-25 | 1990-04-23 | 発光メモリ素子アレイ、及びそれを用いた受光・発光モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2769023B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11192744A (ja) | 1997-12-29 | 1999-07-21 | Canon Inc | Ｌｅｄアレイ駆動装置および方法 |
| JPH11340498A (ja) | 1998-05-29 | 1999-12-10 | Canon Inc | 駆動制御装置および画像記録装置 |
| JP2000203078A (ja) | 1999-01-18 | 2000-07-25 | Canon Inc | 駆動制御装置および駆動制御方法 |
| US6262758B1 (en) | 1999-01-18 | 2001-07-17 | Canon Kabushiki Kaisha | Image formation apparatus with clock circuit for driving recording chips |
| US6563526B1 (en) | 1999-01-22 | 2003-05-13 | Canon Kabushiki Kaisha | Image formation apparatus |
| JP2001102626A (ja) | 1999-07-28 | 2001-04-13 | Canon Inc | Ｌｅｄチップ、ｌｅｄアレイチップ、ｌｅｄアレイヘッド及び画像形成装置 |
| JP2001096805A (ja) | 1999-07-29 | 2001-04-10 | Canon Inc | フレキシブルケーブルおよびフレキシブルケーブルの装着方法、ならびに、フレキシブルケーブルを有する半導体素子あるいはｌｅｄアレイヘッド、およびｌｅｄヘッドを有する画像形成装置 |
| US7042591B1 (en) | 1999-07-30 | 2006-05-09 | Canon Kabushiki Kaisha | Image exposure apparatus and image forming apparatus |
| US6710794B1 (en) | 1999-08-31 | 2004-03-23 | Canon Kabushiki Kaisha | Light print head |
| JP4693199B2 (ja) | 1999-09-20 | 2011-06-01 | キヤノン株式会社 | 記録装置 |
| JP2001096802A (ja) | 1999-10-04 | 2001-04-10 | Canon Inc | Ｌｅｄアレーヘッドの製造方法 |
| JP4289743B2 (ja) | 1999-10-26 | 2009-07-01 | キヤノン株式会社 | 画像形成装置 |
| JP4292747B2 (ja) * | 2002-02-25 | 2009-07-08 | 富士ゼロックス株式会社 | 発光サイリスタおよび自己走査型発光素子アレイ |
| JP4817774B2 (ja) | 2005-09-14 | 2011-11-16 | 株式会社沖データ | 半導体複合装置光プリントヘッドおよび画像形成装置 |
-
1990
- 1990-04-23 JP JP10693290A patent/JP2769023B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH045872A (ja) | 1992-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0410695B1 (en) | Light-emitting device | |
| JP2769023B2 (ja) | 発光メモリ素子アレイ、及びそれを用いた受光・発光モジュール | |
| JP2577089B2 (ja) | 発光装置およびその駆動方法 | |
| US5552328A (en) | Method of fabrication of porous silicon light emitting diode arrays | |
| TW200305294A (en) | Light-emitting device having PNPN structure and light-emitting device array | |
| GB2133620A (en) | Dual wavelength optical source | |
| JP2790631B2 (ja) | 自己走査形発光素子アレイ | |
| JP2683781B2 (ja) | 発光装置 | |
| EP0678982B1 (en) | Semiconductor light emitting element driving circuit | |
| JPH0992885A (ja) | 面発光素子および自己走査型発光装置 | |
| JP2784052B2 (ja) | 自己走査型発光素子アレイおよびその駆動方法 | |
| JP2846135B2 (ja) | 発光素子アレイの駆動方法 | |
| JP5086345B2 (ja) | 発光素子アレイ、発光装置および画像形成装置 | |
| US6452342B1 (en) | Self-scanning light-emitting device | |
| JP5432324B2 (ja) | 発光素子アレイ、発光装置および画像形成装置 | |
| US8742824B2 (en) | Driver circuit for driving a row of switch elements such as light emitting thyristors, drive apparatus incorporating the driver circuit, and image forming apparatus | |
| JP4885760B2 (ja) | 発光素子アレイ、発光装置および画像形成装置 | |
| JP2859649B2 (ja) | 発光・受光モジュール | |
| US5321294A (en) | Shift register having optically bistable elements coupled by an optical waveguide layer | |
| JP2744504B2 (ja) | 自己走査型発光素子アレイ | |
| KR20010072325A (ko) | 외부 발광 효율을 높인 단면 발광 소자 및 이것을 사용한자기 주사형 발광 소자 어레이 | |
| JP2888910B2 (ja) | 光信号の読み取り方法及びこれに使用するスイッチ素子アレイ | |
| JP3212498B2 (ja) | 自己走査型発光装置およびその静電破壊防止用保護回路 | |
| JP2738598B2 (ja) | 光半導体素子の駆動回路 | |
| JP3975613B2 (ja) | 端面発光サイリスタおよび自己走査型発光装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080410 Year of fee payment: 10 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080410 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080410 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |