JPH045872A - 発光メモリ素子アレイ、及びそれを用いた受光・発光モジュール - Google Patents
発光メモリ素子アレイ、及びそれを用いた受光・発光モジュールInfo
- Publication number
- JPH045872A JPH045872A JP2106932A JP10693290A JPH045872A JP H045872 A JPH045872 A JP H045872A JP 2106932 A JP2106932 A JP 2106932A JP 10693290 A JP10693290 A JP 10693290A JP H045872 A JPH045872 A JP H045872A
- Authority
- JP
- Japan
- Prior art keywords
- light
- emitting
- memory element
- emitting memory
- element array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims description 10
- 230000003287 optical effect Effects 0.000 abstract description 6
- 238000000605 extraction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 9
- 230000006870 function Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 238000003491 array Methods 0.000 description 4
- 101100202589 Drosophila melanogaster scrib gene Proteins 0.000 description 1
- 241000863814 Thyris Species 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はチャネルセレクタ等に使用でき、且つ集積化可
能な、発光位置を選択できる発光メモリ素子アレイ、及
びその発光メモリ素子アレイを用いた発光・受光モジュ
ールに関する。
能な、発光位置を選択できる発光メモリ素子アレイ、及
びその発光メモリ素子アレイを用いた発光・受光モジュ
ールに関する。
［従来の技術］
交換器は多数の送信者と多数の受信者間でチャネルの選
択を任意に行いたい場合、必要な装置である。しかし電
気的な交換器は配線が複雑になること、高周波になると
配線がアンテナとして働き、クロス１−−りが発生する
といった欠点があった。
択を任意に行いたい場合、必要な装置である。しかし電
気的な交換器は配線が複雑になること、高周波になると
配線がアンテナとして働き、クロス１−−りが発生する
といった欠点があった。
そのため近年、光を用いた交換器が注目を浴びている。
この光交換器の一例を第６図及び第７図に示す。本図は
送信者３×受信者３の交換器を示し、動作原理を説明す
るため最も簡単な構成としている。ＴＩ、Ｔ２、Ｔ３が
送信側であり、Ｒ１、Ｒ２、Ｒ３が受信側である。ＤＩ
ｌ〜Ｄ３３は発光ダイオードであり、Ｐｌ、Ｒ２、Ｒ３
は受光トランジスタである。発光ダイオードの選択はス
イッチ３１１〜Ｓ３３によって行われる。第７図におい
て、（１０）は発光ダイオードアレイであり、（１１）
はレンズ、（１２）は受光トランジスタアレイを表す。
送信者３×受信者３の交換器を示し、動作原理を説明す
るため最も簡単な構成としている。ＴＩ、Ｔ２、Ｔ３が
送信側であり、Ｒ１、Ｒ２、Ｒ３が受信側である。ＤＩ
ｌ〜Ｄ３３は発光ダイオードであり、Ｐｌ、Ｒ２、Ｒ３
は受光トランジスタである。発光ダイオードの選択はス
イッチ３１１〜Ｓ３３によって行われる。第７図におい
て、（１０）は発光ダイオードアレイであり、（１１）
はレンズ、（１２）は受光トランジスタアレイを表す。
レンズによって発光ダイオードと受光位置が１対１に対
応づけられている。
応づけられている。
この光交換器に要求される機能として、受信側が好みの
送信側を独立して選択できることが挙げられる。第６図
ではスイッチ５ｌｉ−８３３を独立して選択することに
よってこの機能を達成することができる。
送信側を独立して選択できることが挙げられる。第６図
ではスイッチ５ｌｉ−８３３を独立して選択することに
よってこの機能を達成することができる。
しかしながらこのスイッチは８１１〜Ｓ３３を発光ダイ
オードと同一基板トに形成することは困難である。この
ため、別にスイッチ素子アレイを作成し、発光ダイオー
ドに近接して設け、ボンディング等の技術によっ′ζ接
続するかまたは発光ダイオードの端子を全て外部に取り
出し電気的に結線する等の構成になる。前者の構成では
発光ダイオードアレイの面積が大きくなってしまうと同
時に組立コストがかなり高くなるという欠点がある。ま
た後者の構成では発光素子の数か増えてくると外部に取
り出す配線量が膨大になり、現実的な発光素子数ひいて
はチャネル数が限定されるという欠点があった。
オードと同一基板トに形成することは困難である。この
ため、別にスイッチ素子アレイを作成し、発光ダイオー
ドに近接して設け、ボンディング等の技術によっ′ζ接
続するかまたは発光ダイオードの端子を全て外部に取り
出し電気的に結線する等の構成になる。前者の構成では
発光ダイオードアレイの面積が大きくなってしまうと同
時に組立コストがかなり高くなるという欠点がある。ま
た後者の構成では発光素子の数か増えてくると外部に取
り出す配線量が膨大になり、現実的な発光素子数ひいて
はチャネル数が限定されるという欠点があった。
（課題を解決するための手段〕
本発明は、」−記欠点を解決するためになされたもので
あって、スイッチング動作のゲート電圧を順次変化でき
るスイ・シチ素子に転送クロック信号を加え、スイッチ
素子のオン状態を他のスイッチ素子に順次選択的に転送
できるスイッチ素子アレイを用いて発光メモリ素子の発
光位置を選択可能にした発光メモリ素子アレイ、及びそ
の発光メモリ素子アレイと受光素子アレイとを組合せた
発光・受光モジュールを提供する。ここで発光メモリ素
子とは発光情報を該素子に占き込むことができ、かつ書
き込まれた発光情報を書き込み信号が終了した後でも保
持する機能を有する発光素子を意味する。
あって、スイッチング動作のゲート電圧を順次変化でき
るスイ・シチ素子に転送クロック信号を加え、スイッチ
素子のオン状態を他のスイッチ素子に順次選択的に転送
できるスイッチ素子アレイを用いて発光メモリ素子の発
光位置を選択可能にした発光メモリ素子アレイ、及びそ
の発光メモリ素子アレイと受光素子アレイとを組合せた
発光・受光モジュールを提供する。ここで発光メモリ素
子とは発光情報を該素子に占き込むことができ、かつ書
き込まれた発光情報を書き込み信号が終了した後でも保
持する機能を有する発光素子を意味する。
すなわち、本発明の第１は、スイッチ素子のゲート電圧
と、前記スイッチ素子に印加される転送クロック信号と
により、第１のスイッチ素子に設定されたオン状態を第
２．第３・・・第ｎのスイッチ素子に順次選択的に転送
できるようにした複数のスイッチ素子と、 発光メモリ素子が所定のゲート電圧のとき発光するよう
な電気信号が信号ラインから前記発光メモリ素子に供給
されるようにした、前記複数のスイッチ素子に対応した
複数の発光メモリ素子とを同一基板上に形成し、前記ス
イッチ素子のゲート電圧を前記スイッチ素子に対応する
前記発光メモリ素子のゲートに印加して、前記複数の発
光メモリ素子中の発光させるべき発光メモリ素子を前記
転送クロック信号により選択できるようにした発光メモ
リ素子アレイである。
と、前記スイッチ素子に印加される転送クロック信号と
により、第１のスイッチ素子に設定されたオン状態を第
２．第３・・・第ｎのスイッチ素子に順次選択的に転送
できるようにした複数のスイッチ素子と、 発光メモリ素子が所定のゲート電圧のとき発光するよう
な電気信号が信号ラインから前記発光メモリ素子に供給
されるようにした、前記複数のスイッチ素子に対応した
複数の発光メモリ素子とを同一基板上に形成し、前記ス
イッチ素子のゲート電圧を前記スイッチ素子に対応する
前記発光メモリ素子のゲートに印加して、前記複数の発
光メモリ素子中の発光させるべき発光メモリ素子を前記
転送クロック信号により選択できるようにした発光メモ
リ素子アレイである。
また、本発明の第２は前記発光メモリ素子アレイと受光
素子を複数個配列した受光素子アレイとをからなり、前
記発光メモリ素子アレイの各発光メモリ素子からの各光
出力が前記各発光メモリ素子に対応する位置にある前記
受光素子の各々に入力されるよ・うに構成した受光・発
光モジュールである。
素子を複数個配列した受光素子アレイとをからなり、前
記発光メモリ素子アレイの各発光メモリ素子からの各光
出力が前記各発光メモリ素子に対応する位置にある前記
受光素子の各々に入力されるよ・うに構成した受光・発
光モジュールである。
（作用〕
本発明はスイッチング動作のゲート電圧を順次変化でき
る素子に転送クロック信号を加えることにより、スイッ
チ素子のオン状態を他のスイッチ素子に順次選択的に転
送できるスイッチ素子アレイと発光メモリ素子アレイと
を用いることにより、発光位置を選択可能とした発光メ
モリ素子アレイを小型化、外部取出し配線数の低減、お
よび組立の簡易化等が可能となり、また、スイッチ素子
アレイと発光メモリ素子アレイとが基本的に同一工程で
製造できるので、集積化が容易となる。
る素子に転送クロック信号を加えることにより、スイッ
チ素子のオン状態を他のスイッチ素子に順次選択的に転
送できるスイッチ素子アレイと発光メモリ素子アレイと
を用いることにより、発光位置を選択可能とした発光メ
モリ素子アレイを小型化、外部取出し配線数の低減、お
よび組立の簡易化等が可能となり、また、スイッチ素子
アレイと発光メモリ素子アレイとが基本的に同一工程で
製造できるので、集積化が容易となる。
第１図は本発明の基本構成図である。ｃｈｉ〜ＣｈＮは
送信側のチャネル番号であり、φ３（１）〜φ、（Ｎ）
はスイッチ素子のオン状態を各スイッチ素子に順次選択
的に転送できるスイッチ素子アレイＳＲＩ〜ＳＲＮのス
タートパルスであり、φ、（１）〜φ＋ （Ｎ）、φ２
（１）〜φ２（Ｎ）は転送クロックパルスである。
送信側のチャネル番号であり、φ３（１）〜φ、（Ｎ）
はスイッチ素子のオン状態を各スイッチ素子に順次選択
的に転送できるスイッチ素子アレイＳＲＩ〜ＳＲＮのス
タートパルスであり、φ、（１）〜φ＋ （Ｎ）、φ２
（１）〜φ２（Ｎ）は転送クロックパルスである。
Ｓｌｌ〜ＳＮＮは発光メモリ素子の番号であり、ＲＡは
発光メモリ素子の電流制限抵抗である。φｌ１（１）〜
φＲ（Ｎ）は発光メモリ素子のリセットパルスである。
発光メモリ素子の電流制限抵抗である。φｌ１（１）〜
φＲ（Ｎ）は発光メモリ素子のリセットパルスである。
第２図は発光メモリ素子ＳＺＩ＋ ８３１＋ ”４１
とこれに対応するスイッチ素子アレイＳＲＩの等価回路
である。第２図に示されたスイッチ素子アレイ ＳＲＩ
は隣接するスイッチ素子Ｔｚ＋〜Ｔａ＋間を各々ダイオ
ードＩ］ｚ＋〜０４１に接続したもので、転送クロック
φ、とφ２の２本の転送クロックにてシフトレジスタ動
作をするスイッチ素子アレイＳＲＩから、その出力とし
てスイッチ素子ＴＲＩ〜Ｔ＋＋＋のゲート電圧が利用さ
れる。今スタートパルスφ５．（第１図）によりスイッ
チ素子Ｔ３１（スイッチ素子はサイリスクである）がオ
ン状態にされ、この時ゲート電位Ｇ３はほぼ零Ｖとなる
。一方、ダイオードＤ２＋を介したスイッチ素子Ｔ２１
のゲート電位Ｇｅｌはダイオードの逆方向となるため、
電位はＲ，、によって電源ＶＧＸにより５ｖが印加され
ている。またダイオード０３１を介したゲートＧ４１
はダイオードの順方向立ち上がり電圧Ｖａｒｔ （約Ｉ
Ｖ）だけ高い電圧、即ち約１■となる。このため発光メ
モリ素子５ｅｌｌ ５３１１３４１（これも基本的にサ
イリスタであるが）のゲート電圧もスイッチ素子７２１
１７３１． Ｔｌ１１のゲートＧ２１゜Ｇｆｆｌ＋ ｃ
４＋ の電圧のそれぞれに対応する電圧５ｖＯＶ、２Ｖ
に設定される。発光メモリリセットパルスφＲ（１）の
電位を零■に設定しておけば、発光メモリ素子Ｓ２１．
３３１． Ｓ４１のターンオン電圧はそれぞれのゲー
ト電位よりＶａｒｆだけ高い値、即ち約６Ｖ、 ＩＶ、
２Ｖとなる。従ッテ、Ｃｈ２〜Ｃｈ４ノＤＣ電圧を１
ｖ〜２ｖの間設定しておけば、スイッチ素子アレイＳＲ
Ｉのオンされたスイッチ素子Ｔ１１に対応する発光メモ
リ素子Ｓ３１のみが発光する。この時の発光メモリ素子
の電流制限は抵抗ＲＡによって行われ、Ｃｈ３のＤＣ電
圧に重畳された変調信号によって発光メモリー素子５３
＋ の発光強度が変化し、これが光信号出力として外部
に取り出されることになる。
とこれに対応するスイッチ素子アレイＳＲＩの等価回路
である。第２図に示されたスイッチ素子アレイ ＳＲＩ
は隣接するスイッチ素子Ｔｚ＋〜Ｔａ＋間を各々ダイオ
ードＩ］ｚ＋〜０４１に接続したもので、転送クロック
φ、とφ２の２本の転送クロックにてシフトレジスタ動
作をするスイッチ素子アレイＳＲＩから、その出力とし
てスイッチ素子ＴＲＩ〜Ｔ＋＋＋のゲート電圧が利用さ
れる。今スタートパルスφ５．（第１図）によりスイッ
チ素子Ｔ３１（スイッチ素子はサイリスクである）がオ
ン状態にされ、この時ゲート電位Ｇ３はほぼ零Ｖとなる
。一方、ダイオードＤ２＋を介したスイッチ素子Ｔ２１
のゲート電位Ｇｅｌはダイオードの逆方向となるため、
電位はＲ，、によって電源ＶＧＸにより５ｖが印加され
ている。またダイオード０３１を介したゲートＧ４１
はダイオードの順方向立ち上がり電圧Ｖａｒｔ （約Ｉ
Ｖ）だけ高い電圧、即ち約１■となる。このため発光メ
モリ素子５ｅｌｌ ５３１１３４１（これも基本的にサ
イリスタであるが）のゲート電圧もスイッチ素子７２１
１７３１． Ｔｌ１１のゲートＧ２１゜Ｇｆｆｌ＋ ｃ
４＋ の電圧のそれぞれに対応する電圧５ｖＯＶ、２Ｖ
に設定される。発光メモリリセットパルスφＲ（１）の
電位を零■に設定しておけば、発光メモリ素子Ｓ２１．
３３１． Ｓ４１のターンオン電圧はそれぞれのゲー
ト電位よりＶａｒｆだけ高い値、即ち約６Ｖ、 ＩＶ、
２Ｖとなる。従ッテ、Ｃｈ２〜Ｃｈ４ノＤＣ電圧を１
ｖ〜２ｖの間設定しておけば、スイッチ素子アレイＳＲ
Ｉのオンされたスイッチ素子Ｔ１１に対応する発光メモ
リ素子Ｓ３１のみが発光する。この時の発光メモリ素子
の電流制限は抵抗ＲＡによって行われ、Ｃｈ３のＤＣ電
圧に重畳された変調信号によって発光メモリー素子５３
＋ の発光強度が変化し、これが光信号出力として外部
に取り出されることになる。
次にチャネルを切り替えるには、まず−度発光メモリリ
セットパルスφ。（１）の電位を２■以」二に上げるか
、または電流をカットすることによってオン状態の発光
メモリ素子をオフ状態とする。
セットパルスφ。（１）の電位を２■以」二に上げるか
、または電流をカットすることによってオン状態の発光
メモリ素子をオフ状態とする。
そして、第３図に示す転送クロック信号をφ、７φ２
（パルスは２Ｖ）を第２図の信号ラインに印加するとス
イッチ素子ＴＲＩをオフ状態、スイッチ素子Ｔ４１がオ
ン状態に変化し、この転送り口・ンク信号のパルスの数
によって選択したりスイ・ノチ素子Ｔ、、ｌまで順次オ
ン状態を転送できる。この後再び発光メモリリセッ１−
パルスφＲ（１）の電圧を零■に設定すると転送された
オン状態のスイ・ソチ素子Ｔ。１に対応する発光メモリ
素子がオンし、すなわちチャネルｃｈ、の光信号を外部
に取り出すことができる。
（パルスは２Ｖ）を第２図の信号ラインに印加するとス
イッチ素子ＴＲＩをオフ状態、スイッチ素子Ｔ４１がオ
ン状態に変化し、この転送り口・ンク信号のパルスの数
によって選択したりスイ・ノチ素子Ｔ、、ｌまで順次オ
ン状態を転送できる。この後再び発光メモリリセッ１−
パルスφＲ（１）の電圧を零■に設定すると転送された
オン状態のスイ・ソチ素子Ｔ。１に対応する発光メモリ
素子がオンし、すなわちチャネルｃｈ、の光信号を外部
に取り出すことができる。
以上のようなチャネルの選択、切り替えは各スイッチ素
子アレイ５Ｒ−１ごとに独立に行うことが可能である。
子アレイ５Ｒ−１ごとに独立に行うことが可能である。
従ってＮヶ存在するスイッチ素子アレイＳｌ？１〜Ｓｌ
？Ｎは全く独立に動作させることができる。
？Ｎは全く独立に動作させることができる。
第４図に発光メモリ素子アレイと受光素子アレイである
フォトダイオードアレイを組み合わせた例をしめす。こ
こではチャネル数５の場合を例示している。送信者側か
らＣｈｉ〜Ｃｈ５の放送が流れており、受信者はＡ−Ｅ
の５名である。ここでは送信者と受信者が同数の場合を
例示したが、必ずしもこれに限られず、数は異なってい
てももちろんよい。この図ではレンズ系は図示されてい
ないが、送信者側の光出力が受信者側の対応する位置に
集光されるよう構成されている。受信者はそれぞれ独立
に所望のチャネルを選択する。チャネルＣｈｌ〜５の選
択の方法は先に述べたスイッチ素子アレイＳＲＩ〜ＳＲ
５に印加される転送クロックパルスにより行なわれ、第
４図に示されたように複数の受信者が同一のチャネルを
選択することも可能である。
フォトダイオードアレイを組み合わせた例をしめす。こ
こではチャネル数５の場合を例示している。送信者側か
らＣｈｉ〜Ｃｈ５の放送が流れており、受信者はＡ−Ｅ
の５名である。ここでは送信者と受信者が同数の場合を
例示したが、必ずしもこれに限られず、数は異なってい
てももちろんよい。この図ではレンズ系は図示されてい
ないが、送信者側の光出力が受信者側の対応する位置に
集光されるよう構成されている。受信者はそれぞれ独立
に所望のチャネルを選択する。チャネルＣｈｌ〜５の選
択の方法は先に述べたスイッチ素子アレイＳＲＩ〜ＳＲ
５に印加される転送クロックパルスにより行なわれ、第
４図に示されたように複数の受信者が同一のチャネルを
選択することも可能である。
本実施例に例示した構成は受信者数と同数のスイッチ素
子アレイと送信者数と同数のチャネル数が必要となる。
子アレイと送信者数と同数のチャネル数が必要となる。
従って、本実施例の発光メモリ素子アレイに必要な信号
線数は電源、ＧＮＤを含めて 送信側数」−受信者数Ｘ（３−１−１）＋またけ必要と
なる。すなわち、必要な信号線数は送信側の信号線が送
信数であり、受信側の信号線は受信者１人当りスイッチ
素子アレイのスタートパルスライン、２木の転送クロッ
ク信号ライン及び発光メモリリセットパルスラインであ
り、その他電源ライン及びアース線が必要となる。一方
、第６図乃至第７図に示した従来例の発光素子アレイに
必要な信号線数は発光ダイオードの端子を全て外部に取
り出さなければならないため、送信者数×受信者数＋１ となる。
線数は電源、ＧＮＤを含めて 送信側数」−受信者数Ｘ（３−１−１）＋またけ必要と
なる。すなわち、必要な信号線数は送信側の信号線が送
信数であり、受信側の信号線は受信者１人当りスイッチ
素子アレイのスタートパルスライン、２木の転送クロッ
ク信号ライン及び発光メモリリセットパルスラインであ
り、その他電源ライン及びアース線が必要となる。一方
、第６図乃至第７図に示した従来例の発光素子アレイに
必要な信号線数は発光ダイオードの端子を全て外部に取
り出さなければならないため、送信者数×受信者数＋１ となる。
今かりに送信者数１０、受信者数１０の場合を考えると
本実施例：５２本
従来例：１０１本
となり、本実施例の信号線数が従来例の約半数になって
いることがわかる。この差はチャネル数が増加するに従
って大きくなっていく。それ故、本発明による発光メモ
リ素子アレイは多量の信号切り替え等に威力を発揮する
ものである。
いることがわかる。この差はチャネル数が増加するに従
って大きくなっていく。それ故、本発明による発光メモ
リ素子アレイは多量の信号切り替え等に威力を発揮する
ものである。
第５図に第２図に示した等価回路の一部断面図を示す。
（１）は絶縁性を有するＧａＡ、基板であり、（２４）
は（１）上にＭＯＶＰＥ法等の方法により成長されたＮ
型エピタキシャル層、（２３）はＰ型エピタキシャル層
、（２２）はＮ型エピタキシャル層、（２１）はＰ型エ
ピタキシャル層である。この（２１）、（２２）、（２
３）、（２４）によってＰＮＰＮのサイリスク構造が形
成されている。これらの層を形成後、ホトエツチング等
の方法により第５図に示される構造を形成する。
は（１）上にＭＯＶＰＥ法等の方法により成長されたＮ
型エピタキシャル層、（２３）はＰ型エピタキシャル層
、（２２）はＮ型エピタキシャル層、（２１）はＰ型エ
ピタキシャル層である。この（２１）、（２２）、（２
３）、（２４）によってＰＮＰＮのサイリスク構造が形
成されている。これらの層を形成後、ホトエツチング等
の方法により第５図に示される構造を形成する。
右側の構造はスイッチ素子Ｔ３＋に、左側の構造は発光
メモリ素子Ｓ３１に相当する。スイッチ素子アレイ側の
結合用ダイオードはスイッチ素子Ｔ３＋の（２１）、（
２２）の層を用いて形成されている。これらの素子間を
接続する配線はアルミニウム及び金等の金属により形成
され、抵抗Ｒ，，、ＲＡは例えばＣｒとＳｔＯとの混合
物を用いて形成できる。第５図から明らかなように発光
メモリ素子とスイッチ素子用のサイリスク、ダイオード
等が同一基板上に形成出来るため、安価で信頼性の高い
発光メモリ素子アレイを形成することが可能である。
メモリ素子Ｓ３１に相当する。スイッチ素子アレイ側の
結合用ダイオードはスイッチ素子Ｔ３＋の（２１）、（
２２）の層を用いて形成されている。これらの素子間を
接続する配線はアルミニウム及び金等の金属により形成
され、抵抗Ｒ，，、ＲＡは例えばＣｒとＳｔＯとの混合
物を用いて形成できる。第５図から明らかなように発光
メモリ素子とスイッチ素子用のサイリスク、ダイオード
等が同一基板上に形成出来るため、安価で信頼性の高い
発光メモリ素子アレイを形成することが可能である。
尚本発明では発光メモリ素子及びシフトレジスタの基本
構成素子としてサイリスク構造を例示したが、本発明は
この構造に限定されるものでなく、例えばｐｎ構造の３
層のｐｎｐｎｐｎ構造でも全く同じ機能を得ることがで
きるし、ｐｎ構造が４つ以上であったも同様の動作をす
ることが知られている。また、ｐｎｐｎサイリスク構造
に対し、内部のＰ又はＮ層のかわりに空乏層を用い、サ
イリスタとほぼ同じスイッチング特性を得られるように
形成された静電誘導サイリスクＣＦＣＴとも呼ばれる。
構成素子としてサイリスク構造を例示したが、本発明は
この構造に限定されるものでなく、例えばｐｎ構造の３
層のｐｎｐｎｐｎ構造でも全く同じ機能を得ることがで
きるし、ｐｎ構造が４つ以上であったも同様の動作をす
ることが知られている。また、ｐｎｐｎサイリスク構造
に対し、内部のＰ又はＮ層のかわりに空乏層を用い、サ
イリスタとほぼ同じスイッチング特性を得られるように
形成された静電誘導サイリスクＣＦＣＴとも呼ばれる。
ＦＣＴＦｉｅｌｄ−ｃｏｎｔｒｏｌｌｅｄ ｔｈｙｒｉ
ｓｔｏｒ）（Ｓ、Ｍ、Ｓｚ９著ＰｈｙｓｉｃＳｏｆ Ｓ
ｅｍ１ｃｏｎｄｕｃｔｏｒ Ｉ）ｅｖｉｃｅｓ ２ｎｄ
ｅｄｉｔｊｏｎ、ｐｐ２３８２４０記載）〕と呼ばれ
る素子を用いてもよい。
ｓｔｏｒ）（Ｓ、Ｍ、Ｓｚ９著ＰｈｙｓｉｃＳｏｆ Ｓ
ｅｍ１ｃｏｎｄｕｃｔｏｒ Ｉ）ｅｖｉｃｅｓ ２ｎｄ
ｅｄｉｔｊｏｎ、ｐｐ２３８２４０記載）〕と呼ばれ
る素子を用いてもよい。
また本実施例ではＧ −Ａ ｓ基板を使用した例を示し
たが、発光波長を変化させたげればＩｎＰ基板Ｚｎ５ｅ
基板他の基板を使用してももちろんよく、本発明は使用
する材料に限定されるものではない。
たが、発光波長を変化させたげればＩｎＰ基板Ｚｎ５ｅ
基板他の基板を使用してももちろんよく、本発明は使用
する材料に限定されるものではない。
尚本発明の応用例として発光素子アレイと受光素子アレ
イとを組み合わせた場合に限定されるものでな（、例え
ば発光メモリ素子からの出力を光ファイバ等に入れるよ
う構成されたものにも利用可能である。
イとを組み合わせた場合に限定されるものでな（、例え
ば発光メモリ素子からの出力を光ファイバ等に入れるよ
う構成されたものにも利用可能である。
（発明の効果］
以りに述べてきたように、本発明は発光メモリ素子とス
イッチ素子とが同一基板上に形成された発光メモリ素子
アレイであり、複数の送信光信号を複数の受信者側が独
立に選択することを可能ならしめるものである。またこ
の発光素子アレイは数多くのチャネル数が存在する場合
でも比較的少ない信号線数で駆動させることができ、か
つ発光メモリ素子とスイッチ素子とが基本的に同一製造
工程で製作可能であることから安価で高信頼な発光メモ
リ素子を得ることができる。
イッチ素子とが同一基板上に形成された発光メモリ素子
アレイであり、複数の送信光信号を複数の受信者側が独
立に選択することを可能ならしめるものである。またこ
の発光素子アレイは数多くのチャネル数が存在する場合
でも比較的少ない信号線数で駆動させることができ、か
つ発光メモリ素子とスイッチ素子とが基本的に同一製造
工程で製作可能であることから安価で高信頼な発光メモ
リ素子を得ることができる。
第１図乃至第５図は本発明の実施例を示すものであって
、第１図は構成図、第２図は第１図の一部３ 部の等価回路図、第３図はスタートパルスと転送クロッ
ク信号との関係を示す図、第４図は発光メモリ素子アレ
イを用いた受光・発光モジュールの構成図、第５図は発
光メモリ素子アレイの一部断面構造図、第６図は従来の
発光素子アレイの等価回路図、第７図は従来の発光素子
アレイによる受光・発光モジュール構成図である。 工５ 第 図
、第１図は構成図、第２図は第１図の一部３ 部の等価回路図、第３図はスタートパルスと転送クロッ
ク信号との関係を示す図、第４図は発光メモリ素子アレ
イを用いた受光・発光モジュールの構成図、第５図は発
光メモリ素子アレイの一部断面構造図、第６図は従来の
発光素子アレイの等価回路図、第７図は従来の発光素子
アレイによる受光・発光モジュール構成図である。 工５ 第 図
Claims (2)
- （１）スイッチ素子のゲート電圧と、前記スイッチ素子
に印加される転送クロック信号とにより、第１のスイッ
チ素子に設定されたオン状態を第２、第３・・・第ｎの
スイッチ素子に順次選択的に転送できるようにした複数
のスイッチ素子と、 発光メモリ素子が所定のゲート電圧のとき発光するよう
な電気信号が信号ラインから前記発光メモリ素子に供給
されるようにした、前記複数のスイッチ素子に対応した
複数の発光メモリ素子とを同一基板上に形成し、前記ス
イッチ素子のゲート電圧を前記スイッチ素子に対応する
前記発光メモリ素子のゲートに印加して、前記複数の発
光メモリ素子中の発光させるべき発光メモリ素子を前記
転送りロック信号により選択できるようにした発光メモ
リ素子アレイ。 - （２）発光メモリ素子アレイと、受光素子を複数個配列
した受光素子アレイとをからなり、前記発光メモリ素子
アレイの各発光メモリ素子からの各光出力が前記各発光
メモリ素子に対応する位置にある前記受光素子の各々に
入力されるように構成した受光・発光モジュールにおい
て、前記発光メモリ素子アレイが特許請求の範囲第１項
に記載の発光メモリ素子アレイである受光・発光モジュ
ール。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10693290A JP2769023B2 (ja) | 1990-04-23 | 1990-04-23 | 発光メモリ素子アレイ、及びそれを用いた受光・発光モジュール |
| US07/557,389 US5177405A (en) | 1989-07-25 | 1990-07-24 | Self-scanning, light-emitting device |
| DE69033837T DE69033837T2 (de) | 1989-07-25 | 1990-07-24 | Lichtemittierende Vorrichtung |
| EP19900308094 EP0410695B1 (en) | 1989-07-25 | 1990-07-24 | Light-emitting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10693290A JP2769023B2 (ja) | 1990-04-23 | 1990-04-23 | 発光メモリ素子アレイ、及びそれを用いた受光・発光モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH045872A true JPH045872A (ja) | 1992-01-09 |
| JP2769023B2 JP2769023B2 (ja) | 1998-06-25 |
Family
ID=14446176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10693290A Expired - Fee Related JP2769023B2 (ja) | 1989-07-25 | 1990-04-23 | 発光メモリ素子アレイ、及びそれを用いた受光・発光モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2769023B2 (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1029691A2 (en) | 1999-01-18 | 2000-08-23 | Canon Kabushiki Kaisha | An image forming apparatus and a method for controlling the same |
| US6262758B1 (en) | 1999-01-18 | 2001-07-17 | Canon Kabushiki Kaisha | Image formation apparatus with clock circuit for driving recording chips |
| US6392615B1 (en) | 1997-12-29 | 2002-05-21 | Canon Kabushiki Kaisha | Drive apparatus and method of light emission element array |
| US6442361B1 (en) | 1999-10-26 | 2002-08-27 | Canon Kabushiki Kaisha | Variable speed image formation apparatus and method |
| US6461883B1 (en) | 1999-10-04 | 2002-10-08 | Canon Kabushiki Kaisha | Method for manufacturing led array head and led array head prepared by using the same |
| US6498356B1 (en) | 1999-07-28 | 2002-12-24 | Canon Kabushiki Kaisha | LED chip, LED array chip, LED array head and image-forming apparatus |
| US6563526B1 (en) | 1999-01-22 | 2003-05-13 | Canon Kabushiki Kaisha | Image formation apparatus |
| US6611280B1 (en) | 1999-07-29 | 2003-08-26 | Canon Kabushiki Kaisha | Flexible cable, flexible cable mount method, semiconductor device with flexible cable, led array head with flexible cable, image forming apparatus with such led array head |
| JP2003249681A (ja) * | 2002-02-25 | 2003-09-05 | Nippon Sheet Glass Co Ltd | 発光サイリスタおよび自己走査型発光素子アレイ |
| US6624838B2 (en) | 1998-05-29 | 2003-09-23 | Canon Kabushiki Kaisha | Semiconductor-chip control apparatus and control method and image recording apparatus and its control method |
| US6710794B1 (en) | 1999-08-31 | 2004-03-23 | Canon Kabushiki Kaisha | Light print head |
| US6972784B1 (en) | 1999-09-20 | 2005-12-06 | Canon Kabushiki Kaisha | Recording control apparatus and recording control method |
| US7042591B1 (en) | 1999-07-30 | 2006-05-09 | Canon Kabushiki Kaisha | Image exposure apparatus and image forming apparatus |
| JP2007081081A (ja) * | 2005-09-14 | 2007-03-29 | Oki Data Corp | ３端子スイッチアレイ、３端子スイッチアレイ装置、半導体複合装置、および画像形成装置 |
-
1990
- 1990-04-23 JP JP10693290A patent/JP2769023B2/ja not_active Expired - Fee Related
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6392615B1 (en) | 1997-12-29 | 2002-05-21 | Canon Kabushiki Kaisha | Drive apparatus and method of light emission element array |
| US6624838B2 (en) | 1998-05-29 | 2003-09-23 | Canon Kabushiki Kaisha | Semiconductor-chip control apparatus and control method and image recording apparatus and its control method |
| US6262758B1 (en) | 1999-01-18 | 2001-07-17 | Canon Kabushiki Kaisha | Image formation apparatus with clock circuit for driving recording chips |
| US6323887B1 (en) | 1999-01-18 | 2001-11-27 | Canon Kabushiki Kaisha | Color image forming apparatus driving a recording-element array and a method for controlling the same |
| EP1029691A2 (en) | 1999-01-18 | 2000-08-23 | Canon Kabushiki Kaisha | An image forming apparatus and a method for controlling the same |
| US6563526B1 (en) | 1999-01-22 | 2003-05-13 | Canon Kabushiki Kaisha | Image formation apparatus |
| US6498356B1 (en) | 1999-07-28 | 2002-12-24 | Canon Kabushiki Kaisha | LED chip, LED array chip, LED array head and image-forming apparatus |
| US6611280B1 (en) | 1999-07-29 | 2003-08-26 | Canon Kabushiki Kaisha | Flexible cable, flexible cable mount method, semiconductor device with flexible cable, led array head with flexible cable, image forming apparatus with such led array head |
| US7042591B1 (en) | 1999-07-30 | 2006-05-09 | Canon Kabushiki Kaisha | Image exposure apparatus and image forming apparatus |
| US6710794B1 (en) | 1999-08-31 | 2004-03-23 | Canon Kabushiki Kaisha | Light print head |
| US6972784B1 (en) | 1999-09-20 | 2005-12-06 | Canon Kabushiki Kaisha | Recording control apparatus and recording control method |
| US6461883B1 (en) | 1999-10-04 | 2002-10-08 | Canon Kabushiki Kaisha | Method for manufacturing led array head and led array head prepared by using the same |
| US6442361B1 (en) | 1999-10-26 | 2002-08-27 | Canon Kabushiki Kaisha | Variable speed image formation apparatus and method |
| JP2003249681A (ja) * | 2002-02-25 | 2003-09-05 | Nippon Sheet Glass Co Ltd | 発光サイリスタおよび自己走査型発光素子アレイ |
| JP2007081081A (ja) * | 2005-09-14 | 2007-03-29 | Oki Data Corp | ３端子スイッチアレイ、３端子スイッチアレイ装置、半導体複合装置、および画像形成装置 |
| US7923737B2 (en) | 2005-09-14 | 2011-04-12 | Oki Data Corporation | Three-terminal switch array device, combined semiconductor device, and image forming apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2769023B2 (ja) | 1998-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5177405A (en) | Self-scanning, light-emitting device | |
| CN109314083B (zh) | 具有集成薄膜晶体管电路的半导体器件 | |
| JPH045872A (ja) | 発光メモリ素子アレイ、及びそれを用いた受光・発光モジュール | |
| US5552328A (en) | Method of fabrication of porous silicon light emitting diode arrays | |
| TW200305294A (en) | Light-emitting device having PNPN structure and light-emitting device array | |
| JP2002118124A (ja) | 素子実装方法 | |
| CN110718567B (zh) | 发光装置及其制造方法 | |
| CN114641819B (zh) | Pwm控制的电流源和方法 | |
| JPH0423367A (ja) | 発光装置 | |
| JP5086345B2 (ja) | 発光素子アレイ、発光装置および画像形成装置 | |
| US6452342B1 (en) | Self-scanning light-emitting device | |
| CN113948040B (zh) | 显示面板 | |
| JP5432324B2 (ja) | 発光素子アレイ、発光装置および画像形成装置 | |
| CN115101649A (zh) | 发光二极管器件及其制备方法、显示基板和显示装置 | |
| US8742824B2 (en) | Driver circuit for driving a row of switch elements such as light emitting thyristors, drive apparatus incorporating the driver circuit, and image forming apparatus | |
| JP4885760B2 (ja) | 発光素子アレイ、発光装置および画像形成装置 | |
| JP2859649B2 (ja) | 発光・受光モジュール | |
| JP2744504B2 (ja) | 自己走査型発光素子アレイ | |
| CN220913881U (zh) | 显示面板及显示设备 | |
| JPH0443539A (ja) | マトリクス光源 | |
| CN118198867A (zh) | 激光发射电路以及激光雷达 | |
| JPH0997926A (ja) | 自己走査型発光装置 | |
| US20230005985A1 (en) | Display layer having monolithic structure and display device including the display layer | |
| JPH03188755A (ja) | Ｌｅｄ記録ヘッド | |
| JP4196586B2 (ja) | 発光素子アレイチップ、光書き込みヘッドおよび光書き込みヘッドの駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080410 Year of fee payment: 10 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080410 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080410 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |