JP2752815B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JP2752815B2 JP2752815B2 JP3242242A JP24224291A JP2752815B2 JP 2752815 B2 JP2752815 B2 JP 2752815B2 JP 3242242 A JP3242242 A JP 3242242A JP 24224291 A JP24224291 A JP 24224291A JP 2752815 B2 JP2752815 B2 JP 2752815B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- cell
- uppermost layer
- terminal
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路装置に関
する。
する。
【０００２】
【従来の技術】ゲートアレイ方式等のＬＳＩでは、近年
の論理規模の増大に伴い、論理設計ミス等による再設計
の度合が増加している。
の論理規模の増大に伴い、論理設計ミス等による再設計
の度合が増加している。
【０００３】従来の半導体集積回路装置は、設計上で設
定された論理信号のみがＬＳＩ外部に出力されており、
任意の内部論理信号をＬＳＩ外部に出力することができ
ないため、論理動作不良が発生したような場合には、そ
の解析に必要な論理信号を内部論理セルの出力線上にプ
ローブを当てて直接信号を取り出していた。
定された論理信号のみがＬＳＩ外部に出力されており、
任意の内部論理信号をＬＳＩ外部に出力することができ
ないため、論理動作不良が発生したような場合には、そ
の解析に必要な論理信号を内部論理セルの出力線上にプ
ローブを当てて直接信号を取り出していた。
【０００４】
【発明が解決しようとする課題】この従来の半導体集積
回路は、内部セルの電源駆動能力が低く、内部論理セル
の出力線より取出した信号は測定器の負荷容量や接続抵
抗等の影響を受け正確な測定ができないため、解析が困
難であった。
回路は、内部セルの電源駆動能力が低く、内部論理セル
の出力線より取出した信号は測定器の負荷容量や接続抵
抗等の影響を受け正確な測定ができないため、解析が困
難であった。
【０００５】また、未使用の外部出力バッファを利用し
て充分な出力を得ようとする場合には測定回路を構成す
るために複数のマスクを再設計しなければならず、開発
期間の増大を招くという問題点があった。
て充分な出力を得ようとする場合には測定回路を構成す
るために複数のマスクを再設計しなければならず、開発
期間の増大を招くという問題点があった。
【０００６】
【課題を解決するための手段】本発明の半導体集積回路
装置は、内部セル領域を有するＬＳＩの外部インターフ
ェースバッファ領域に設けたＣＭＯＳトランジスタから
なる未使用セルと、最上層に設けたＧＮＤ及び電源配線
と、前記未使用セルの一方のトランジスタに接続して前
記ＧＮＤ配線近傍の最上層に設けた第１の端子と、他方
のトランジスタに接続して前記電源配線近傍の最上層に
設けた第２の端子と、前記未使用セルの入力信号配線に
接続して最上層に設けた第３の端子とを備えている。
装置は、内部セル領域を有するＬＳＩの外部インターフ
ェースバッファ領域に設けたＣＭＯＳトランジスタから
なる未使用セルと、最上層に設けたＧＮＤ及び電源配線
と、前記未使用セルの一方のトランジスタに接続して前
記ＧＮＤ配線近傍の最上層に設けた第１の端子と、他方
のトランジスタに接続して前記電源配線近傍の最上層に
設けた第２の端子と、前記未使用セルの入力信号配線に
接続して最上層に設けた第３の端子とを備えている。
【０００７】
【実施例】図１は本発明の一実施例を示すレイアウト図
である。
である。
【０００８】図１に示すように、ゲートアレイ方式等の
内部セル領域を有するＬＳＩの外部インターフェースバ
ッファ領域に設けたＮチャネルＭＯＳトランジスタ２及
びＰチャネルトランジスタ３と、ＮチャネルＭＯＳトラ
ンジスタ２のソース領域に接続した下層配線１０に接続
して最上層のＧＮＤ配線７の近傍に設けた端子４と、Ｐ
チャネルＭＯＳトランジスタ３のソース領域に接続した
下層配線１１に接続して最上層の電源配線８の近傍に設
けた端子５と、Ｎチャネル及びＰチャネルＭＯＳトラン
ジスタ２，３のゲート電極に接続した下層の入力信号配
線１２に接続して最上層に設けた端子６と、Ｎチャネル
及びＰチャネルＭＯＳトランジスタ２，３のドレイン領
域に接続した下層の出力配線１３に接続して最上層に設
けたボンディングパッド９とを備えて未使用セル１が構
成されている。
内部セル領域を有するＬＳＩの外部インターフェースバ
ッファ領域に設けたＮチャネルＭＯＳトランジスタ２及
びＰチャネルトランジスタ３と、ＮチャネルＭＯＳトラ
ンジスタ２のソース領域に接続した下層配線１０に接続
して最上層のＧＮＤ配線７の近傍に設けた端子４と、Ｐ
チャネルＭＯＳトランジスタ３のソース領域に接続した
下層配線１１に接続して最上層の電源配線８の近傍に設
けた端子５と、Ｎチャネル及びＰチャネルＭＯＳトラン
ジスタ２，３のゲート電極に接続した下層の入力信号配
線１２に接続して最上層に設けた端子６と、Ｎチャネル
及びＰチャネルＭＯＳトランジスタ２，３のドレイン領
域に接続した下層の出力配線１３に接続して最上層に設
けたボンディングパッド９とを備えて未使用セル１が構
成されている。
【０００９】図２は本発明の応用例を示すレイアウト図
である。
である。
【００１０】図２に示すように、最上層に設けた端子４
とＧＮＤ配線７との間，端子５と電源配線８との間及び
端子６と任意の内部論理セルの出力線との間の夫々にＦ
ＩＢ（Ｆｏｃｕｓ Ｉｏｎ Ｂｅａｍ）装置を用いて選
択的に配線層を形成して接続部４ａ，５ａ，６ａを設
け、外部出力バッファとほぼ同じ電圧駆動能力を有する
インバータ回路を構成して内部論理セルの出力反転信号
をボンディングパッド９に出力させる。
とＧＮＤ配線７との間，端子５と電源配線８との間及び
端子６と任意の内部論理セルの出力線との間の夫々にＦ
ＩＢ（Ｆｏｃｕｓ Ｉｏｎ Ｂｅａｍ）装置を用いて選
択的に配線層を形成して接続部４ａ，５ａ，６ａを設
け、外部出力バッファとほぼ同じ電圧駆動能力を有する
インバータ回路を構成して内部論理セルの出力反転信号
をボンディングパッド９に出力させる。
【００１１】なお、ＦＩＢの使用の代りに最上層の配線
形成用マスクのみを修正しても良い。
形成用マスクのみを修正しても良い。
【００１２】また、本発明の技術を応用して任意の内部
論理セルの出力を取出し、回路の一部修正や他のＬＳＩ
との組合せにより、再設計をともなわずに回路補正や新
機種への転換が可能になるという利点を有する。
論理セルの出力を取出し、回路の一部修正や他のＬＳＩ
との組合せにより、再設計をともなわずに回路補正や新
機種への転換が可能になるという利点を有する。
【００１３】
【発明の効果】以上説明したように本発明は、最上層の
配線の一部を修正することにより、外部インターフェー
スバッファ領域の未使用セルを任意の内部論理セルの出
力に接続した出力回路として構成でき、ＬＳＩ上で論理
動作不良が発生した時の解析に必要となる論理信号を、
ＬＳＩ外部に出力して信号の正確な測定を可能とし、解
析の時間短縮を実現できるという効果を有する。
配線の一部を修正することにより、外部インターフェー
スバッファ領域の未使用セルを任意の内部論理セルの出
力に接続した出力回路として構成でき、ＬＳＩ上で論理
動作不良が発生した時の解析に必要となる論理信号を、
ＬＳＩ外部に出力して信号の正確な測定を可能とし、解
析の時間短縮を実現できるという効果を有する。
【図１】本発明の一実施例を示すレイアウト図。
【図２】本発明の応用例を示すレイアウト図。
１ 未使用セル ２ ＮチャネルＭＯＳトランジスタ ３ ＰチャネルＭＯＳトランジスタ ４，５，６ 端子 ４ａ，５ａ，６ａ 接続部 ７ ＧＮＤ配線 ８ 電源配線 ９ ボンディングパット １０，１１ 下層配線 １２，１３ 信号配線
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/82 H01L 21/66
Claims (1)
- 【請求項１】 内部セル領域を有するＬＳＩの外部イン
ターフェースバッファ領域に設けたＣＭＯＳトランジス
タからなる未使用セルと、最上層に設けたＧＮＤ及び電
源配線と、前記未使用セルの一方のトランジスタに接続
して前記ＧＮＤ配線近傍の最上層に設けた第１の端子
と、他方のトランジスタに接続して前記電源配線近傍の
最上層に設けた第２の端子と前記未使用セルの入力信号
配線に接続して最上層に設けた第３の端子とを備えたこ
とを特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3242242A JP2752815B2 (ja) | 1991-09-24 | 1991-09-24 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3242242A JP2752815B2 (ja) | 1991-09-24 | 1991-09-24 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0582652A JPH0582652A (ja) | 1993-04-02 |
| JP2752815B2 true JP2752815B2 (ja) | 1998-05-18 |
Family
ID=17086361
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3242242A Expired - Lifetime JP2752815B2 (ja) | 1991-09-24 | 1991-09-24 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2752815B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100397609C (zh) * | 2006-08-04 | 2008-06-25 | 北京中星微电子有限公司 | 一种聚焦离子束修改集成电路的方法及集成电路 |
| DE102016205294B4 (de) | 2016-03-31 | 2023-04-13 | Ford Global Technologies, Llc | Schaltkonsole für ein Kraftfahrzeug |
| DE102016205295A1 (de) | 2016-03-31 | 2017-10-05 | Ford Global Technologies, Llc | Schaltkonsole für ein Kraftfahrzeug |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6080250A (ja) * | 1983-10-07 | 1985-05-08 | Hitachi Ltd | 半導体装置 |
-
1991
- 1991-09-24 JP JP3242242A patent/JP2752815B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0582652A (ja) | 1993-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2531827B2 (ja) | 半導体装置及びその製造方法 | |
| JP2752815B2 (ja) | 半導体集積回路装置 | |
| JP3267479B2 (ja) | 半導体集積回路装置 | |
| US6573751B1 (en) | Semiconductor device and electronic apparatus using the same | |
| JPH11121700A (ja) | 半導体集積回路 | |
| JP4285792B2 (ja) | 半導体集積回路装置における静電破壊保護回路 | |
| JP2842597B2 (ja) | 半導体集積回路装置 | |
| JP2617611B2 (ja) | 半導体集積回路 | |
| JPS5856354A (ja) | マスタ−スライスｌｓｉ | |
| JPS5842659B2 (ja) | トランジスタカイロ | |
| JP4201952B2 (ja) | 半導体集積回路 | |
| JPH01185941A (ja) | ゲートアレイ半導体装置 | |
| JPH04273148A (ja) | ゲートアレー型半導体集積回路およびその駆動方法 | |
| JPH05327465A (ja) | 半導体集積回路 | |
| JPH05259879A (ja) | 入出力バッファ | |
| JPH11149464A (ja) | マイクロコンピュータ | |
| JP3501880B2 (ja) | 半導体集積回路装置の製造方法および半導体ウエハ | |
| JP2935294B2 (ja) | 半導体集積回路 | |
| JPH05211290A (ja) | 半導体集積回路 | |
| JPH09321149A (ja) | 入出力保護回路を有する半導体装置 | |
| JPS6012787B2 (ja) | 集積回路装置 | |
| JPS59202644A (ja) | 半導体装置 | |
| JPS6112043A (ja) | マスタ−スライス型ゲ−トアレイ装置 | |
| JPH0669469A (ja) | 半導体装置 | |
| JPH0231896B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980127 |