JP2739780B2 - Ａｔｍセル処理装置内データパス監視方式 - Google Patents
Ａｔｍセル処理装置内データパス監視方式Info
- Publication number
- JP2739780B2 JP2739780B2 JP3014964A JP1496491A JP2739780B2 JP 2739780 B2 JP2739780 B2 JP 2739780B2 JP 3014964 A JP3014964 A JP 3014964A JP 1496491 A JP1496491 A JP 1496491A JP 2739780 B2 JP2739780 B2 JP 2739780B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- atm cell
- pattern
- atm
- byte
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＳＴＭ（同期転送モー
ド）−Ｎに多重化されたＶＣ−４NCのペイロードを領域
とするセル長５３バイトのＡＴＭ（非同期転送モード）
セル列を扱い各種処理を行うＡＴＭセル処理装置内のデ
ータパス監視方式に関する。
ド）−Ｎに多重化されたＶＣ−４NCのペイロードを領域
とするセル長５３バイトのＡＴＭ（非同期転送モード）
セル列を扱い各種処理を行うＡＴＭセル処理装置内のデ
ータパス監視方式に関する。
【０００２】
【従来の技術】５３バイトというＡＴＭセルのセル長の
整数倍はＳＴＭ−Ｎのバイト長とならない。このため、
ＳＴＭ−Ｎ及びＶＣ−４NCのオーバヘッドを分離し、そ
の空き領域に空きセルを挿入してＡＴＭセル列を構成し
た場合、たとえば、フレーム周期のような周期性がでて
こない。従って、従来のデータパス監視方式では、空き
セル挿入の制御により空きセルに周期性をもたせ、本領
域に試験用パタンを挿入し、各部において上記周期性を
確認し、試験用パタンの挿入位置を見いだし、本試験用
パタンをチェックすることにより、データパスの監視を
行なっていた。
整数倍はＳＴＭ−Ｎのバイト長とならない。このため、
ＳＴＭ−Ｎ及びＶＣ−４NCのオーバヘッドを分離し、そ
の空き領域に空きセルを挿入してＡＴＭセル列を構成し
た場合、たとえば、フレーム周期のような周期性がでて
こない。従って、従来のデータパス監視方式では、空き
セル挿入の制御により空きセルに周期性をもたせ、本領
域に試験用パタンを挿入し、各部において上記周期性を
確認し、試験用パタンの挿入位置を見いだし、本試験用
パタンをチェックすることにより、データパスの監視を
行なっていた。
【０００３】
【発明が解決しようとする課題】上述したように、従来
のＡＴＭセル処理装置内データパス監視方式では、周期
性をもたせる様に空きセルを発生させる制御が非常に複
雑になってしまうという問題がある。
のＡＴＭセル処理装置内データパス監視方式では、周期
性をもたせる様に空きセルを発生させる制御が非常に複
雑になってしまうという問題がある。
【０００４】本発明の目的は、簡単な制御でＡＴＭセル
処理装置内のデータパスの監視を行なうことができるＡ
ＴＭセル処理装置内データパス監視方式を提供すること
にある。
処理装置内のデータパスの監視を行なうことができるＡ
ＴＭセル処理装置内データパス監視方式を提供すること
にある。
【０００５】
【課題を解決するための手段】本発明によるＡＴＭセル
処理装置内データパス監視方式は、ＳＴＭ−Ｎ（Ｎは整
数）に多重化されたＶＣ−４NCのペイロードを領域とす
るセル長５３バイトのＡＴＭセル列から前記ＳＴＭ−Ｎ
及びＶＣ−４NCのオーバヘッドの位置と前記ＡＴＭセル
列の境界を検出するＳＤＨ終端セル同期回路からの信号
からＡＴＭセルを分離して各種処理を行うＡＴＭセル処
理回路を有するＡＴＭセル処理装置において、前記ＳＤ
Ｈ終端セル同期回路から出力される前記ＳＴＭ−Ｎ及び
ＶＣ−４NCのオーバヘッドと前記セル長５３バイトのＡ
ＴＭセル列からなるフォーマットを、オーバヘッドを取
り去り各ＡＴＭセル単位に１バイトの空きバイトを付加
してセル長５４バイトのＡＴＭセル列のみのフォーマッ
トに変換するフォーマット変換回路と、予め定められた
パタンからなる第１の試験用パタンを発生する第１のパ
タン発生回路と、前記フォーマット変換回路から出力さ
れた前記セル長５４バイトのＡＴＭセル列の各ＡＴＭセ
ルに対し前記第１の試験パタンを前記空きバイトに挿入
し、前記ＡＴＭセル処理回路へ送出するパタン挿入回路
と、前記予め定められたパタンからなる第２の試験用パ
タンを発生する第２のパタン発生回路と、前記処理され
たＡＴＭセル列中の前記第１の試験用パタンと前記第２
の試験用パタンとの照合を行うコンパレータとを有する
ことを特徴とする。
処理装置内データパス監視方式は、ＳＴＭ−Ｎ（Ｎは整
数）に多重化されたＶＣ−４NCのペイロードを領域とす
るセル長５３バイトのＡＴＭセル列から前記ＳＴＭ−Ｎ
及びＶＣ−４NCのオーバヘッドの位置と前記ＡＴＭセル
列の境界を検出するＳＤＨ終端セル同期回路からの信号
からＡＴＭセルを分離して各種処理を行うＡＴＭセル処
理回路を有するＡＴＭセル処理装置において、前記ＳＤ
Ｈ終端セル同期回路から出力される前記ＳＴＭ−Ｎ及び
ＶＣ−４NCのオーバヘッドと前記セル長５３バイトのＡ
ＴＭセル列からなるフォーマットを、オーバヘッドを取
り去り各ＡＴＭセル単位に１バイトの空きバイトを付加
してセル長５４バイトのＡＴＭセル列のみのフォーマッ
トに変換するフォーマット変換回路と、予め定められた
パタンからなる第１の試験用パタンを発生する第１のパ
タン発生回路と、前記フォーマット変換回路から出力さ
れた前記セル長５４バイトのＡＴＭセル列の各ＡＴＭセ
ルに対し前記第１の試験パタンを前記空きバイトに挿入
し、前記ＡＴＭセル処理回路へ送出するパタン挿入回路
と、前記予め定められたパタンからなる第２の試験用パ
タンを発生する第２のパタン発生回路と、前記処理され
たＡＴＭセル列中の前記第１の試験用パタンと前記第２
の試験用パタンとの照合を行うコンパレータとを有する
ことを特徴とする。
【０００６】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１を参照すると、本発明の一実施例によ
るデータパス監視方式が適用されるＡＴＭセル処理装置
は、ＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔａｌ
Ｈｉｅｒａｒｃｈｙ）終端セル同期回路１１を有す
る。ＳＤＨ終端セル同期回路１１は、ＳＴＭ−Ｎ（Ｎは
整数）に多重化されたＶＣ−４NCのペイロードを領域と
するセル長５３バイトのＡＴＭセル列を受けて、ＳＤＨ
オーバヘッドの位置情報及びＡＴＭセル列の境界情報が
抽出されたセル長５３バイトのＡＴＭセル列を出力す
る。フォーマット変換回路１２は、ＳＤＨオーバヘッド
の位置情報及びＡＴＭセル列の境界情報が抽出されたセ
ル長５３バイトのＡＴＭセル列に各セル単位に１バイト
の空きバイトを付加し、さらにＳＴＭ−Ｎ及びＶＣ−４
NCのオーバヘッドを分離し、セル長５４バイトのＡＴＭ
セル列のみに変換する。第１のパタン発生回路１３は予
め定められたパタンからなる第１の試験用パタンを発生
する。パタン挿入回路１４は、フォーマット変換回路１
２から出力される各ＡＴＭセルに対し第１のパタン発生
回路１３から発生された第１の試験用パタンを空きバイ
トに挿入する。このパタン挿入回路１４の出力はＡＴＭ
セル処理回路１５に供給される。第２のパタン発生回路
１６は予め定められたパタンからなる第２の試験用パタ
ンを発生する。ＡＴＭセル処理回路１５によりＡＴＭセ
ル処理されたＡＴＭセル列は、コンパレータ１７に供給
される。コンパレータ１７は、第２のパタン発生回路か
ら発生された第２の試験用パタンと空きバイトに挿入さ
れた第１の試験用パタンとの比較を行う。
て説明する。図１を参照すると、本発明の一実施例によ
るデータパス監視方式が適用されるＡＴＭセル処理装置
は、ＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔａｌ
Ｈｉｅｒａｒｃｈｙ）終端セル同期回路１１を有す
る。ＳＤＨ終端セル同期回路１１は、ＳＴＭ−Ｎ（Ｎは
整数）に多重化されたＶＣ−４NCのペイロードを領域と
するセル長５３バイトのＡＴＭセル列を受けて、ＳＤＨ
オーバヘッドの位置情報及びＡＴＭセル列の境界情報が
抽出されたセル長５３バイトのＡＴＭセル列を出力す
る。フォーマット変換回路１２は、ＳＤＨオーバヘッド
の位置情報及びＡＴＭセル列の境界情報が抽出されたセ
ル長５３バイトのＡＴＭセル列に各セル単位に１バイト
の空きバイトを付加し、さらにＳＴＭ−Ｎ及びＶＣ−４
NCのオーバヘッドを分離し、セル長５４バイトのＡＴＭ
セル列のみに変換する。第１のパタン発生回路１３は予
め定められたパタンからなる第１の試験用パタンを発生
する。パタン挿入回路１４は、フォーマット変換回路１
２から出力される各ＡＴＭセルに対し第１のパタン発生
回路１３から発生された第１の試験用パタンを空きバイ
トに挿入する。このパタン挿入回路１４の出力はＡＴＭ
セル処理回路１５に供給される。第２のパタン発生回路
１６は予め定められたパタンからなる第２の試験用パタ
ンを発生する。ＡＴＭセル処理回路１５によりＡＴＭセ
ル処理されたＡＴＭセル列は、コンパレータ１７に供給
される。コンパレータ１７は、第２のパタン発生回路か
ら発生された第２の試験用パタンと空きバイトに挿入さ
れた第１の試験用パタンとの比較を行う。
【０００７】
【発明の効果】以上説明したように本発明は、セル長が
５３バイトの各ＡＴＭセルに１バイトの空きを付加して
セル長を５４バイトにし、本空バイトに試験用パタンを
挿入、照合することによりＡＴＭセル処理装置内のデー
タパスの監視を行うことができる。
５３バイトの各ＡＴＭセルに１バイトの空きを付加して
セル長を５４バイトにし、本空バイトに試験用パタンを
挿入、照合することによりＡＴＭセル処理装置内のデー
タパスの監視を行うことができる。
【図１】本発明の一実施例によるデータパス監視方式が
適用されるＡＴＭセル処理装置のブロック図である。 １１ ＳＤＨ終端セル同期回路 １２ フォーマット変換回路 １３ パタン発生回路 １４ パタン挿入回路 １５ ＡＴＭセル処理回路 １６ パタン発生回路 １７ コンパレータ
適用されるＡＴＭセル処理装置のブロック図である。 １１ ＳＤＨ終端セル同期回路 １２ フォーマット変換回路 １３ パタン発生回路 １４ パタン挿入回路 １５ ＡＴＭセル処理回路 １６ パタン発生回路 １７ コンパレータ
Claims (2)
- 【請求項１】 ＳＴＭ−Ｎ（Ｎは整数）に多重化された
ＶＣ−４NCのペイロードを領域とするセル長５３バイト
のＡＴＭセル列から前記ＳＴＭ−Ｎ及びＶＣ−４NCのオ
ーバヘッドの位置と前記ＡＴＭセル列の境界を検出する
ＳＤＨ終端セル同期回路からの信号からＡＴＭセルを分
離して各種処理を行うＡＴＭセル処理回路を有するＡＴ
Ｍセル処理装置において、前記ＳＤＨ終端セル同期回路
から出力される前記ＳＴＭ−Ｎ及びＶＣ−４NCのオーバ
ヘッドと前記セル長５３バイトのＡＴＭセル列からなる
フォーマットを、オーバヘッドを取り去り各ＡＴＭセル
単位に１バイトの空きバイトを付加してセル長５４バイ
トのＡＴＭセル列のみのフォーマットに変換するフォー
マット変換回路と、予め定められたパタンからなる第１
の試験用パタンを発生する第１のパタン発生回路と、前
記フォーマット変換回路から出力された前記セル長５４
バイトのＡＴＭセル列の各ＡＴＭセルに対し前記第１の
試験用パタンを前記空きバイトに挿入し、前記ＡＴＭセ
ル処理回路へ送出するパタン挿入回路と、前記予め定め
られたパタンからなる第２の試験用パタンを発生する第
２のパタン発生回路と、前記処理されたＡＴＭセル列中
の前記第１の試験用パタンと前記第２の試験用パタンと
の照合を行うコンパレータとを有することを特徴とする
ＡＴＭセル処理装置内データパス監視方式。 - 【請求項２】 ＳＴＭ−Ｎ及びＶＣ−４NCのオーバヘッ
ドとセル長５３バイトのＡＴＭセル列からなるフォーマ
ットを、オーバヘッドを取り去り各ＡＴＭセル単位に１
バイトの空きバイトを付加してセル長５４バイトのＡＴ
Ｍセル列のみのフォーマットに変換し、前記セル長５４
バイトのＡＴＭセル列の各ＡＴＭセルに対し第１のパタ
ン発生回路から発生された試験用パタンを前記空きバイ
トに挿入し、該空きバイトに挿入された試験用パタンと
第２のパタン発生回路から発生された試験用パタンとの
照合を行なうことを特徴とするＡＴＭセル処理装置内デ
ータパス監視方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3014964A JP2739780B2 (ja) | 1991-01-16 | 1991-01-16 | Ａｔｍセル処理装置内データパス監視方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3014964A JP2739780B2 (ja) | 1991-01-16 | 1991-01-16 | Ａｔｍセル処理装置内データパス監視方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04242346A JPH04242346A (ja) | 1992-08-31 |
| JP2739780B2 true JP2739780B2 (ja) | 1998-04-15 |
Family
ID=11875663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3014964A Expired - Lifetime JP2739780B2 (ja) | 1991-01-16 | 1991-01-16 | Ａｔｍセル処理装置内データパス監視方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2739780B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2785850B2 (ja) * | 1990-10-20 | 1998-08-13 | 富士通株式会社 | Ａｔｍ通話路の試験方式 |
-
1991
- 1991-01-16 JP JP3014964A patent/JP2739780B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04242346A (ja) | 1992-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6188693B1 (en) | ATM multiplexing apparatus, ATM demultiplexing apparatus, and communication network with the apparatus | |
| JP2948464B2 (ja) | 非同期転送モード（ａｔｍ）ペイロード同期装置 | |
| US5978377A (en) | STM-based ATM cell physical layer processing circuit | |
| JPH05167551A (ja) | 同期通信システムにおけるポインターの付け替え方式 | |
| JP3522247B2 (ja) | 多重転送システム及び装置 | |
| EP0503657B1 (en) | Pulse stuffing apparatus and method | |
| EP0525770B1 (en) | Method and apparatus for renewing AU-4 and TU-3 pointers of synchronous digital hierarchy | |
| JP3161911B2 (ja) | 回線切替方法及び回線切替装置 | |
| JPH048978B2 (ja) | ||
| JP2739780B2 (ja) | Ａｔｍセル処理装置内データパス監視方式 | |
| JPH1028102A (ja) | Ｓｄｈ伝送方式におけるポインタ処理装置 | |
| EP1148672B1 (en) | Apparatus and method for processing frame structured data signals | |
| KR100397642B1 (ko) | 동기식 디지털 계위 시스템의 계위단위 신호의 처리경로자동 결정장치 및 그 방법 | |
| JP2671834B2 (ja) | 誤り検出回路 | |
| JP3355573B2 (ja) | 非同期伝送装置 | |
| KR100271311B1 (ko) | 광가입자 전송장치에서의 관리단위신호에 대한 관리단위 포인터및 계위단위 포인터 처리장치 | |
| JPH11239161A (ja) | リング型ネットワークシステムおよびそのフレーム伝送方法 | |
| JP2976732B2 (ja) | 同期光多重化装置 | |
| JP3068349B2 (ja) | Ｓｔｓ−１信号をｄｓ−３信号に処理する方法及び装置、ｖｔをｄｓ−１信号に処理する方法 | |
| JP3140285B2 (ja) | データレート変換装置 | |
| JP3102172B2 (ja) | Ｓｏｎｅｔ伝送信号生成方式 | |
| KR940007154B1 (ko) | 동기 다중화기에서의 송수신부 고속 신호 경로상태 감시기 | |
| JP2965449B2 (ja) | データ分離出力回路 | |
| JPH10303842A (ja) | フレーム同期回路，インタフェース装置及び中継器 | |
| JPH07212338A (ja) | ポインタ処理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971224 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080123 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090123 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100123 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110123 Year of fee payment: 13 |