JP2785850B2 - Ａｔｍ通話路の試験方式 - Google Patents
Ａｔｍ通話路の試験方式Info
- Publication number
- JP2785850B2 JP2785850B2 JP28262890A JP28262890A JP2785850B2 JP 2785850 B2 JP2785850 B2 JP 2785850B2 JP 28262890 A JP28262890 A JP 28262890A JP 28262890 A JP28262890 A JP 28262890A JP 2785850 B2 JP2785850 B2 JP 2785850B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- test
- test cell
- highway
- cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Monitoring And Testing Of Exchanges (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
【発明の詳細な説明】 〔概要〕 MSSR方式のATM交換機の通話路の試験方式に関し、 CPRの負担が少ないATM通話路の試験を可能とすること
を目的とし、 複数の入力ハイウエイから入力される各セルを複数の
出力ハイウエイのいずれかに交換接続する多段構成のセ
ルフルーティングモジュールで構成されるATM通話路の
試験方式において、各入力ハイウエイ毎に設けられ、該
入力ハイウエイから入力したセルが通過し得る全てのセ
ルフルーティングモジュール内のクロスポイントでスイ
ッチ動作が行われるような複数の試験セルであって、該
入力ハイウエイの識別情報と試験セルであることを示す
試験セル識別情報を付加した試験セルを順次発生する試
験セル発生手段と、各出力ハイウエイ毎に設けられ、セ
ルフルーティングモジュールから該出力ハイウエイに出
力されるセルから試験セル識別情報を抽出することによ
り試験セルを抽出し、該抽出された試験セルから入力ハ
イウエイの識別情報を抽出することにより、各入力ハイ
ウエイ毎に、１つの入力ハイウエイから入力したセルが
１つの出力ハイウエイに出力されるためにとり得るセル
フルーティングモジュール上のルート数に対応する所定
数の試験セルを検出したか否かを監視する試験セル監視
手段とを有するように構成する。
を目的とし、 複数の入力ハイウエイから入力される各セルを複数の
出力ハイウエイのいずれかに交換接続する多段構成のセ
ルフルーティングモジュールで構成されるATM通話路の
試験方式において、各入力ハイウエイ毎に設けられ、該
入力ハイウエイから入力したセルが通過し得る全てのセ
ルフルーティングモジュール内のクロスポイントでスイ
ッチ動作が行われるような複数の試験セルであって、該
入力ハイウエイの識別情報と試験セルであることを示す
試験セル識別情報を付加した試験セルを順次発生する試
験セル発生手段と、各出力ハイウエイ毎に設けられ、セ
ルフルーティングモジュールから該出力ハイウエイに出
力されるセルから試験セル識別情報を抽出することによ
り試験セルを抽出し、該抽出された試験セルから入力ハ
イウエイの識別情報を抽出することにより、各入力ハイ
ウエイ毎に、１つの入力ハイウエイから入力したセルが
１つの出力ハイウエイに出力されるためにとり得るセル
フルーティングモジュール上のルート数に対応する所定
数の試験セルを検出したか否かを監視する試験セル監視
手段とを有するように構成する。
本発明は、MSSR方式のATM交換機の通話路の試験方式
に関する。
に関する。
ATM（Asynchronous Transfer Mode）通信方式は、情
報を固定長のブロックに分割し先頭に宛先情報等のヘッ
ダを付加したセルと呼ばれる単位で通信を行い、その固
定長のセルをタイムスロット多重（時分割多重）で伝送
すると共に、各セルをそのヘッダの内容に基づいてハー
ドウエアで高速に変換する方式である。この方式は、従
来の回線交換（STM;Synchronous Transfer Mode）方式
に比較して、必要なだけの情報をセルに載せて伝送すれ
ばよいため、バースト信号等も効率良く伝送することが
可能となる。また、ATM方式は、従来のパケット交換方
式に比較して、パケットに相当するセルの交換をプロセ
ッサによるソフトウエア処理によってではなく、通話路
のスイッチに設けられたハードウエアによって交換する
ため、複雑なプロトコルを必要とせずに交換処理を行え
るため、数百メガビット／秒にもおよぶ高速通信が可能
となる。
報を固定長のブロックに分割し先頭に宛先情報等のヘッ
ダを付加したセルと呼ばれる単位で通信を行い、その固
定長のセルをタイムスロット多重（時分割多重）で伝送
すると共に、各セルをそのヘッダの内容に基づいてハー
ドウエアで高速に変換する方式である。この方式は、従
来の回線交換（STM;Synchronous Transfer Mode）方式
に比較して、必要なだけの情報をセルに載せて伝送すれ
ばよいため、バースト信号等も効率良く伝送することが
可能となる。また、ATM方式は、従来のパケット交換方
式に比較して、パケットに相当するセルの交換をプロセ
ッサによるソフトウエア処理によってではなく、通話路
のスイッチに設けられたハードウエアによって交換する
ため、複雑なプロトコルを必要とせずに交換処理を行え
るため、数百メガビット／秒にもおよぶ高速通信が可能
となる。
セルの交換を行うATM交換機においては、SRM（Self R
ooting Module）と呼ばれるハードウエア自立のスイッ
チングモジュールが多段接続されたMSSR（Multi Stage
Self Rooting Module）と呼ばれるATM通話路が用いられ
る。このMSSRでは、入力ハイウエイからの入力部におい
て、入力されるセルのヘッダに格納されているVPI（Vir
tual Path Identifier）及びVCI（Virtual Channel Ide
ntifier）と呼ばれる宛先情報に基づいて、入力したセ
ルをMSSR内のどのルートでどの出力ハイウエイに出力す
べきかを示すタグ情報が求められ、そのタグ情報が入力
されるセルの先頭部分（ヘッダの更に前の部分）に付加
される。そして、MSSRを構成する各SRM内の通話路スイ
ッチ部分（以下、「クロスポイント」と呼ぶ）は、入線
から入力したセルの先頭に付加されたタグ情報に従って
自分がそのセルをスイッチすべきか否かを判別し、スイ
ッチすべきであると判別した場合に、そのセルを出線上
の空いているタイムスロットに多重する。このとき、各
クロスポイントにおける上述の判別処理及びスイッチン
グ処理は、ハードウエア自立で行われる。
ooting Module）と呼ばれるハードウエア自立のスイッ
チングモジュールが多段接続されたMSSR（Multi Stage
Self Rooting Module）と呼ばれるATM通話路が用いられ
る。このMSSRでは、入力ハイウエイからの入力部におい
て、入力されるセルのヘッダに格納されているVPI（Vir
tual Path Identifier）及びVCI（Virtual Channel Ide
ntifier）と呼ばれる宛先情報に基づいて、入力したセ
ルをMSSR内のどのルートでどの出力ハイウエイに出力す
べきかを示すタグ情報が求められ、そのタグ情報が入力
されるセルの先頭部分（ヘッダの更に前の部分）に付加
される。そして、MSSRを構成する各SRM内の通話路スイ
ッチ部分（以下、「クロスポイント」と呼ぶ）は、入線
から入力したセルの先頭に付加されたタグ情報に従って
自分がそのセルをスイッチすべきか否かを判別し、スイ
ッチすべきであると判別した場合に、そのセルを出線上
の空いているタイムスロットに多重する。このとき、各
クロスポイントにおける上述の判別処理及びスイッチン
グ処理は、ハードウエア自立で行われる。
上述の説明から明らかなように、MSSR通話路を構成す
る各SRM内の各クロスポイントがタグ情報に基づいて正
常に動作していないと、呼の誤接続、セルの脱落（廃
棄）など、重大な障害が発生する可能性がある。このた
め、MSSR通話路の正常性を確認するための試験が必ず必
要となる。
る各SRM内の各クロスポイントがタグ情報に基づいて正
常に動作していないと、呼の誤接続、セルの脱落（廃
棄）など、重大な障害が発生する可能性がある。このた
め、MSSR通話路の正常性を確認するための試験が必ず必
要となる。
従来のMSSR通話路の試験方式としては、特定のVCIが
付加された試験用のセルをMSSRに入力させ、MSSRを構成
する各SRM内の各クロスポイントが、試験セルをスイッ
チしたことをMSCN情報という信号情報の形式で交換機を
制御する中央処理装置（CPR又はCC）に通知することに
より、正常性の確認を行う試験方式がある。この方式で
は、全てのクロスポイントの試験が行えるように、それ
ぞれのクロスポンイトでスイッチが行われるようなタグ
情報を付加した試験セルを多数発生させ、試験セルを入
力する毎に、各クロスポイントがスイッチを行ったか否
かを判別し、MSCN情報をCPRに出力する。
付加された試験用のセルをMSSRに入力させ、MSSRを構成
する各SRM内の各クロスポイントが、試験セルをスイッ
チしたことをMSCN情報という信号情報の形式で交換機を
制御する中央処理装置（CPR又はCC）に通知することに
より、正常性の確認を行う試験方式がある。この方式で
は、全てのクロスポイントの試験が行えるように、それ
ぞれのクロスポンイトでスイッチが行われるようなタグ
情報を付加した試験セルを多数発生させ、試験セルを入
力する毎に、各クロスポイントがスイッチを行ったか否
かを判別し、MSCN情報をCPRに出力する。
このように、上記従来例では、試験セルを発生する毎
にCPRがMSSR通信路を構成する各SRM内の各クロスポイン
トからの情報を収集する必要があるが、上述のようにそ
の情報量は膨大な量となる。このため、CPRの負担が大
きくなってしまい、交換機の複雑化及びコストアップを
招いてしまうという問題点を有している。
にCPRがMSSR通信路を構成する各SRM内の各クロスポイン
トからの情報を収集する必要があるが、上述のようにそ
の情報量は膨大な量となる。このため、CPRの負担が大
きくなってしまい、交換機の複雑化及びコストアップを
招いてしまうという問題点を有している。
本発明は、CPRの負担が少ないATM通話路の試験を可能
とすることを目的とする。
とすることを目的とする。
第１図（ａ）は、本発明のブロック図である。本発明
は、＃０〜＃ｎ−１（ｎは任意の自然数）の複数の入力
ハイウエイ102から入力される各セルを、＃０〜＃ｍ−
１（ｍは任意の自然数）の複数の出力ハイウエイ103の
いずれかに交換接続する多段構成のセルフルーティング
モジュール101で構成されるATM通話路を前提とする。
は、＃０〜＃ｎ−１（ｎは任意の自然数）の複数の入力
ハイウエイ102から入力される各セルを、＃０〜＃ｍ−
１（ｍは任意の自然数）の複数の出力ハイウエイ103の
いずれかに交換接続する多段構成のセルフルーティング
モジュール101で構成されるATM通話路を前提とする。
そして、まず、各入力ハイウエイ102毎に設けられ、
該入力ハイウエイから入力したセルが通過し得る全ての
セルフルーティングモジュール内のクロスポイントでス
イッチ動作が行われるような複数の試験セルであって、
該入力ハイウエイの識別情報107と試験セルであること
を示す試験セル識別情報108を付加した試験セル106を順
次発生する試験セル発生手段104を有する。同手段は、
例えばバーチャルパス識別子又はバーチャルチャネル識
別子をタグ情報に変換するバーチャルチャネルコンバー
タ内に設けられ、同手段で発生される複数の試験セル10
6には、第１図（ｂ）のように、セルの先頭のタグ部109
に、入力ハイウエイ102から入力したセルが通過し得る
全てのセルフルーティングモジュール内のクロスポイン
トでスイッチ動作が行われるようなタグ情報110が付加
される。そして、前述の入力ハイウエイの識別情報107
及び試験セル識別情報108は、例えば第１図（ｂ）のよ
うに、試験セル106の先頭のタグ部109内の空き領域に付
加される。
該入力ハイウエイから入力したセルが通過し得る全ての
セルフルーティングモジュール内のクロスポイントでス
イッチ動作が行われるような複数の試験セルであって、
該入力ハイウエイの識別情報107と試験セルであること
を示す試験セル識別情報108を付加した試験セル106を順
次発生する試験セル発生手段104を有する。同手段は、
例えばバーチャルパス識別子又はバーチャルチャネル識
別子をタグ情報に変換するバーチャルチャネルコンバー
タ内に設けられ、同手段で発生される複数の試験セル10
6には、第１図（ｂ）のように、セルの先頭のタグ部109
に、入力ハイウエイ102から入力したセルが通過し得る
全てのセルフルーティングモジュール内のクロスポイン
トでスイッチ動作が行われるようなタグ情報110が付加
される。そして、前述の入力ハイウエイの識別情報107
及び試験セル識別情報108は、例えば第１図（ｂ）のよ
うに、試験セル106の先頭のタグ部109内の空き領域に付
加される。
次に、各出力ハイウエイ毎102毎に設けられ、セルフ
ルーティングモジュール101から該出力ハイウエイに出
力されるセルから試験セル識別情報108を抽出すること
により試験セル106を抽出し、該抽出された試験セルか
ら入力ハイウエイの識別情報107を抽出することによ
り、各入力ハイウエイ102毎に、１つの入力ハイウエイ
から入力したセルが１つの出力ハイウエイに出力される
ためにとり得るセルフルーティングモジュール101上の
ルート数に対応する所定数の試験セル106を検出したか
否かを監視する試験セル監視手段105を有する。同手段
は、例えば試験セル発生手段104が試験セルの発生を開
始した後、所定時間内に各入力ハイウエイ毎の所定数の
試験セルを検出したか否かを監視することにより、セル
フルーティングモジュール101の試験を行う。
ルーティングモジュール101から該出力ハイウエイに出
力されるセルから試験セル識別情報108を抽出すること
により試験セル106を抽出し、該抽出された試験セルか
ら入力ハイウエイの識別情報107を抽出することによ
り、各入力ハイウエイ102毎に、１つの入力ハイウエイ
から入力したセルが１つの出力ハイウエイに出力される
ためにとり得るセルフルーティングモジュール101上の
ルート数に対応する所定数の試験セル106を検出したか
否かを監視する試験セル監視手段105を有する。同手段
は、例えば試験セル発生手段104が試験セルの発生を開
始した後、所定時間内に各入力ハイウエイ毎の所定数の
試験セルを検出したか否かを監視することにより、セル
フルーティングモジュール101の試験を行う。
セルフルーティングモジュール101において、１つの
入力ハイウエイ102から入力したセルが１つの出力ハイ
ウエイ103に出力されるモジューウ内のルート数は、モ
ジュールの構成が固定であれば所定の数になる。そこ
で、本発明では、各入力ハイウエイ104上の試験セル発
生手段104から、全ルートを通るような試験セル106を発
生し、各試験セル106には、そのセルがどの入力ハイウ
エイ102から発生されたかを示す入力ハイウエイの識別
情報107を付加する。そして、各出力ハイウエイ103上の
試験セル監視手段105において、試験セル識別情報108に
よって試験セルであると判別された試験セル106に付加
されている入力ハイウエイの識別情報107を判別するこ
とにより、例えば試験セルの発生開始から一定時間内
に、各入力ハイウエイ102に対応する試験セル106を所定
数検出したか否かを監視することにより、ATM通信路
（セルフルーティングモジュール）の試験を行う。
入力ハイウエイ102から入力したセルが１つの出力ハイ
ウエイ103に出力されるモジューウ内のルート数は、モ
ジュールの構成が固定であれば所定の数になる。そこ
で、本発明では、各入力ハイウエイ104上の試験セル発
生手段104から、全ルートを通るような試験セル106を発
生し、各試験セル106には、そのセルがどの入力ハイウ
エイ102から発生されたかを示す入力ハイウエイの識別
情報107を付加する。そして、各出力ハイウエイ103上の
試験セル監視手段105において、試験セル識別情報108に
よって試験セルであると判別された試験セル106に付加
されている入力ハイウエイの識別情報107を判別するこ
とにより、例えば試験セルの発生開始から一定時間内
に、各入力ハイウエイ102に対応する試験セル106を所定
数検出したか否かを監視することにより、ATM通信路
（セルフルーティングモジュール）の試験を行う。
このように、本発明では、セルフルーティングモジュ
ール内の各クロスポイントから、試験セルをスイッチし
たか否かの情報を収集する必要がなく、単に、各入力ハ
イウエイ毎の試験セル数を計数するだけで、簡単に通話
路の試験を行うことができる。
ール内の各クロスポイントから、試験セルをスイッチし
たか否かの情報を収集する必要がなく、単に、各入力ハ
イウエイ毎の試験セル数を計数するだけで、簡単に通話
路の試験を行うことができる。
以下、図面を参照しながら本発明の実施例につき詳細
に説明する。
に説明する。
第２図は、本発明によるATM交換機の全体構成図であ
る。
る。
MSSR201は、＃０〜＃３の４本の入力ハイウエイ204か
ら入力する各セルを交換し、＃０〜＃３の４本の出力ハ
イウエイ205に出力する。なお、ハイウエイの数は、４
本に限られるものではない。MSSR201は、インタフェー
ス装置（CPIF）202を介して接続される中央処理装置（C
PR）203によって制御される。これに加えて、＃０〜＃
３の各出力ハイウエイ205に接続される＃０〜＃３の試
験セル監視装置（TCC）206は、それぞれ試験セル発生時
（後述する）に各出力ハイウエイ205にどの入力ハイウ
エイ204からいくつかの試験セルが出力されたかを検出
し、信号線207を介して、CPR203に通知する。
ら入力する各セルを交換し、＃０〜＃３の４本の出力ハ
イウエイ205に出力する。なお、ハイウエイの数は、４
本に限られるものではない。MSSR201は、インタフェー
ス装置（CPIF）202を介して接続される中央処理装置（C
PR）203によって制御される。これに加えて、＃０〜＃
３の各出力ハイウエイ205に接続される＃０〜＃３の試
験セル監視装置（TCC）206は、それぞれ試験セル発生時
（後述する）に各出力ハイウエイ205にどの入力ハイウ
エイ204からいくつかの試験セルが出力されたかを検出
し、信号線207を介して、CPR203に通知する。
次に、第３図は、第２図のMSSR201の構成図である。
同図の破線301内の301−１−１と301−１−２、301−
２−１と301−２−２及び301−３−１と301−３−２で
示されるように、＃０と＃１の２本の入線を＃０と＃１
の２本の出線にスイッチするSRMと呼ばれるスイッチン
グモジュールが、入力ハイウエイ側から出力ハイウエイ
側に向かって２列×３段に接続された構成を有する。そ
して、＃０〜＃３の各入力ハイウエイ204から第１段目
のSRM301−１−１と301−１−２への入口部分に、＃０
〜＃３のVCC（Virtual Channel Convertor）302が設け
られる。VCCの機能については後述する。
２−１と301−２−２及び301−３−１と301−３−２で
示されるように、＃０と＃１の２本の入線を＃０と＃１
の２本の出線にスイッチするSRMと呼ばれるスイッチン
グモジュールが、入力ハイウエイ側から出力ハイウエイ
側に向かって２列×３段に接続された構成を有する。そ
して、＃０〜＃３の各入力ハイウエイ204から第１段目
のSRM301−１−１と301−１−２への入口部分に、＃０
〜＃３のVCC（Virtual Channel Convertor）302が設け
られる。VCCの機能については後述する。
次に、第４図は、第３図のSRM301−１−１〜301−３
−２の共通の構成図である。
−２の共通の構成図である。
同図のように、SRMは、＃０と＃１の２本の入線401を
＃０と＃１の２本の出線402にスイッチするモジュール
である。＃０の入線401から入力するセルは、クロスポ
イントC00及びC10でそれぞれ＃０又は＃１の出線402に
選択的に出力され、＃１の入線401から入力するセル
は、クロスポイントC01及びC11でそれぞれ＃０又は＃１
の出線402に選択的に出力される。各クロスポイントの
構成については後述する。
＃０と＃１の２本の出線402にスイッチするモジュール
である。＃０の入線401から入力するセルは、クロスポ
イントC00及びC10でそれぞれ＃０又は＃１の出線402に
選択的に出力され、＃１の入線401から入力するセル
は、クロスポイントC01及びC11でそれぞれ＃０又は＃１
の出線402に選択的に出力される。各クロスポイントの
構成については後述する。
第５図は、第３図の＃０〜＃３のVCC302の共通の構成
図である。
図である。
VPI/VCI検出部501は、＃０〜＃３の入力ハイウエイ20
4より入力するセルのヘッダ部のVPI（Virtual Path Ide
ntifier）、VCI（Virtual Channel Identifier）を検出
する。テーブル読出制御部502は、上述の検出されたVP
I、VCIをアドレスとしてVPI/VCIテーブル503を参照し
て、対応するタグ情報を読み出す。多重部505は、ディ
レイ部504で遅延されたセルの先頭部分に、テーブル読
出制御部502で読み出されたタグ情報を付加し出力す
る。ここで、VPI/VCIテーブル503に格納されるVPI、VCI
からタグ情報への変換テーブルは、第２図のCPR203から
CPIF202を介して設定される。試験セル発生装置（TCG50
6）は、MSSRの試験を行う場合に、後述する試験セルを
発生する。この試験セルは、多重部505において、入力
ハイウエイ204上の空いているタイムスロットに多重さ
れる。
4より入力するセルのヘッダ部のVPI（Virtual Path Ide
ntifier）、VCI（Virtual Channel Identifier）を検出
する。テーブル読出制御部502は、上述の検出されたVP
I、VCIをアドレスとしてVPI/VCIテーブル503を参照し
て、対応するタグ情報を読み出す。多重部505は、ディ
レイ部504で遅延されたセルの先頭部分に、テーブル読
出制御部502で読み出されたタグ情報を付加し出力す
る。ここで、VPI/VCIテーブル503に格納されるVPI、VCI
からタグ情報への変換テーブルは、第２図のCPR203から
CPIF202を介して設定される。試験セル発生装置（TCG50
6）は、MSSRの試験を行う場合に、後述する試験セルを
発生する。この試験セルは、多重部505において、入力
ハイウエイ204上の空いているタイムスロットに多重さ
れる。
第６図は、第５図のクロスポイントC00、C01、C10及
びC11の共通の構成図である。
びC11の共通の構成図である。
タグ比較部601は、＃０或いは＃１の入線401（第４図
参照）から入力するセルの先頭に付加されているタグを
検出し、自分がスイッチを行うべきか否かを判別する。
ここでスイッチを行うべきであると判別された場合、ゲ
ート602がオンにされ、＃０又は＃１の入線401からタグ
情報に続いて入力するセル本体がバッファ603に受信さ
れる。その後、多重部604が、バッファ603に保持された
セルを、＃０又は＃１の出線402（第４図参照）の空い
ているタイムスロットに多重する。
参照）から入力するセルの先頭に付加されているタグを
検出し、自分がスイッチを行うべきか否かを判別する。
ここでスイッチを行うべきであると判別された場合、ゲ
ート602がオンにされ、＃０又は＃１の入線401からタグ
情報に続いて入力するセル本体がバッファ603に受信さ
れる。その後、多重部604が、バッファ603に保持された
セルを、＃０又は＃１の出線402（第４図参照）の空い
ているタイムスロットに多重する。
第７図は、ATMセルの構成図である。第２図の入力ハ
イウエイ204から入力するセルは、実際の通信データが
格納され48オクテットのデータ長を有するインフォメー
ション部702と、宛先情報が格納され５オクテットのデ
ータ長を有するヘッダ部701とから構成されている。
イウエイ204から入力するセルは、実際の通信データが
格納され48オクテットのデータ長を有するインフォメー
ション部702と、宛先情報が格納され５オクテットのデ
ータ長を有するヘッダ部701とから構成されている。
そして、第３図、第５図のVCC302において、セルの先
頭すなわちヘッダ部701の前にタグ部703が付加される。
このタグ部703には、本実施例の場合、それぞれが１ビ
ットずつの1stタグ704、2ndタグ705及び3rdタグ706が含
まれる。1stタグ704は、MSSR201内の第１段目のSRM301
−１−１又は301−１−２（第３図参照）に入力した自
セルが、＃０と＃１の出線402のうちどちらに出力され
るべきかを指示する情報であり、その値が“0"なら＃０
の出線402への出力、“1"なら＃１の出線402への出力を
指示する。2ndタグ705は、MSSR201内の第２段目のSRM30
1−２−１又は301−２−２に入力した自セルが、第１段
目の場合と同様に＃０と＃１の出線402のうちどちらに
出力されるべきかを指示する情報である。更に、3rdタ
グ706は、MSSR201内の第３段目のSRM301−３−１又は30
1−３−２に入力した自セルが、第１段目の場合と同様
に＃０と＃１の出線402のうちどちらに出力されるべき
かを指示する情報である。
頭すなわちヘッダ部701の前にタグ部703が付加される。
このタグ部703には、本実施例の場合、それぞれが１ビ
ットずつの1stタグ704、2ndタグ705及び3rdタグ706が含
まれる。1stタグ704は、MSSR201内の第１段目のSRM301
−１−１又は301−１−２（第３図参照）に入力した自
セルが、＃０と＃１の出線402のうちどちらに出力され
るべきかを指示する情報であり、その値が“0"なら＃０
の出線402への出力、“1"なら＃１の出線402への出力を
指示する。2ndタグ705は、MSSR201内の第２段目のSRM30
1−２−１又は301−２−２に入力した自セルが、第１段
目の場合と同様に＃０と＃１の出線402のうちどちらに
出力されるべきかを指示する情報である。更に、3rdタ
グ706は、MSSR201内の第３段目のSRM301−３−１又は30
1−３−２に入力した自セルが、第１段目の場合と同様
に＃０と＃１の出線402のうちどちらに出力されるべき
かを指示する情報である。
上記タグ情報704〜706による指示に対し、各SRM内の
各クロスポイントC00、C01、C10及びC11は、それぞれの
タグ比較部601（第６図参照）において、まず、自分が
何段目のSRMに収容されているかによって、1stタグ70
4、2ndタグ705又は3rdタグ706のいずれかを参照し、更
に自分が＃０の出線402に接続されていれば、上記タグ
情報の値が“0"の場合にスイッチを行い、“1"の場合に
スイッチを行わない。逆に、自分が＃１の出線402に接
続されていれば、上記タグ情報の値が“1"の場合にスイ
ッチを行い、“0"の場合にスイッチを行わない。
各クロスポイントC00、C01、C10及びC11は、それぞれの
タグ比較部601（第６図参照）において、まず、自分が
何段目のSRMに収容されているかによって、1stタグ70
4、2ndタグ705又は3rdタグ706のいずれかを参照し、更
に自分が＃０の出線402に接続されていれば、上記タグ
情報の値が“0"の場合にスイッチを行い、“1"の場合に
スイッチを行わない。逆に、自分が＃１の出線402に接
続されていれば、上記タグ情報の値が“1"の場合にスイ
ッチを行い、“0"の場合にスイッチを行わない。
今、例えば、第３図の＃０の入力ハイウエイ204から
入力したセルに、＃０のVCC302において、そのセルのヘ
ッダ部のVPI、VCIに基づいて、タグ情報704〜706として
“101"の値が付加されたとする。この場合、MSSR201内
の第１段目では、＃０の入力ハイウエイ204からSRM301
−１−１の＃０の入線に入力したセルは、同SRM内のク
ロスポイントC10（第４図参照）でスイッチされ＃１の
出線に出力される。第２段目では、上記セルはSRM301−
２−２の＃０の入線に入力し、同SRM内のクロスポイン
トC00でスイッチされ＃０の出線に出力される。そし
て、第３段目では、上記セルはSRM301−３−１の＃１の
入線に入力し、同SRM内のクロスポイントC11でスイッチ
され＃１の出線に出力される。この結果、＃０の入力ハ
イウエイ204に入力したセルは、MSSR201での交換動作に
よって、＃１の出力ハイウエイ205に出力される。
入力したセルに、＃０のVCC302において、そのセルのヘ
ッダ部のVPI、VCIに基づいて、タグ情報704〜706として
“101"の値が付加されたとする。この場合、MSSR201内
の第１段目では、＃０の入力ハイウエイ204からSRM301
−１−１の＃０の入線に入力したセルは、同SRM内のク
ロスポイントC10（第４図参照）でスイッチされ＃１の
出線に出力される。第２段目では、上記セルはSRM301−
２−２の＃０の入線に入力し、同SRM内のクロスポイン
トC00でスイッチされ＃０の出線に出力される。そし
て、第３段目では、上記セルはSRM301−３−１の＃１の
入線に入力し、同SRM内のクロスポイントC11でスイッチ
され＃１の出線に出力される。この結果、＃０の入力ハ
イウエイ204に入力したセルは、MSSR201での交換動作に
よって、＃１の出力ハイウエイ205に出力される。
次に、第２図のMSSR201の試験を行う場合には、＃０
〜＃３の各入力ハイウエイ204に接続される＃０〜＃３
のVCC302のそれぞれにおいて、TCG506が、第８図に示さ
れるような1stタグ704、2ndタグ705及び3rdタグ706が付
加された第１〜第８の８種類の試験セルを順次発生し、
各入力ハイウエイ204に多重する。これと同時に、各試
験セルのタグ部703には、第７図に示されるように、そ
のセルが試験セルであることを示すフラグ情報（TCA）7
08が付加されると共に、その試験セルが＃０〜＃３のう
ち何番の入力ハイウエイ204において付加されたかを示
す入力ハイウエイナンバー（IHN）707が付加される。な
お、試験セルにおいては、ヘッダ部701及びインフォメ
ーション部702（第７図参照）は、空の情報となり意味
をなさない。
〜＃３の各入力ハイウエイ204に接続される＃０〜＃３
のVCC302のそれぞれにおいて、TCG506が、第８図に示さ
れるような1stタグ704、2ndタグ705及び3rdタグ706が付
加された第１〜第８の８種類の試験セルを順次発生し、
各入力ハイウエイ204に多重する。これと同時に、各試
験セルのタグ部703には、第７図に示されるように、そ
のセルが試験セルであることを示すフラグ情報（TCA）7
08が付加されると共に、その試験セルが＃０〜＃３のう
ち何番の入力ハイウエイ204において付加されたかを示
す入力ハイウエイナンバー（IHN）707が付加される。な
お、試験セルにおいては、ヘッダ部701及びインフォメ
ーション部702（第７図参照）は、空の情報となり意味
をなさない。
今、＃０〜＃３のうち１つの入力ハイウエイ204からM
SSR201に入力したセルは、第３図のように第１段から第
３段の３つのSRMを通過して＃０〜＃３の出力ハイウエ
イ205のいずれかに出力され、第４図のように１つのSRM
について１本の入線401に対して２つのクロスポイント
が存在し、それらによって選択され得る出線402は２本
ある。従って、＃０〜＃３のうち１つの入力ハイウエイ
204からMSSR201に入力したセルが、＃０〜＃３のいずれ
かの出力ハイウエイ205に出力されるためにとり得るル
ートは、23＝８通りある。そして、第８図のようなタグ
情報が付加された第１〜第８の８種類の試験セルによっ
て、１本の入力ハイウエイ204について、そこから入力
したセルが通過し得る全てのSRM内の全てのクロスポイ
ントにスイッチを行わせることができる。
SSR201に入力したセルは、第３図のように第１段から第
３段の３つのSRMを通過して＃０〜＃３の出力ハイウエ
イ205のいずれかに出力され、第４図のように１つのSRM
について１本の入線401に対して２つのクロスポイント
が存在し、それらによって選択され得る出線402は２本
ある。従って、＃０〜＃３のうち１つの入力ハイウエイ
204からMSSR201に入力したセルが、＃０〜＃３のいずれ
かの出力ハイウエイ205に出力されるためにとり得るル
ートは、23＝８通りある。そして、第８図のようなタグ
情報が付加された第１〜第８の８種類の試験セルによっ
て、１本の入力ハイウエイ204について、そこから入力
したセルが通過し得る全てのSRM内の全てのクロスポイ
ントにスイッチを行わせることができる。
上述の各入力ハイウエイ204毎で８個ずつの試験セル
は、＃０〜＃３の各出力ハイウエイ205上に設けられたT
CC207（第２図参照）において検出される。第９図にTCC
207の構成を示す。
は、＃０〜＃３の各出力ハイウエイ205上に設けられたT
CC207（第２図参照）において検出される。第９図にTCC
207の構成を示す。
今、１つの入力ハイウエイ204から入力したセルが１
つの出力ハイウエイ205に出力されるためにとり得るMSS
R上のルートは２通りある。例えば、＃０の入力ハイウ
エイ204からSRM301−１−１（第３図参照）に入力した
セルが＃０の出力ハイウエイ205に出力される場合、SRM
301−１−１→SRM301−２−１→SRM301−３−１という
ルートと、SRM301−１−１→SRM301−２−２→SRM301−
３−１というルートの２通りがある。他の場合も同様で
ある。従って、MSSR201内の全てのSRMのクロスポイント
が正常であれば、１つの出力ハイウエイ205において、
１つの入力ハイウエイ204からの試験セルを必ず２つ検
出できるはずである。
つの出力ハイウエイ205に出力されるためにとり得るMSS
R上のルートは２通りある。例えば、＃０の入力ハイウ
エイ204からSRM301−１−１（第３図参照）に入力した
セルが＃０の出力ハイウエイ205に出力される場合、SRM
301−１−１→SRM301−２−１→SRM301−３−１という
ルートと、SRM301−１−１→SRM301−２−２→SRM301−
３−１というルートの２通りがある。他の場合も同様で
ある。従って、MSSR201内の全てのSRMのクロスポイント
が正常であれば、１つの出力ハイウエイ205において、
１つの入力ハイウエイ204からの試験セルを必ず２つ検
出できるはずである。
そこで、まず、VCC302内のTCG506による試験セルの発
生開始前に、＃０〜＃３の各TCC207内の＃０〜＃３の１
ビットのカウンタ902（第９図参照）がCPR203からの特
には図示しないリセット信号によってリセットされた
後、CPR203からCPIF202を介して＃０〜＃３の各TCG506
に対して試験セルの発生指示がなされる。
生開始前に、＃０〜＃３の各TCC207内の＃０〜＃３の１
ビットのカウンタ902（第９図参照）がCPR203からの特
には図示しないリセット信号によってリセットされた
後、CPR203からCPIF202を介して＃０〜＃３の各TCG506
に対して試験セルの発生指示がなされる。
これ以後、＃０〜＃３の各TCC207内の試験セル抽出部
901が、入力するセルのタグ部703のTCA708とIHN707を抽
出し、TCA708が試験セルであることを示している場合
に、IHN707が＃０〜＃３のうち何番を示しているかによ
って、＃０〜＃３の１ビットのカウンタ902のうちいず
れかをカウントアップする。
901が、入力するセルのタグ部703のTCA708とIHN707を抽
出し、TCA708が試験セルであることを示している場合
に、IHN707が＃０〜＃３のうち何番を示しているかによ
って、＃０〜＃３の１ビットのカウンタ902のうちいず
れかをカウントアップする。
そして、各カウンタ902は、２カウントをカウントす
ると監視結果通知部903にそのカウンタ番号（＃０〜＃
３のうちいずれか）を通知する。これにより、監視結果
通知部903は、その番号に対応する入力ハイウエイ204か
らのセルがスイッチされ得る全てのSRC内のクロスポイ
ントが正常である旨を、信号線207を介してCPR203に通
知する。
ると監視結果通知部903にそのカウンタ番号（＃０〜＃
３のうちいずれか）を通知する。これにより、監視結果
通知部903は、その番号に対応する入力ハイウエイ204か
らのセルがスイッチされ得る全てのSRC内のクロスポイ
ントが正常である旨を、信号線207を介してCPR203に通
知する。
CPR203は、試験セルの発生指示を発してから一定時間
内に、各入力ハイウエイ204に対応する上記通知を受信
するか否かを監視することにより、MSSR201の試験を行
う。
内に、各入力ハイウエイ204に対応する上記通知を受信
するか否かを監視することにより、MSSR201の試験を行
う。
以上のように、本発明では、試験セルに、その試験セ
ルがどの入力ハイウエイ204において発生されたかを示
す入力ハイウエイナンバーを付加することにより、各出
力ハイウエイ205において、各入力ハイウエイ204からの
試験セルが所定数検出されたかを監視するだけで、通話
路の試験を行うことができる。
ルがどの入力ハイウエイ204において発生されたかを示
す入力ハイウエイナンバーを付加することにより、各出
力ハイウエイ205において、各入力ハイウエイ204からの
試験セルが所定数検出されたかを監視するだけで、通話
路の試験を行うことができる。
上述の従来例では、入力ハイウエイ204と出力ハイウ
エイ205の数がそれぞれ４本ずつで、MSSRが２列×３段
のSRMからなる場合について説明したが、勿論これに限
られるものではない。これらの数が変化した場合には、
各TCG506で発生する試験セルの数や、各TCC207で検出す
べき１つの入力ハイウエイ204あたりの試験セルの数を
変化させれば、容易に対応できる。
エイ205の数がそれぞれ４本ずつで、MSSRが２列×３段
のSRMからなる場合について説明したが、勿論これに限
られるものではない。これらの数が変化した場合には、
各TCG506で発生する試験セルの数や、各TCC207で検出す
べき１つの入力ハイウエイ204あたりの試験セルの数を
変化させれば、容易に対応できる。
本発明によれば、セルフルーティングモジュール内の
各クロスポイントから、試験セルをスイッチしたか否か
の情報を収集する必要がなく、単に、各入力ハイウエイ
毎の試験セル数を計数するだけで、簡単に通話路の試験
を行うことが可能となる。
各クロスポイントから、試験セルをスイッチしたか否か
の情報を収集する必要がなく、単に、各入力ハイウエイ
毎の試験セル数を計数するだけで、簡単に通話路の試験
を行うことが可能となる。
この場合、試験セル発生手段104及び試験セル監視手
段105は、それぞれ入力ハイウエイ102及び出力ハイウエ
イ103の数に対応する数だけ用意すればよく、かつ、そ
の構成も簡単である。従って、従来例のように、セルフ
ルーティングモジュール内の全てのクロスポイントに試
験セルの検出機構を設けるのに比較して、はるかに簡単
な構成で、通話路の試験を実現できる。
段105は、それぞれ入力ハイウエイ102及び出力ハイウエ
イ103の数に対応する数だけ用意すればよく、かつ、そ
の構成も簡単である。従って、従来例のように、セルフ
ルーティングモジュール内の全てのクロスポイントに試
験セルの検出機構を設けるのに比較して、はるかに簡単
な構成で、通話路の試験を実現できる。
第１図（ａ）、（ｂ）は、本発明のブロック図、 第２図は、本発明の実施例の全体構成図、 第３図は、MSSRの構成図、 第４図は、SRMの構成図、 第５図は、VCCの構成図、 第６図は、クロスポイントの構成図、 第７図は、本実施例におけるATMセルの構成図、 第８図は、試験セルに付加されるタグ情報を示した図、 第９図は、TCCの構成図である。 101……多段構成のセルフルーティングモジュール、 102……入力ハイウエイ、 103……出力ハイウエイ、 104……試験セル発生手段、 105……試験セル監視手段、 106……試験セル、 107……入力ハイウエイの識別情報、 108……試験セル識別情報、 109……タグ部、 110……タグ情報．
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−296537（ＪＰ，Ａ) 特開 平３−71750（ＪＰ，Ａ) 特開 平３−71751（ＪＰ，Ａ) 特開 平４−291856（ＪＰ，Ａ) 特開 平４−165443（ＪＰ，Ａ) 特開 平３−270434（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H04L 12/28 H04L 12/56
Claims (4)
- 【請求項１】複数の入力ハイウエイ（102）から入力さ
れる各セルを複数の出力ハイウエイ（103）のいずれか
に交換接続する多段構成のセルフルーティングモジュー
ル（101）で構成されるATM通話路の試験方式において、 前記各入力ハイウエイ（102）毎に設けられ、該入力ハ
イウエイから入力したセルが通過し得る全ての前記セル
フルーティングモジュール内のクロスポイントでスイッ
チ動作が行われるような複数の試験セルであって、該入
力ハイウエイの識別情報（107）と試験セルであること
を示す試験セル識別情報（108）を付加した試験セル（1
06）を順次発生する試験セル発生手段（104）と、 前記各出力ハイウエイ毎（102）に設けられ、前記セル
フルーティングモジュール（101）から該出力ハイウエ
イに出力されるセルから前記試験セル識別情報（108）
を抽出することにより試験セル（106）を抽出し、該抽
出された試験セルから前記入力ハイウエイの識別情報
（107）を抽出することにより、前記各入力ハイウエイ
（102）毎に、１つの入力ハイウエイから入力したセル
が１つの出力ハイウエイに出力されるためにとり得る前
記セルフルーティングモジュール（101）上のルート数
に対応する所定数の試験セル（106）を検出したか否か
を監視する試験セル監視手段（105）と、 を有することを特徴とするATM通話路の試験方式。 - 【請求項２】前記試験セル発生手段は、バーチャルパス
識別子又はバーチャルチャネル識別子をタグ情報に変換
するバーチャルチャネルコンバータ内に設けられ、該試
験セル発生手段で発生される前記複数の試験セルには、
前記入力ハイウエイから入力したセルが通過し得る全て
の前記セルフルーティングモジュール内のクロスポイン
トでスイッチ動作が行われるようなタグ情報が付加され
ることを特徴とする請求項１記載のATM通話路の試験方
式。 - 【請求項３】前記試験セル発生手段は、前記入力ハイウ
エイの識別情報及び試験セル識別情報を、前記バーチャ
ルチャネルコンバータで前記試験セルに付加される前記
タグ情報を格納する前記試験セルの先頭部に設けられる
タグ部の空き領域に付加することを特徴とする請求項２
記載のATM交換機の試験方式。 - 【請求項４】前記試験セル監視手段は、前記試験セル発
生手段が前記試験セルの発生を開始した後、所定時間内
に前記各入力ハイウエイ毎の所定数の試験セルを検出し
たか否かを監視することにより、前記セルフルーティン
グモジュールの試験を行うことを特徴とする請求項１項
乃至３記載のATM通話路の試験方式。
Priority Applications (10)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28262890A JP2785850B2 (ja) | 1990-10-20 | 1990-10-20 | Ａｔｍ通話路の試験方式 |
| CA002049910A CA2049910C (en) | 1990-08-27 | 1991-08-26 | Apparatus for testing atm channels |
| CA002239924A CA2239924C (en) | 1990-08-27 | 1991-08-26 | Apparatus for testing atm channels |
| CA002239920A CA2239920C (en) | 1990-08-27 | 1991-08-26 | Apparatus for testing atm channels |
| DE69133461T DE69133461T2 (de) | 1990-08-27 | 1991-08-27 | Gerät zum Testen von ATM-Vermittlungskanälen |
| DE69126588T DE69126588T2 (de) | 1990-08-27 | 1991-08-27 | Gerät zum Testen von Kommunikationskanälen |
| EP95106654A EP0674409B1 (en) | 1990-08-27 | 1991-08-27 | Apparatus for testing ATM channels |
| DE69133462T DE69133462T2 (de) | 1990-08-27 | 1991-08-27 | Gerät zum Testen von ATM-Vermittlungskanälen |
| EP95106656A EP0671832B1 (en) | 1990-08-27 | 1991-08-27 | Apparatus for testing ATM channels |
| EP91114341A EP0477553B1 (en) | 1990-08-27 | 1991-08-27 | Channel testing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28262890A JP2785850B2 (ja) | 1990-10-20 | 1990-10-20 | Ａｔｍ通話路の試験方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04157841A JPH04157841A (ja) | 1992-05-29 |
| JP2785850B2 true JP2785850B2 (ja) | 1998-08-13 |
Family
ID=17654997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28262890A Expired - Fee Related JP2785850B2 (ja) | 1990-08-27 | 1990-10-20 | Ａｔｍ通話路の試験方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2785850B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2739780B2 (ja) * | 1991-01-16 | 1998-04-15 | 日本電気株式会社 | Ａｔｍセル処理装置内データパス監視方式 |
| JPH06188918A (ja) * | 1992-12-22 | 1994-07-08 | Nec Corp | パケット交換機 |
| JP2524679B2 (ja) * | 1993-06-03 | 1996-08-14 | 沖電気工業株式会社 | Ａｔｍ交換装置におけるヘッダ変換方式 |
-
1990
- 1990-10-20 JP JP28262890A patent/JP2785850B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04157841A (ja) | 1992-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2880271B2 (ja) | 帯域制御方法および回路 | |
| US5313453A (en) | Apparatus for testing ATM channels | |
| US5500851A (en) | Fixed-length packet switching system adapted for function test | |
| US5485453A (en) | Method for handling redundant switching planes in packet switches and a packet switch for carrying out the method | |
| Garcia-Haro et al. | ATM shared-memory switching architectures | |
| US6031838A (en) | ATM switching system | |
| US5271004A (en) | Asynchronous transfer mode switching arrangement providing broadcast transmission | |
| EP0312628B1 (en) | High-speed modular switching apparatus for circuit and packet switched traffic | |
| US6067654A (en) | ATM switch and control method thereof | |
| KR970704282A (ko) | 회로 에뮬레이터된 atm 교환기에서 stm셑을 스위칭시키기 위한 스위치 노드 및 방법 | |
| US6327244B1 (en) | Packet handler | |
| JP2738762B2 (ja) | 高速パケット交換機 | |
| JPH0229136A (ja) | 同期時分割ネットワーク | |
| EP0809380A2 (en) | Switching system for switching a fixed-length cell | |
| EP0687121B1 (en) | Device and method for indicating timeouts | |
| US6289011B1 (en) | 2n×n multiplexing switch | |
| EP0674409B1 (en) | Apparatus for testing ATM channels | |
| JP2785850B2 (ja) | Ａｔｍ通話路の試験方式 | |
| JP2824483B2 (ja) | Ａｔｍ交換機におけるスイッチ診断方式 | |
| JP3168945B2 (ja) | Ａｔｍ伝送回線切替方式 | |
| JP2578946B2 (ja) | 光ａｔｍ交換方式 | |
| JP3074570B2 (ja) | Ａｔｍスイッチのパス試験方式 | |
| EP0554969A2 (en) | STM switching arrangement | |
| EP0554970A2 (en) | ATM/STM switching arrangement | |
| JP2690808B2 (ja) | Ａｔｍ通話路の試験方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |