JP2735855B2 - 負入力による誤動作防止回路 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、Ｐ形半導体基板上にバイポーラトランジス
タを形成した集積回路において、前記半導体基板内に不
所望に形成されるいわゆる寄生トランジスタによつて、
その集積回路の半導体基板に形成されている電機回路が
負入力によつて誤動作することを防止するようにした負
入力による誤動作防止回路に関する。

従来の技術および発明が解決しようとする課題 前記バイポーラトランジスタを有する集積回路は、入
力端子の入力電圧が基板電位以下となると、該集積回路
の微細構造に起因して、隣接して形成されているトラン
ジスタ間などで不所望な寄生トランジスタが形成される
ことがある。たとえば前記半導体基板は接地電位とさ
れ、一方、前記入力端子の入力電圧が、その半導体基板
に形成されているバイポーラトランジスタのベース・エ
ミツタ間の障壁電圧以上の負電位であるたとえば−0.6V
以下となると、前記寄生トランジスタが動作し、該集積
回路は本来の動作を達成することができず誤動作してし
まう。このように入力電圧が負電位となることは、入力
信号へのノイズの混入や入力信号自身に負電位の成分が
含まれることなどが原因となる。

本発明の目的は、Ｐ形半導体基板上にバイポーラトラ
ンジスタを形成した半導体集積回路において、負電位の
入力信号に対しても誤動作を防止することができる負入
力による誤動作防止回路を提供することである。

課題を解決するための手段 本発明は、Ｐ形半導体基板上にバイポーラトランジス
タを形成した半導体集積回路のための負入力による誤動
作防止回路において、 ２つの等しい出力電流を導出するカレントミラー回路
と、 入力端子と、 前記カレントミラー回路の一方の出力と前記入力端子
との間に接続される制御用トランジスタと、 外部からの信号を前記入力端子に与える抵抗と、 前記入力端子の電圧が、前記半導体集積回路に形成さ
れるトランジスタのベース・エミツタ間の障壁電圧未満
で前記制御用トランジスタのコレクタ電流が流れるよう
に、該制御用トランジスタのベースに電圧を与える基準
電圧源と、 前記カレントミラー回路の他方の出力の出力電流に応
答して動作を行う動作回路とを含むことを特徴とする負
入力による誤動作防止回路である。

作 用 本発明に従えば、外部からの信号は抵抗を介して入力
端子に入力され、制御用トランジスタを介して、Ｐ形半
導体基板上にバイポーラトランジスタの形成された半導
体集積回路内の後段の回路に入力される。制御用トラン
ジスタのコレクタにはカレントミラー回路の一方の出力
が接続されており、該制御用トランジスタのベースには
基準電圧源からの基準電圧が印加され、またエミツタは
前記入力端子に接続される。

基準電圧源から制御用トランジスタのベースに印加さ
れる前記基準電圧は、前記入力端子からの信号が入力さ
れる該半導体集積回路に形成されるトランジスタのベー
ス・エミツタ間の障壁電圧未満で、該制御用トランジス
タのコレクタ電流が流れる電圧に選ばれる。一方、前記
カレントミラー回路の他方の出力は、たとえばもう１つ
のトランジスタなどから成る動作回路に与えられてお
り、該動作回路はカレントミラー回路からの出力電流に
応答して動作を行う。

したがつて入力端子の電圧が負の所定電圧以下となつ
たときには、制御用トランジスタが導通して、カレント
ミラー回路の一方の出力から、該制御用トランジスタの
コレクタには前記入力端子の電圧に応じた電流が流れ、
これによつて抵抗に印加される入力電圧が低くなつて
も、その電圧降下は該抵抗で吸収されて、入力端子の電
圧レベルは所定の一定値でクランプされる。

またこのとき制御用トランジスタに流れる電流と等し
い電流がカレントミラー回路の他方の出力から導出さ
れ、動作回路はその出力電流に応答して動作を行う。こ
れによつて前記出力電流が増加する負入力時には、前記
後段の回路はこの動作回路の出力によつて誤動作が防止
され、あるいは他の動作を実行する。

実施例 第１図は、本発明の一実施例の半導体集積回路１の電
気回路図である。この半導体集積回路１は、Ｐ形半導体
基板上に多数のバイポーラトランジスタ、およびその他
の電気回路素子が形成されて構成される。該半導体集積
回路１において、接地端子２は接地電位とされ、電源入
力端子３には電源４からの直流正電位が印加される。信
号入力端子５には、抵抗RINを介して、信号源６からの
信号が入力される。この入力信号は、該半導体集積回路
１内のバイポーラトランジスタのベース・エミツタ間の
障壁電圧以下になる電圧、およびそれ以上の電圧の範囲
で変化する。

該半導体集積回路１内には、カレントミラー回路を構
成するトランジスタQ2が形成されており、このトランジ
スタQ2は２つの出力7,8を有し、これらの出力7,8には同
一値の電流が導出される。一方の出力７と、前記信号入
力端子５に接続されているライン９との間には、制御用
トランジスタであるトランジスタQ1が接続される。トラ
ンジスタQ1のベースには、ライン10を介して基準電圧発
生回路11からの基準電圧が印加される。

基準電圧発生回路11は、電流I1をライン12に導出する
定電流回路13と、前記電流I1に順方向となるようにライ
ン12に直列に接続される２つのダイオードQ4,Q5と、ラ
イン12にベースが接続されエミツタホロア接続されたト
ランジスタQ3と、このトランジスタQ3のエミツタに直列
に接続され分圧回路を構成する抵抗R1,R2とを含んで構
成される。抵抗R1,R2によつて分圧された基準電圧は、
前述のようにライン10を介してトランジスタQ1のベース
与えられる。

前記トランジスタQ2の他方の出力８は、ライン16を介
して動作回路であるトランジスタQ6のベースに与えられ
る。このトランジスタQ6のベースは、抵抗R3を介して該
トランジスタQ6のエミツタとともに、前記接地端子２に
接続される。またこのトランジスタQ6のコレクタから
は、ライン18を介して電気回路17に誤動作防止出力が導
出される。

電気回路17は、前述のように端子2,3を介して供給さ
れる電力によつて付勢されており、前記ライン９を介す
る入力信号を高入力インピーダンスで受信する。またこ
の電気回路17は、前記出力トランジスタQ6の導通または
遮断のスイツチング状態、あるいはその出力トランジス
タQ6のインピーダンス変化に応答して、予め定める電気
的動作を行う。

電気回路17は、バイポーラトランジスタを含む回路素
子から構成されており、ライン９を介する該電気回路17
への入力信号が、接地端子２の電位から所定の電位、た
とえば−0.6V以下となると、該電気回路17内に前述の寄
生トランジスタが形成される。

上述のように構成された半導体集積回路１において、
定電流回路13からの前記電流I1によつてダイオードQ4の
アノード側には、該ダイオードQ4とダイオードQ5との順
方向の電圧降下の和によつて、電圧V4が発生する。この
電圧V4は、たとえば1.4（Ｖ）である。この電圧V4はト
ランジスタQ3のベース電圧となり、したがつてトランジ
スタQ3のエミツタ電圧VE3は、該トランジスタQ3のベー
ス・エミツタ間電圧をVBE3とするとき、 VE3＝V4−VBE3 …（１） となり、たとえば0.7（Ｖ）である。したがつてこのト
ランジスタQ3のコレクタに接続されているライン21に
は、抵抗R1,R2の抵抗値を参照符と同一に示すとき、電
流I2が流れる。

また前述のようにライン10を介してトランジスタQ1の
ベースに与えられる電圧VB1は、前記トランジスタQ3の
エミツタ電圧VE3が抵抗R1,R2によつて分圧されるため、 となり、したがつてトランジスタQ1のエミツタ電圧VCL
は、該トランジスタQ1のベース・エミツタ間電圧をVBE1
とするとき、 VCL＝VB1−VBE1 …（４） となる。

したがつて前述のようにトランジスタQ3のエミツタ電
圧VE3は0.7（Ｖ）程度であり、抵抗R1,R2の抵抗値を等
しくすると、第３式および第４式から、 となり、入力端子５は−0.3（Ｖ）にクランプされる。

また信号源６から抵抗RINに入力される信号電圧VG
が、 VG＞VCL …（６） であるときには、該トランジスタQ1は遮断し、トランジ
スタQ2の出力７に流れる電流I3は零である。

これに対して、 VG≦VCL …（７） であるとき、すなわち入力信号電圧VGの負の絶対値が、
トランジスタQ1のエミツタ電圧VCLの絶対値以下になる
ときには、抵抗RINに電圧降下を生じ、信号入力端子５
の電圧は前記電圧VCLに保持されてクランプされる。

このとき前述のように入力信号をクランプするための
抵抗RINに電圧降下を生じるために、トランジスタQ2の
出力７に流れる前記電流I3は、抵抗RINの抵抗値を参照
符と同一で示すと、 となる。

一方、トランジスタQ2は前述のようにカレントミラー
回路を構成しており、一方の出力７を流れる電流I3と同
一値の電流I4が他方の出力８から、前記ライン16を介し
て導出される。この電流I4が、該トランジスタQ6のベー
ス・エミツタ間電圧をVBE6とし、抵抗R3の抵抗値を参照
符と同一の値とすると、 を満たすとき、トランジスタQ6は前記ライン18を介して
電気回路17から電流を引込む動作を行う。

このようにして、信号源６から抵抗RINにトランジス
タQ1のエミツタ電圧VCLの絶対値よりも大きい絶対値の
負の電圧VGが入力されると、トランジスタQ6はライン18
を介して電気回路17から電流を引込む動作を行い、これ
によつて電気回路17は予め定める動作を行う。こうして
負の信号入力時における電気回路17の誤動作を防止する
ことができる。

また、本実施例ではダイオードQ4,Q5によつて基準電
圧発生回路11を構成しており、ダイオードの温度特性と
寄生トランジスタの温度特性とは類似しているため、温
度が変化して寄生トランジスタの動作電圧が変化する
と、これに追随してダイオードの動作電圧も変化し、寄
生トランジスタによる誤動作は生じない。

なお電気回路17は、上述のように入力信号電圧が負で
あるときの誤動作を防止するものであつてもよく、ある
いは入力信号電圧が負になつたことを検出して、他の動
作を実行するものであつてもよい。

第２図は本発明の他の実施例の半導体集積回路31の電
気回路図であり、この実施例は前述の実施例に類似し、
対応する部分には同一の参照符を付す。この実施例で
は、前述の実施例の基準電圧発生回路11に代えて、定電
圧源32が設けられており、この定電圧源32からの基準電
圧は、ライン10を介してトランジスタQ1のベースに印加
される。この定電圧源32から導出される基準電圧は、た
とえば0.3（Ｖ）である。

第３図は本発明のさらに他の実施例の半導体集積回路
41の電気回路図であり、前述の実施例に類似し、対応す
る部分には同一の参照符を付す。この半導体集積回路41
では、前述の第１図で示される構成とともに、比較回路
42が構成されており、端子5,2間に接続される交流源43
の零クロス検出に用いられる。

比較回路42は、定電流回路13a,13b,13c,13dと、トラ
ンジスタQ11〜Q18と、抵抗RLとを含んで構成される。こ
の比較回路42の一方の入力であるトランジスタQ11のベ
ースは、前記信号入力端子５からのライン９に接続され
ており、また他方の入力であるトランジスタQ14のベー
スは前記接地端子２に接続される。この比較回路42の出
力は、トランジスタQ17のコレクタから前記ライン18に
導出され、トランジスタQ6のコレクタに与えられるとと
もに、トランジスタQ18のベースに与えられる。トラン
ジスタQ18のコレクタは、抵抗RLを介して電源入力端子
３に接続されるとともに、該コレクタからは出力端子44
に出力信号が導出される。

このように構成された半導体集積回路41では、交流信
号源43から第４図（１）で示される入力信号が与えら
れ、第４図（２）で示されるように、該入力信号が接地
レベル未満であるときには出力端子44からはハイレベル
の電圧VCCが導出され、接地レベル以上であるときには
ローレベルである０（Ｖ）の出力が導出される。

ところでこの比較回路42のみでは、ライン９からの入
力信号の電圧範囲の下限は０（Ｖ）以上と規定されてお
り、その入力電圧が約−0.5（Ｖ）以下となると、トラ
ンジスタQ11,Q12は導通し、トランジスタQ13〜Q16は遮
断し、したがつてトランジスタQ17が遮断したままとな
り、トランジスタQ18が導通して出力端子44に導出され
る出力が反転してしまう。

このため前記第１図で示される構成を付加することに
よつて、ライン９の電圧レベルは、第４図（１）におい
て参照符l1で示されるたとえば−0.3（Ｖ）程度の所定
の電圧にクランプされる。またたとえば抵抗RINの抵抗
値が小さい場合などで、トランジスタQ1を流れる電流I3
が増加してライン９が前記電圧−0.5（Ｖ）以下となつ
ても、トランジスタQ6が導通しており、こうしてトラン
ジスタQ18が導通することが防止される。このようにし
て信号入力端子５からの入力信号電圧が接地電位以下と
なつても、寄生トランジスタの形成による誤動作を防止
することができ、このようにして単電源の比較的簡単な
構成で零クロス検出回路を構成することができる。

発明の効果 以上のように本発明によれば、外部からの信号を抵抗
から制御用トランジスタを介して、Ｐ形半導体基板上に
バイポーラトランジスタの形成された半導体集積回路内
の後段の回路に入力し、前記制御用トランジスタのコレ
クタはカレントミラー回路の一方の出力に接続し、また
該制御用トランジスタのベースには基準電圧源からの基
準電圧を印加する。こうして基準電圧源から制御用トラ
ンジスタのベースに印加される前記基準電圧は、入力端
子からの信号が入力される該半導体集積回路に形成され
るトランジスタのベース・エミツタ間の障壁電圧未満
で、該制御用トランジスタのコレクタ電流が流れる電圧
に設定し、また前記カレントミラー回路の他方の出力を
動作回路に与え、該動作回路はカレントミラー回路から
の出力電流に応答して動作を行うようにしたので、入力
端子の電圧が負の所定値以下となつたときには、制御用
トランジスタが導通してカレントミラー回路の一方の出
力から、該制御用トランジスタのコレクタには前記入力
端子の電圧に応じた電流が流れる。

したがつて抵抗に印加される入力電圧が低くなつて
も、その電圧降下は該抵抗で吸収されて、入力端子の電
圧レベルは所定の一定値でクランプされる。またこのと
き制御用トランジスタに流れる電流と等しい電流がカレ
ントミラー回路の他方の出力から導出され、動作回路は
その出力電流に応答して動作を行う。こうして前記出力
電流が増加する負電位の入力信号に対しても前記後段の
回路の誤動作を防止することができ、あるいは他の動作
を実行することができる。

【図面の簡単な説明】

第１図は本発明の一実施例の半導体集積回路１の電気回
路図、第２図は本発明の他の実施例の半導体集積回路31
の電気回路図、第３図は本発明のさらに他の実施例の半
導体集積回路41の電気回路図、第４図は半導体集積回路
41の零クロス検出動作を示す波形図である。 1,31,41……半導体集積回路、２……接地端子、３……
電源入力端子、４……電源、５……信号入力端子、６…
…信号源、7,8……出力、11……基準電圧発生回路、13,
13a,13b,13c,13d……定電流回路、17……電気回路、32
……定電圧源、42……比較回路、43……交流源、R1〜R
3,RIN,RL……抵抗、Q1〜Q3,Q6,Q11〜Q18……トランジス
タ、Q4,Q5……ダイオード

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】Ｐ形半導体基板上にバイポーラトランジス
   タを形成した半導体集積回路のための負入力による誤動
   作防止回路において、 ２つの等しい出力電流を導出するカレントミラー回路
   と、 入力端子と、 前記カレントミラー回路の一方の出力と前記入力端子と
   の間に接続される制御用トランジスタと、 外部からの信号を前記入力端子に与える抵抗と、 前記入力端子の電圧が、前記半導体集積回路に形成され
   るトランジスタのベース・エミツタ間の障壁電圧未満で
   前記制御用トランジスタのコレクタ電流が流れるよう
   に、該制御用トランジスタのベースに電圧を与える基準
   電圧源と、 前記カレントミラー回路の他方の出力の出力電流に応答
   して動作を行う動作回路とを含むことを特徴とする負入
   力による誤動作防止回路。