JPH02199920A - 負入力による誤動作防止回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、Ｐ形半導体基板上にバイポーラトランジスタ
を形成した集積回路において、前記半導体基板内に不所
望に形成されるいわゆる寄生トランジスタによって、そ
の集積回路の半導体基板に形成されている電気回路が負
入力によって誤動作することを防止するようにした負入
力による誤動作防止回路に間する。

従来の技術および発明が解決しようとする課題前記バイ
ポーラトランジスタを有する集積回路は、入力端子の入
力電圧が基板電位以下となると、該集積回路の微細構造
に起因して、隣接して形成されているトランジスタ間な
どで不所望な寄生トランジスタが形成されることがある
。たとえば前記半導体基板は接地電位とされ、一方、前
記入力端子の入力電圧が、その半導体基板に形成されて
いるバイポーラトランジスタのベース・エミッタ間の障
壁電圧以上の負電位であるたとえば一〇。

６■以下となると、前記寄生トランジスタが動作し、該
集積回路は本来の動作を達成することができず誤動作し
てしまう、このように入力電圧が負電位となることは、
入力信号へのノイズの混入や入力信号自身に負電位の成
分が含まれることなどが原因となる。

本発明の目的は、Ｐ形半導体基板上にバイポーラトラン
ジスタを形成した半導体集積回路において、負電位の入
力信号に対しても誤動作を防止することができる負入力
による誤動作防止回路を提供することである。

課題を解決するための手段 本発明は、Ｐ形半導体基板上にバイポーラトランジスタ
を形成した半導体集積回路のための負入力による誤動作
防止回路において、 ２つの等しい出力電流を導出するカレントミラー回路と
、 入力端子と、 前記カレントミラー回路の一方の出力と前記入力端子と
の間に接続される制御用トランジスタと、外部からの信
号を前記入力端子に与える抵抗と、前記入力端子の電圧
が、前記半導体集積回路に形成されるトランジスタのベ
ース・エミッタ間の障壁電圧未満で前記制御用トランジ
スタのコレクタ電流が流れるように、該制御用トランジ
スタのベースに電圧を与える基準電圧源と、 前記カレントミラー回路の他方の出力の出力電流に応答
して動作を行う動作回路とを含むことを特徴とする負入
力による誤動作防止回路である。

作　　用 本発明に従えば、外部からの信号は抵抗を介して入力端
子に入力され、制御用トランジスタを介して、Ｐ形半導
体基板上にバイポーラトランジスタの形成された半導体
集積回路内の後段の回路に入力される。制御用トランジ
スタのコレクタにはカレントミラー回路の一方の出力が
接続されており、該制御用トランジスタのベースには基
準電圧源からの基準電圧が印加され、またエミッタは前
記入力端子に接続される。

基２４！電圧源から制御用トランジスタのベースに印加
される前記基準電圧は、前記入力端子からの信号が入力
される該半導体集積回路に形成されるトランジスタのベ
ース・エミッタ間の障壁電圧未満で、該制御用トランジ
スタのコレクタ電流が流れる電圧に選ばれる。一方、前
記カレントミラー回路の他方の出力は、たとえばもう１
つのトランジスタなどから成る動作回路に与えられてお
り、該動作回路はカレントミラー回路からの出力電流に
応答して動作を行う。

したがって入力端子の電圧が負の所定電圧以下となった
ときには、制御用トランジスタが導通して、カレントミ
ラー回路の一方の出力から、該制御用トランジスタのコ
レクタには前記入力端子の電圧に応じた電流が流れ、こ
れによって抵抗に印加される入力電圧が低くなっても、
その電圧降下は該抵抗で吸収されて、入力端子の電圧レ
ベルは所定の一定値でクランプされる。

またこのとき制御用トランジスタに流れる電流と等しい
電流がカレントミラー回路の他方の出力から導出され、
動作回路はその出力電流に応答して動作を行う、これに
よって前記出力電流が増加する負入力時には、前記後段
の回路はこの動作回路の出力によって誤動作が防止され
、あるいは他の動作を実行する。

実施例 第１図は、本発明の一実施例の半導体集積回路１の電気
回路図である。この半導体集積回路１は、Ｐ形半導体基
板上に多数のバイポーラトランジスタ、およびその池の
電気回路素子が形成されて構成される。該半導体集積回
路１において、接地端子２は接地電位とされ、電源入力
端子３には電源４からの直流正電位が印加される。信号
入力端子５には、抵抗ＲＩＮを介して、信号源６からの
信号が入力される。この入力信号は、該半導体集積回路
１内のバイポーラトランジスタのベース・エミッタ間の
障壁電圧以下になる電圧、およびそれ以上の電圧の範囲
で変化する。

該半導体集積回路１内には、カレントミラー回路を構成
する。トランジスタＱ２が形成されており、このトラン
ジスタＱ２は２つの出カフ、８を有し、これらの出カフ
、８には同一値の電流が導出される。一方の出カフと、
前記信号入力端子５に接続されているライン９との間に
は、制御用トランジスタであるトランジスタＱ１が接続
される。トランジスタＱ１のベースには、ライン１０を
介して基準電圧発生回路１１からの基準電圧が印加され
る。

基準電圧発生回路１１は、電流■１をライン１２に導出
する定電流回路１３と、前記電流■１に順方向となるよ
うにライン１２に直列に接続される２つのダイオードＱ
４．Ｑ５と、ライン１２にベースが接続されエミッタホ
ロア接続されたトランジスタＱ３と、このトランジスタ
Ｑ３のエミッタに直列に接続され分圧回路を構成する抵
抗Ｒ１゜Ｒ２とを含んで構成される。抵抗Ｒ１，Ｒ２に
よって分圧された基準電圧は、前述のようにライン１０
を介してトランジスタＱ１のベース与えられる。

前記トランジスタＱ２の他方の出力８は、ライン１６を
介して動作回路であるトランジスタＱ６のベースに与え
られる。このトランジスタＱ６のベースは、抵抗Ｒ３を
介して該トランジスタＱ６のエミッタとともに、前記接
地端子２に接続される。またこのトランジスタＱ６のコ
レクタからは、ライン１８を介して電気回路１７に誤動
作防止出力が導出される。

電気回路１７は、前述のように端子２，３を介して供給
される電力によって付勢されており、前記う・イン９を
介する入力信号を高入力インピーダンスで受信する。ま
たこの電気回路１７は、前記出力トランジスタＱ６の導
通または遮断のスイッチング状態、あるいはその出力ト
ランジスタＱ６のインピーダンス変化に応答して、予め
定める電気的動作を行う。

電気回路１７は、バイポーラトランジスタを含む回路素
子から構成されており、ライン９を介する該電気回路１
７への入力信号が、接地端子２の電位から所定の電圧、
たとえば−０，６Ｖ以下となると、該電気回路１７内に
前述の寄生トランジスタが形成される。

上述のように構成された半導体集積回路１において、定
電流回路１３からの前記電流１１によってダイオードＱ
４のアノード側には、該ダイオードＱ４とダイオードＱ
５との順方向の電圧降下の和によって、電圧Ｖ４が発生
する。この電圧Ｖ４は、たとえば１．４　（Ｖ）である
、この電圧■４はトランジスタＱ３のベース電圧となり
、したがってトランジスタＱ３のエミッタ電圧■Ｅ３は
、該トランジスタＱ３のベース・エミッタ間電圧をＶＢ
Ｅ３とするとき、 ＶＥ３＝Ｖ４−ＶＢＥ３　　　　　　　　　　・−（１
）となり、たとえば０．７　（Ｖ）である、したがって
このトランジスタＱ３のコレクタに接続されているライ
ン２１には、抵抗Ｒ１，Ｒ２の抵抗値を参照符と同一に
示すとき、電流Ｉ２が流れる。

また前述のようにライン１０を介してトランジスタＱ１
のベースに与えられる電圧ＶＢＩは、前記トランジスタ
Ｑ３のエミッタ電圧ＶＥ３が抵抗Ｒ１，Ｒ２によって分
圧されるため、 となり、したがってトランジスタＱ１のエミッタ電圧Ｖ
ＣＬは、該トランジスタＱ１のベース・エミッタ間電圧
をＶＢＥＩとするとき、 ＶＣＬ＝ＶＢ　１−ＶＢＥ　１　　　　　　　　　・・
・（４）となる。

したがって前述のようにトランジスタＱ３のエミッタ電
圧ＶＥ３は０．７　（Ｖ）程度であり、抵抗Ｒ１，Ｒ２
の抵抗値を等しくすると、第３式および第４式から。

＃−０，３（Ｖ）　　　　　　　　　　　　　　　　・
・・〈５）となり、入力端子５は−０，３（Ｖ）にクラ
ンプされる。

また信号源６から抵抗ＲＩＮに入力される信号電圧ＶＧ
が、 ＶＧ＞ＶＣＬ　　　　　　　　　　　　　　　　　　　
　　　・・・（６）であるときには、該トランジスタＱ
１は遮断し、トランジスタＱ２の出カフに流れる電流Ｉ
３は零である。

これに対して、 ＶＧ≦ＶＣＬ　　　　　　　　　　　　　　　・・・（
７）であるとき、すなわち入力信号電圧ＶＧの負の絶対
値が、トランジスタＱｌのエミッタ電圧ＶＣＬの絶対値
以下になるときには、抵抗ＲＩＮに電圧降下を生じ、信
号入力端子５の電圧は前記電圧■ＣＬに保持されてクラ
ンプされる。

このとき前述のように入力信号をクランプするための抵
抗ＲＩＮに電圧降下を生じるために、トランジスタＱ２
の出カフに流れる前記電流Ｉ３は、抵抗ＲＩＮの抵抗値
を参照符と同一で示すと、Ｉ、ＶＧ−ＶＣＬ ＩＮ ・・・（８） となる。

一方、トランジスタＱ２は前述のようにカレントミラー
回路を構成しており、一方の出カフを流れる電流■３と
同一値の電流Ｉ４が他方の出力８から、前記ライン１６
を介して導出される。この電流Ｉ４が、該トランジスタ
Ｑ６のベース・エミッタ間電圧をＶＢＦ、６とし、抵抗
Ｒ３の抵抗値を参照符と同一の値とすると、 ■４〉ＶＢＦ６ □３　　　　　　　　　　　　　　　・・・（９）を満
たすとき、トランジスタＱ６は前記ライン１８を介して
電気回路１７から電流を引込む動作を行う。

このようにして、信号源６から抵抗ＲＩＮにトランジス
タＱ１のエミッタ電圧ＶＣＬの絶対値よりも大きい絶対
値の負の電圧ＶＧが入力されると、トランジスタＱ６は
ライン１８を介して電気回路１７から電流を引込む動作
を行い、これによって電気回路１７は予め定める動作を
行う、こうして負の信号入力時における電気回路１７の
誤動作を防止することができる。

また、本実施例ではダイオードＱ４．Ｑ５によって基準
電圧発生回路１１を構成しており、ダイオードの温度特
性と寄生トランジスタの温度特性とは類似しているため
、温度が変化して寄生トランジスタの動作電圧が変化す
ると、これに追随してダイオードの動作電圧も変化し、
寄生トランジスタによる誤動作は生じない。

なお電気回路１７は、上述のように入力信号電圧が負で
あるときの誤動作を防止するものであってもよく、ある
いは入力信号電圧が負になったことを検出して、他の動
作を実行するものであってもよい。

第２図は本発明の他の実施例の半導体集積回路３１の電
気回路図であり、この実施例は前述の実施例にＭ似し、
対応する部分には同一の参照符を付す。この実施例では
、前述の実施例の基準電圧発生回路１１に代えて、定電
圧源３２が設けられており、この定電圧源３２からの基
準電圧は、ライン１０を介してトランジスタＱ１のベー
スに印加される。この定電圧源３２から導出される基準
電圧は、たとえば０．３　（Ｖ）である。

第３図は本発明のさらに他の実施例の半導体集積回路４
１の電気回路図であり、前述の実施例に類似し、対応す
る部分には同一の参照符を付す。

この半導体集積回路４１では、前述の第１図で示される
構成とともに、比較回路４２が構成されており、端子５
，２間に接続される交流源４３の零クロス検出に用いら
れる。

比較回路４２は、定電流回路１３ａ、１３ｂ。

１３Ｃ１３ｄと、トランジスタＱｌｌ〜Ｑ１８と、抵抗
ＲＬとを含んで構成される。この比較回路４２の一方の
入力であるトランジスタＱｌｌのベースは、前記信号入
力端子５からのライン９に接続されており、また他方の
入力であるトランジスタＱ１４のベースは前記接地端子
２に接続される。この比較回路４２の出力は、トランジ
スタＱ１７のコレクタから前記ライン１８に導出され、
トランジスタＱ６のコレクタに与えられるとともに、ト
ランジスタＱ１８のベースに与えられる。

トランジスタＱ１８のコレクタは、抵抗ＲＬを介して電
源入力端子３に接続されるとともに、該コレクタからは
出力端子４４に出力信号が導出される。

このように構成された半導体集積回路４１では、交流信
号源４３から第４図（１）で示される入力信号が与えら
れ、第４図（２）で示されるように、該入力信号が接地
レベル未満であるときには出力端子４４からはハイレベ
ルの電圧ＶＣＣが導出され、接地レベル以上であるとき
にはローレベルである０（■）の出力が導出される。

ところでこの比較回路４２のみでは、ライン９からの入
力信号の電圧範囲の下限は０（Ｖ）以上と規定されてお
り、その入力電圧が約−〇、５（■）以下となると、ト
ランジスタＱｌｌ、Ｑ１２は導通し、トランジスタＱ１
３〜Ｑ１６は遮断し、したがってトランジスタＱ１７が
遮断したままとなり、トランジスタＱ１８が導通して出
力端子４４に導出される出力が反転してしまう。

このため前記第１図で示される構成を付加することによ
って、ライン９の電圧レベルは、第４図（１）において
参照符１１で示されるたとえば−０，３（Ｖ）程度の所
定の電圧にクラン１される。

またたとえば抵抗ＲＩＮの抵抗値が小さい場合などで、
トランジスタＱ１を流れる電流Ｉ３が増加してライン９
が前記電圧−０，５（Ｖ）以下となっても、トランジス
タＱ６が導通しており、こうしてトランジスタＱ１８が
導通することが防止される。このようにして信号入力端
子５からの入力信号電圧が接地電位以下となっても、寄
生トランジスタの形成による誤動作を防止することがで
き、このようにして単電源の比較的簡単な構成で零クロ
ス検出回路を構成することができる。

発明の効果 以上のように本発明によれば、外部からの信号を抵抗か
ら制御用トランジスタを介して、Ｐ形半導体基板上にバ
イポーラトランジスタの形成された半導体集積回路内の
後段の回路に入力し、前記制御用トランジスタのコレク
タはカレントミラー回路の一方の出力に接続し、また該
制御用トランジスタのベースには基準電圧源からの基準
電圧を印加する。こうして基準電圧源から制御用トラン
ジスタのベースに印加される前記基準電圧は、入力端子
からの信号が入力される該半導体集積回路に形成される
トランジスタのベース・エミッタ間の障壁電圧未満で、
該制御用トランジスタのコレクタ電流が流れる電圧に設
定し、また前記カレントミラー回路の他方の出力を動作
回路に与え、該動作回路はカレントミラー回路からの出
力電流に応答して動作を行うようにしたので、入力端子
の電圧が負の所定値以下となったときには、制御用トラ
ンジスタが導通してカレントミラー回路の一方の出力か
ら、該制御用トランジスタのコレクタには前記入力端子
の電圧に応じた電流が流れる。

したがって抵抗に印加される入力電圧が低くなっても、
その電圧降下は該抵抗で吸収されて、入力端子の電圧レ
ベルは所定の一定値でクランプされる。またこのとき制
御用トランジスタに流れる電流と等しい電流がカレント
ミラー回路の他方の出力から導出され、動作回路はその
出力電流に応答して動作を行う、こうして前記出力電流
が増加する負電位の入力信号に対しても前記後段の回路
の誤、動作を防止することができ、あるいは他の動作を
実行することができる。

【図面の簡単な説明】

第１図は本発明の一実施例の半導体集積回路１の電気回
路図、第２図は本発明の他の実施例の半導体集積回路３
１の電気回路図、第３図は本発明のさらに他の実施例の
半導体ＩＡ積回路４１の電気回路図、第４図は半導体集
積回路４１の零クロス検出動作を示す波形図である。 １．３１．４１・・・半導体ＩＡ積回路、２・・・接地
端子、３・・・電源入力端子、４・・・電源、５・・・
信号入力端子、６・・・信号源、７．８・・・出力、１
１・・・基準電圧発生回路、１３．１３ａ、１３ｂ、］
、３ｃ、１３ｄ・・・定電流回路、１７・・・電気回路
、３２・・・定電圧源、４２・・・比較回路、４３・・
・交流源、Ｒ１−Ｒ３、ＲＩＮ、ＲＬ・・・抵抗、Ｑ１
〜Ｑ３．Ｑ６．Ｑ１１〜Ｑ１８・・・トランジスタ、Ｑ
４．Ｑ５・・・ダイオード 代理人　　弁理士　西教　圭一部 箪 図 第 図

Claims (1)

1. 【特許請求の範囲】 Ｐ形半導体基板上にバイポーラトランジスタを形成した
   半導体集積回路のための負入力による誤動作防止回路に
   おいて、 ２つの等しい出力電流を導出するカレントミラー回路と
   、 入力端子と、 前記カレントミラー回路の一方の出力と前記入力端子と
   の間に接続される制御用トランジスタと外部からの信号
   を前記入力端子に与える抵抗と前記入力端子の電圧が、
   前記半導体集積回路に形成されるトランジスタのベース
   ・エミッタ間の障壁電圧未満で前記制御用トランジスタ
   のコレクタ電流が流れるように、該制御用トランジスタ
   のベースに電圧を与える基準電圧源と、 前記カレントミラー回路の他方の出力の出力電流に応答
   して動作を行う動作回路とを含むことを特徴とする負入
   力による誤動作防止回路。