JP2734771B2 - 映像信号処理回路 - Google Patents
映像信号処理回路Info
- Publication number
- JP2734771B2 JP2734771B2 JP2289731A JP28973190A JP2734771B2 JP 2734771 B2 JP2734771 B2 JP 2734771B2 JP 2289731 A JP2289731 A JP 2289731A JP 28973190 A JP28973190 A JP 28973190A JP 2734771 B2 JP2734771 B2 JP 2734771B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- signal
- pass filter
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Picture Signal Circuits (AREA)
- Television Signal Processing For Recording (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、映像信号処理回路に関し、特に、映像信号
中の高域成分を強調する高域強調回路に関する。
中の高域成分を強調する高域強調回路に関する。
従来、例えば家庭用映像磁気記録再生装置（以下VTR
という）において、再生時、映像信号の輝度信号成分の
エッジ成分等高域周波数成分を強調する高域強調回路が
使用されている。
という）において、再生時、映像信号の輝度信号成分の
エッジ成分等高域周波数成分を強調する高域強調回路が
使用されている。
第９図は従来の構成例のブロック図を示す。図におい
て、FM変調された映像信号は信号処理回路１によりFM復
調処理等、所定の処理が行なわれた後、映像信号として
クランプ回路２に入力される。このクランプ回路２の出
力は、例えばディエンファジス処理やノイズ除去処理等
再生時の信号処理を行う信号処理回路３を介して、高域
強調回路15cに入力され、映像信号成分の高域周波数成
分が強調された信号を出力する。また、クランプ回路２
の出力は、ローパスフィルタ（以下LPFという）11を介
して、同期信号分離回路12に入力され、入力された映像
信号中の同期信号部分に同期したパルス列の水平同期パ
ルスを出力する。この同期信号分離回路12の出力同期信
号は、クランプ回路２に対してクランプ動作のための動
作点を与える。すなわち、水平同期パルスがクランプ回
路２の制御入力に入力された期間、クランプ回路２は、
入力される映像信号を予め定めた直流電位にクランプす
る。従って、入力される映像信号の同期信号の先端部
（以下シンクチップという）が所定の直流電位にクラン
プされた信号がクランプ回路２より出力される。このク
ランプ動作は、映像信号の輝度レベルが記録，再生時に
変動しない様にするために行なわれる。
て、FM変調された映像信号は信号処理回路１によりFM復
調処理等、所定の処理が行なわれた後、映像信号として
クランプ回路２に入力される。このクランプ回路２の出
力は、例えばディエンファジス処理やノイズ除去処理等
再生時の信号処理を行う信号処理回路３を介して、高域
強調回路15cに入力され、映像信号成分の高域周波数成
分が強調された信号を出力する。また、クランプ回路２
の出力は、ローパスフィルタ（以下LPFという）11を介
して、同期信号分離回路12に入力され、入力された映像
信号中の同期信号部分に同期したパルス列の水平同期パ
ルスを出力する。この同期信号分離回路12の出力同期信
号は、クランプ回路２に対してクランプ動作のための動
作点を与える。すなわち、水平同期パルスがクランプ回
路２の制御入力に入力された期間、クランプ回路２は、
入力される映像信号を予め定めた直流電位にクランプす
る。従って、入力される映像信号の同期信号の先端部
（以下シンクチップという）が所定の直流電位にクラン
プされた信号がクランプ回路２より出力される。このク
ランプ動作は、映像信号の輝度レベルが記録，再生時に
変動しない様にするために行なわれる。
また、高域強調回路15cの具体例について説明する。
図において、前段の信号処理回路３の出力を、ハイパス
フィルタ（以下HPFという）４及び加算器８の一方の入
力に入力し、HPF4の出力を、リミッター回路５を介して
係数器６に入力し、所定の係数を掛けた後、加算器８の
他方の入力に入力している。
図において、前段の信号処理回路３の出力を、ハイパス
フィルタ（以下HPFという）４及び加算器８の一方の入
力に入力し、HPF4の出力を、リミッター回路５を介して
係数器６に入力し、所定の係数を掛けた後、加算器８の
他方の入力に入力している。
第10図（ａ）〜（ｇ）は第９図の従来例の動作を示す
波形図である。第10図（ａ）は信号処理回路１の出力、
第10図（ｂ）はLPF11の出力、第10図（ｃ）は同期信号
分離回路12の出力水平同期パルス、第10図（ｄ）はクラ
ンプ回路２の出力、第10図（ｅ）はHPF4の出力、第10図
（ｆ）は係数器６の出力、第10図（ｇ）は加算器８の出
力、すなわち高域強調回路18の出力を示す。
波形図である。第10図（ａ）は信号処理回路１の出力、
第10図（ｂ）はLPF11の出力、第10図（ｃ）は同期信号
分離回路12の出力水平同期パルス、第10図（ｄ）はクラ
ンプ回路２の出力、第10図（ｅ）はHPF4の出力、第10図
（ｆ）は係数器６の出力、第10図（ｇ）は加算器８の出
力、すなわち高域強調回路18の出力を示す。
高域強調回路15cの入力には、前述の様にシンクチッ
プレベルが所定の直流電位VCにクランプされた映像信号
が入力される。同期信号分離回路12は、LPF11により遅
延された映像信号中の水平同期信号部をVTHなる比較値
と比較し、入力信号の直流電位がVTH以下になる期間、
第10図（ｃ）に示したパルスを発生させ、このパルスが
発生している期間、クランプ回路２は、入力映像信号を
予め定めた直流電位VCにクランプして出力する。この様
にクランプ処理の行なわれた映像信号が信号処理回路３
を介してHPF4に入力され、第10図（ｅ）に示す様に、入
力された映像信号中の高域周波数成分が抽出される。HP
F4により抽出された成分は、リミッタ回路５により高周
波ノイズ成分等のVS〜VI1の微小レベルの高域成分を取
り除いた後、係数器６により所望する高域強度レベルに
応じた係数が掛けられ、信号処理回路３の出力信号と加
算する事により、第10図（ｇ）に示す様な高域周波成分
が強調された映像信号が得られる。
プレベルが所定の直流電位VCにクランプされた映像信号
が入力される。同期信号分離回路12は、LPF11により遅
延された映像信号中の水平同期信号部をVTHなる比較値
と比較し、入力信号の直流電位がVTH以下になる期間、
第10図（ｃ）に示したパルスを発生させ、このパルスが
発生している期間、クランプ回路２は、入力映像信号を
予め定めた直流電位VCにクランプして出力する。この様
にクランプ処理の行なわれた映像信号が信号処理回路３
を介してHPF4に入力され、第10図（ｅ）に示す様に、入
力された映像信号中の高域周波数成分が抽出される。HP
F4により抽出された成分は、リミッタ回路５により高周
波ノイズ成分等のVS〜VI1の微小レベルの高域成分を取
り除いた後、係数器６により所望する高域強度レベルに
応じた係数が掛けられ、信号処理回路３の出力信号と加
算する事により、第10図（ｇ）に示す様な高域周波成分
が強調された映像信号が得られる。
上述した従来の高域強調回路15Cでは、前段に記録，
再生時での映像信号の輝度信号レベル変動を防ぐため、
同期信号分離回路の出力パルスにより動作が制御される
クランプ回路が設けられている。ここで、同期信号分離
回路12による水平同期パルス発生を安定的に行なわせる
ため、映像信号中の同期信号部分を所定レベルVTHにお
いてスライスする前に、LPF11により映像信号を遅延さ
せている。このため、第10図（ｃ）に示す様に同期信号
分離回路12の出力水平同期パルスも遅延するため、結果
として、クランプ回路２は、入力される映像信号中のシ
ンクチップレベルのみクランプするだけでなく、バック
ポーチの一部も同様にクランプしてしまい、映像信号を
損傷させる。高域強調回路15Cは、かかる映像信号に対
して処理が行なわれ、正確な映像信号の高域強調処理が
行なわれない。また、従来の高域強調回路では、本来必
要としない映像信号中の同期信号エッジ成分に対する強
調処理も行ってしまう。更に、VTRの場合には、バック
ポーチには、本回路の後段で、色副搬送波基準信号（カ
ラーバースト信号）が重畳されるため、カラーバースト
信号に対しても影響を及ぼすという欠点がある。
再生時での映像信号の輝度信号レベル変動を防ぐため、
同期信号分離回路の出力パルスにより動作が制御される
クランプ回路が設けられている。ここで、同期信号分離
回路12による水平同期パルス発生を安定的に行なわせる
ため、映像信号中の同期信号部分を所定レベルVTHにお
いてスライスする前に、LPF11により映像信号を遅延さ
せている。このため、第10図（ｃ）に示す様に同期信号
分離回路12の出力水平同期パルスも遅延するため、結果
として、クランプ回路２は、入力される映像信号中のシ
ンクチップレベルのみクランプするだけでなく、バック
ポーチの一部も同様にクランプしてしまい、映像信号を
損傷させる。高域強調回路15Cは、かかる映像信号に対
して処理が行なわれ、正確な映像信号の高域強調処理が
行なわれない。また、従来の高域強調回路では、本来必
要としない映像信号中の同期信号エッジ成分に対する強
調処理も行ってしまう。更に、VTRの場合には、バック
ポーチには、本回路の後段で、色副搬送波基準信号（カ
ラーバースト信号）が重畳されるため、カラーバースト
信号に対しても影響を及ぼすという欠点がある。
本発明の目的は、このような欠点を除き、映像信号の
バックポーチを損傷させることなく、正確に映像信号の
高域強調処理ができるようにした映像信号処理回路を提
供することにある。
バックポーチを損傷させることなく、正確に映像信号の
高域強調処理ができるようにした映像信号処理回路を提
供することにある。
本発明の映像信号処理回路の構成は、入力映像信号を
所定動作レベルでクランプするクランプ回路と、このク
ランプ回路の出力信号の高域成分を制御信号により強調
する高域強調回路と、前記クランプ回路の出力をそれぞ
れ入力するローパスフィルタおよび第１のハイパスフィ
ルタと、このローパスフィルタの出力を入力し映像信号
中の同期信号を検出する同期信号分離回路と、この同期
信号分離回路の出力信号により比較動作のオン・オフ制
御が行われ前記第１のハイパスフィルタの出力信号を所
定基準レベルと比較する比較器と、前記同期信号分離回
路の出力を入力し前記比較器の出力信号によりスイッチ
動作が制御されると共に出力信号が前記クランプ回路に
動作点を与えるスイッチ回路と、前記同期信号分離回路
および前記比較器の各出力から前記高域強調回路への制
御信号を出力する制御回路とを備えることを特徴とす
る。
所定動作レベルでクランプするクランプ回路と、このク
ランプ回路の出力信号の高域成分を制御信号により強調
する高域強調回路と、前記クランプ回路の出力をそれぞ
れ入力するローパスフィルタおよび第１のハイパスフィ
ルタと、このローパスフィルタの出力を入力し映像信号
中の同期信号を検出する同期信号分離回路と、この同期
信号分離回路の出力信号により比較動作のオン・オフ制
御が行われ前記第１のハイパスフィルタの出力信号を所
定基準レベルと比較する比較器と、前記同期信号分離回
路の出力を入力し前記比較器の出力信号によりスイッチ
動作が制御されると共に出力信号が前記クランプ回路に
動作点を与えるスイッチ回路と、前記同期信号分離回路
および前記比較器の各出力から前記高域強調回路への制
御信号を出力する制御回路とを備えることを特徴とす
る。
本発明において、第１のハイパスフィルタが、ローパ
スフィルタの入力と出力との差をとる減算器からなるこ
とができ、高域強調回路が、クランプ回路の出力を入力
する第２のハイパスフィルタと、この第２のハイパスフ
ィルタの出力の微小レベルを除去するリミッタ回路と、
このリミッタ回路の出力に所定係数をかける係数器と、
この係数器の出力に制御回路からの制御信号によりゲー
トをかけるゲート回路と、このゲート回路の出力と前記
クランプ回路の出力とを加算する加算器とからなること
もできる。また、高域強調回路が、クランプ回路の出力
を入力する第２のハイパスフィルタと、この第２のハイ
パスフィルタの出力の微小レベルを除去するリミッタ回
路と、このリミッタ回路の出力に接続された第３のハイ
パスフィルタと、この第３のハイパスフィルタの出力に
所定係数をかける係数器と、この係数器の出力を反転す
る反転器と、この反転器の出力に制御回路からの制御信
号によりゲートをかけるゲート回路と、このゲート回路
の出力と前記クランプ回路の出力とを加算する加算器と
からなることができ、また高域強調回路のゲート回路
が、制御回路の制御信号を係数器の出力に加算する加算
器からなることもできる。また制御回路が、同期信号分
離回路の出力と比較器の出力から形成されたパルス信号
との論理和をとるオア回路からなることもでき、また制
御回路が、スイッチ回路の出力を入力する第４のハイパ
スフィルタと、このフィルタの出力を微小レベルを除去
する第２のリミッタ回路とからなることもできる。
スフィルタの入力と出力との差をとる減算器からなるこ
とができ、高域強調回路が、クランプ回路の出力を入力
する第２のハイパスフィルタと、この第２のハイパスフ
ィルタの出力の微小レベルを除去するリミッタ回路と、
このリミッタ回路の出力に所定係数をかける係数器と、
この係数器の出力に制御回路からの制御信号によりゲー
トをかけるゲート回路と、このゲート回路の出力と前記
クランプ回路の出力とを加算する加算器とからなること
もできる。また、高域強調回路が、クランプ回路の出力
を入力する第２のハイパスフィルタと、この第２のハイ
パスフィルタの出力の微小レベルを除去するリミッタ回
路と、このリミッタ回路の出力に接続された第３のハイ
パスフィルタと、この第３のハイパスフィルタの出力に
所定係数をかける係数器と、この係数器の出力を反転す
る反転器と、この反転器の出力に制御回路からの制御信
号によりゲートをかけるゲート回路と、このゲート回路
の出力と前記クランプ回路の出力とを加算する加算器と
からなることができ、また高域強調回路のゲート回路
が、制御回路の制御信号を係数器の出力に加算する加算
器からなることもできる。また制御回路が、同期信号分
離回路の出力と比較器の出力から形成されたパルス信号
との論理和をとるオア回路からなることもでき、また制
御回路が、スイッチ回路の出力を入力する第４のハイパ
スフィルタと、このフィルタの出力を微小レベルを除去
する第２のリミッタ回路とからなることもできる。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図であり、
第９図の従来例と同じ機能を示すものに対しては同一番
号を付してある。本実施例は、従来例に対して、クラン
プ回路２の出力をHPF10に入力し、HPF10の出力を所定の
比較値を有する比較器13に入力し、比較器13の出力は、
パルス発生回路14に入力する。パルス発生回路14は、比
較器13の出力に応じ、所定のパルス幅を有するゲートパ
ルスを発生し、このゲートパルスは同期信号分離回路12
の出力点とクランプ回路２の制御入力点の間に設けられ
たスイッチ回路９の制御入力、及び制御回路16の一方の
入力に入力される。同期信号分離回路12の出力はまた制
御回路１の他方の入力に入力されると共に、比較器13の
制御入力に入力され、比較器13は、同期信号分離回路12
の出力信号によって従属的に動作し、水平同期パルスが
出力されている。期間のみ、比較動作が行なわれる。ま
た、制御回路16からの制御出力は、高域強調回路15の制
御入力に入力される。
第９図の従来例と同じ機能を示すものに対しては同一番
号を付してある。本実施例は、従来例に対して、クラン
プ回路２の出力をHPF10に入力し、HPF10の出力を所定の
比較値を有する比較器13に入力し、比較器13の出力は、
パルス発生回路14に入力する。パルス発生回路14は、比
較器13の出力に応じ、所定のパルス幅を有するゲートパ
ルスを発生し、このゲートパルスは同期信号分離回路12
の出力点とクランプ回路２の制御入力点の間に設けられ
たスイッチ回路９の制御入力、及び制御回路16の一方の
入力に入力される。同期信号分離回路12の出力はまた制
御回路１の他方の入力に入力されると共に、比較器13の
制御入力に入力され、比較器13は、同期信号分離回路12
の出力信号によって従属的に動作し、水平同期パルスが
出力されている。期間のみ、比較動作が行なわれる。ま
た、制御回路16からの制御出力は、高域強調回路15の制
御入力に入力される。
本実施例では、同期信号分離回路12の前段におかれた
LPF11により、入力映像信号中の水平同期信号部分に対
して遅延されて発生する水平同期パルスに対し、入力映
像信号中の水平同期信号の後縁部を検出し、かかる検出
出力により、ゲートパルスを発生させ、この期間クラン
プ回路２に対する水平同期パルスを遮断すると共に、こ
のゲートパルス出力と、同期信号分離回路12の出力、す
なわち水平同期パルスを用いて、高域強調回路15を制御
し、高域強調処理が同期信号部分に対して行なわれない
様にする。すなわち、入力される映像信号中の同期信号
部分に正確にタイミングの合った水平同期パルスによ
り、クランプ回路２を制御するため、映像信号のバック
ポーチ部分を損傷する事なくクランプ動作が行なえると
共に、後段の高域強調回路15において、映像信号中の同
期信号エッジ成分等の高域周波数成分に対する不必要な
強調処理が行なわれない様にする事が出来る。
LPF11により、入力映像信号中の水平同期信号部分に対
して遅延されて発生する水平同期パルスに対し、入力映
像信号中の水平同期信号の後縁部を検出し、かかる検出
出力により、ゲートパルスを発生させ、この期間クラン
プ回路２に対する水平同期パルスを遮断すると共に、こ
のゲートパルス出力と、同期信号分離回路12の出力、す
なわち水平同期パルスを用いて、高域強調回路15を制御
し、高域強調処理が同期信号部分に対して行なわれない
様にする。すなわち、入力される映像信号中の同期信号
部分に正確にタイミングの合った水平同期パルスによ
り、クランプ回路２を制御するため、映像信号のバック
ポーチ部分を損傷する事なくクランプ動作が行なえると
共に、後段の高域強調回路15において、映像信号中の同
期信号エッジ成分等の高域周波数成分に対する不必要な
強調処理が行なわれない様にする事が出来る。
第２図は第１図の実施例における高域強調回路15と制
御回路16の具体構成例を示すブロック図である。図にお
いて、信号処理回路３の出力は、HPF4及び加算器８の一
方の入力に入力され、HPF4の出力をリミッタ回路５を介
して係数器６に入力する。この係数器６の出力は、ゲー
ト回路７に入力され、ゲート回路７の出力は加算器８の
他方の入力に入力される。
御回路16の具体構成例を示すブロック図である。図にお
いて、信号処理回路３の出力は、HPF4及び加算器８の一
方の入力に入力され、HPF4の出力をリミッタ回路５を介
して係数器６に入力する。この係数器６の出力は、ゲー
ト回路７に入力され、ゲート回路７の出力は加算器８の
他方の入力に入力される。
一方、同期信号分離回路12の出力をOR回路17の一方の
入力に入力し、パルス発生回路14の出力をOR回路17の他
方に入力に入力する。このOR回路17の出力は、ゲート回
路７の制御入力になる。HPF4、リミッタ回路5,係数器6,
ゲート回路7,及び加算器８は、HPF4の入力点を入力と
し、加算器８の出力を出力とする高域強調回路15を構成
し、OR回路17は２つの入力を入力とし、出力を制御出力
とする制御回路16を構成している。
入力に入力し、パルス発生回路14の出力をOR回路17の他
方に入力に入力する。このOR回路17の出力は、ゲート回
路７の制御入力になる。HPF4、リミッタ回路5,係数器6,
ゲート回路7,及び加算器８は、HPF4の入力点を入力と
し、加算器８の出力を出力とする高域強調回路15を構成
し、OR回路17は２つの入力を入力とし、出力を制御出力
とする制御回路16を構成している。
第３図（ａ）〜（ｌ）は第２図の動作を説明する波形
図である。
図である。
第３図（ａ）は信号処理回路１の出力、第３図（ｂ）
はLPF11の出力、第３図（ｃ）は同期信号分離回路12の
出力、第３図（ｄ）はHPF10の出力、第３図（ｅ）はパ
ルス発生回路14の出力、第３図（ｆ）はスイッチ回路９
の出力、第３図（ｇ）はクランプ回路２の出力、第３図
（ｅ）はパルス発生回路14の出力、第３図（ｈ）はHPF4
の出力、第３図（ｉ）は係数器６の出力、第３図（ｊ）
はOR回路17の出力、第３図（ｋ）はゲート回路７の出
力、第３図（ｌ）は加算器８の出力、すなわち高域強調
回路15の出力を示す。
はLPF11の出力、第３図（ｃ）は同期信号分離回路12の
出力、第３図（ｄ）はHPF10の出力、第３図（ｅ）はパ
ルス発生回路14の出力、第３図（ｆ）はスイッチ回路９
の出力、第３図（ｇ）はクランプ回路２の出力、第３図
（ｅ）はパルス発生回路14の出力、第３図（ｈ）はHPF4
の出力、第３図（ｉ）は係数器６の出力、第３図（ｊ）
はOR回路17の出力、第３図（ｋ）はゲート回路７の出
力、第３図（ｌ）は加算器８の出力、すなわち高域強調
回路15の出力を示す。
HPF10の出力信号に対して、第３図（ｄ）に示す様
に、VTH1なる比較値を有し、同期信号分離回路12が水平
同期パルスを出力している期間（すなわち、第３図
（ｃ）におけるパルス発生期間）、比較動作を行う比較
器13により比較を行なう事によって、入力映像信号中の
水平同期信号の後縁部を検出する。この比較器13の検出
出力により、パルス発生回路14が所定のレベル幅を有す
るゲートパルスを発生させる。すなわち、このゲートパ
ルスは、水平同期パルス出力信号が、入力映像信号中の
水平同期信号期間に対して遅延した期間、つまり、入力
映像信号中の水平同期信号の後縁部以降、クランプ回路
２に対する水平同期パルスによる制御を遮断させる。こ
の結果、クランプ回路２は、入力映像信号のバックポー
チ期間にかかる範囲でクランプ動作を行なわなくさせる
事が出来る（第３図（ｇ））。
に、VTH1なる比較値を有し、同期信号分離回路12が水平
同期パルスを出力している期間（すなわち、第３図
（ｃ）におけるパルス発生期間）、比較動作を行う比較
器13により比較を行なう事によって、入力映像信号中の
水平同期信号の後縁部を検出する。この比較器13の検出
出力により、パルス発生回路14が所定のレベル幅を有す
るゲートパルスを発生させる。すなわち、このゲートパ
ルスは、水平同期パルス出力信号が、入力映像信号中の
水平同期信号期間に対して遅延した期間、つまり、入力
映像信号中の水平同期信号の後縁部以降、クランプ回路
２に対する水平同期パルスによる制御を遮断させる。こ
の結果、クランプ回路２は、入力映像信号のバックポー
チ期間にかかる範囲でクランプ動作を行なわなくさせる
事が出来る（第３図（ｇ））。
一方、HPF4の入力に、シンクチップレベルが正しく所
定の直流電位にクランプされた映像信号が入力され、映
像信号中の高域周波数成分が抽出され、リミッタ回路５
により高域波ノイズ成分等のVS〜VS1の微小レベルの高
域成分を取り除いた後、係数器６により所望する高域強
調レベルに応じた係数が掛けられる。ここで同期信号分
離回路12と、パルス発生回路14の各々の出力をOR回路17
により合成し、出力として第３図（ｊ）に示すパルス出
力を得る。このパルス出力をゲート回路７の制御入力に
入力し、OR回路17がパルス出力を発生している期間、係
数器６からの加算器８に対する出力を遮断する事によ
り、水平同期信号エッジ成分の強調処理を防ぐようにし
ている。
定の直流電位にクランプされた映像信号が入力され、映
像信号中の高域周波数成分が抽出され、リミッタ回路５
により高域波ノイズ成分等のVS〜VS1の微小レベルの高
域成分を取り除いた後、係数器６により所望する高域強
調レベルに応じた係数が掛けられる。ここで同期信号分
離回路12と、パルス発生回路14の各々の出力をOR回路17
により合成し、出力として第３図（ｊ）に示すパルス出
力を得る。このパルス出力をゲート回路７の制御入力に
入力し、OR回路17がパルス出力を発生している期間、係
数器６からの加算器８に対する出力を遮断する事によ
り、水平同期信号エッジ成分の強調処理を防ぐようにし
ている。
第４図は第１図の実施例における高域強調回路15の他
の具体例のブロック図である。図において、信号処理回
路３の出力をHPF4及び加算器８の一方の入力に入力し、
HPF4の出力をリミッター回路５を介してHPF18に入力す
る。このHPF18の出力を係数器6aに入力し、この係数器6
aの出力を反転器19により反転した後、ゲート回路７に
入力し、ゲート回路７の出力を加算器８の他方の入力に
入力している。この図に示した高域強調回路等15aは、H
PF4とHPF18との直列に配する事により、映像信号高域成
分が２次微分抽出される。従って、この抽出高域成分を
反転後、元の映像信号に加算する事により、エッジ部分
の高域強調効果が更に向上する。
の具体例のブロック図である。図において、信号処理回
路３の出力をHPF4及び加算器８の一方の入力に入力し、
HPF4の出力をリミッター回路５を介してHPF18に入力す
る。このHPF18の出力を係数器6aに入力し、この係数器6
aの出力を反転器19により反転した後、ゲート回路７に
入力し、ゲート回路７の出力を加算器８の他方の入力に
入力している。この図に示した高域強調回路等15aは、H
PF4とHPF18との直列に配する事により、映像信号高域成
分が２次微分抽出される。従って、この抽出高域成分を
反転後、元の映像信号に加算する事により、エッジ部分
の高域強調効果が更に向上する。
第５図は第４図における高域強調回路15aの要部を半
導体集積回路上のトランジスタ回路により構成した具体
的回路を示す。
導体集積回路上のトランジスタ回路により構成した具体
的回路を示す。
信号処理回路３の終段トランジスタ（エミッタフォロ
ワ）Q1の出力はHPF4の入力される。このHPF4は、コンデ
ンサC1,抵抗R1〜R5,定電流源I2および差動トランジスタ
Q2,Q3から構成され、リミッタ回路５およびHPF18に入力
される。これらリミッタ回路5,HPF18はそれぞれエミッ
タフォロワQ4,Q5を介して出力されて係数器6aに入力さ
れる。この係数器6aと反転器19とは、コンデンサC2,抵
抗R6〜R10、定電流源I5および差動トランジスタQ6,Q7か
ら構成され、その出力はエミッタフォロワQ8から出力さ
れゲート回路７に入力される。さらに、ゲート回路７
は、制御回路16の出力により定電流源I7,I8が制御され
る差動トランジスタQ9〜Q12から構成され、加算器８に
入力される。この様に、実施例は、半導体集積回路上に
実施する事により、安価に所望の性能を得る事が出来
る。
ワ）Q1の出力はHPF4の入力される。このHPF4は、コンデ
ンサC1,抵抗R1〜R5,定電流源I2および差動トランジスタ
Q2,Q3から構成され、リミッタ回路５およびHPF18に入力
される。これらリミッタ回路5,HPF18はそれぞれエミッ
タフォロワQ4,Q5を介して出力されて係数器6aに入力さ
れる。この係数器6aと反転器19とは、コンデンサC2,抵
抗R6〜R10、定電流源I5および差動トランジスタQ6,Q7か
ら構成され、その出力はエミッタフォロワQ8から出力さ
れゲート回路７に入力される。さらに、ゲート回路７
は、制御回路16の出力により定電流源I7,I8が制御され
る差動トランジスタQ9〜Q12から構成され、加算器８に
入力される。この様に、実施例は、半導体集積回路上に
実施する事により、安価に所望の性能を得る事が出来
る。
第６図は本発明の第２の実施例を示すブロック図であ
る。本実施例の従来例との相違点について説明する。LP
F11の入力及び出力信号の差分をとる減算器10aの出力を
所定の比較値を有する比較器13に入力している。この入
力，出力信号の差分をとることは、HPF10の機能に相当
する。この比較器13の出力はスイッチ回路9aの制御入力
に供給される。スイッチ回路9aは同期信号分離回路12の
出力点とクランプ回路２の制御入力点と制御回路16の入
力点との間に設けられている。また、比較器13は、同期
信号分離回路12の出力信号によって従属的に動作し、水
平同期パルスが出力されている期間のみその比較動作が
行なわれる。また、制御回路16からの制御出力は、高域
強調回路15bの制御入力に入力される。
る。本実施例の従来例との相違点について説明する。LP
F11の入力及び出力信号の差分をとる減算器10aの出力を
所定の比較値を有する比較器13に入力している。この入
力，出力信号の差分をとることは、HPF10の機能に相当
する。この比較器13の出力はスイッチ回路9aの制御入力
に供給される。スイッチ回路9aは同期信号分離回路12の
出力点とクランプ回路２の制御入力点と制御回路16の入
力点との間に設けられている。また、比較器13は、同期
信号分離回路12の出力信号によって従属的に動作し、水
平同期パルスが出力されている期間のみその比較動作が
行なわれる。また、制御回路16からの制御出力は、高域
強調回路15bの制御入力に入力される。
本実施例は、同期信号分離回路12の前段におかれたLP
F11により、入力映像信号中の水平同期信号部分に対し
て遅延されて発生する水平同期パルスに対し、その遅延
量を減算器により検出し、比較器13とスイッチ回路9aと
によって、かかる遅延期間クランプ回路２に対する水平
同期パルスを遮断する。すなわち、入力される映像信号
中の同期信号部分に正確にタイミングの合った水平同期
パルスにより、クランプ回路２を制御するため、映像信
号のバックポーチ部分を損傷する事なくクランプ動作が
行われる。また、この様にして得られた水平同期パルス
により、制御回路16により、水平同期パルスのエッジ成
分を抽出し、この抽出信号を高域強調回路15への制御出
力として、高域強調回路15bに対し、同期信号部分に対
して高域周波数成分の強調処理が行なわれない様にする
事が出来る。
F11により、入力映像信号中の水平同期信号部分に対し
て遅延されて発生する水平同期パルスに対し、その遅延
量を減算器により検出し、比較器13とスイッチ回路9aと
によって、かかる遅延期間クランプ回路２に対する水平
同期パルスを遮断する。すなわち、入力される映像信号
中の同期信号部分に正確にタイミングの合った水平同期
パルスにより、クランプ回路２を制御するため、映像信
号のバックポーチ部分を損傷する事なくクランプ動作が
行われる。また、この様にして得られた水平同期パルス
により、制御回路16により、水平同期パルスのエッジ成
分を抽出し、この抽出信号を高域強調回路15への制御出
力として、高域強調回路15bに対し、同期信号部分に対
して高域周波数成分の強調処理が行なわれない様にする
事が出来る。
第７図は第６図の実施例における高域強調回路15b及
び制御回路16の具体回路例を示している。図において、
信号処理回路３の出力をHPF4,及び加算器８の一方の入
力に入力し、HPF4の出力をリミッタ回路５を介して係数
器６に入力する。係数器６の出力を加算器7aの一方の入
力に入力し、加算器７の出力を加算器８の他方の入力に
入力する。一方、スイッチ回路9aの出力をHPF31に入力
し、HPF31の出力をリミッタ回路32を介して、加算器7a
の他方の入力に入力する。HPF4,リミッタ回路5,係数器
６及び加算器7a,8は、HPF4の入力点を入力とし、加算器
８の出力を出力とする高域強調回路15bを構成し、HPF31
リミッタ回路32は、HPF31の入力点を入力とし、リミッ
タ回路32の出力を制御出力とする制御回路16aを構成し
ている。
び制御回路16の具体回路例を示している。図において、
信号処理回路３の出力をHPF4,及び加算器８の一方の入
力に入力し、HPF4の出力をリミッタ回路５を介して係数
器６に入力する。係数器６の出力を加算器7aの一方の入
力に入力し、加算器７の出力を加算器８の他方の入力に
入力する。一方、スイッチ回路9aの出力をHPF31に入力
し、HPF31の出力をリミッタ回路32を介して、加算器7a
の他方の入力に入力する。HPF4,リミッタ回路5,係数器
６及び加算器7a,8は、HPF4の入力点を入力とし、加算器
８の出力を出力とする高域強調回路15bを構成し、HPF31
リミッタ回路32は、HPF31の入力点を入力とし、リミッ
タ回路32の出力を制御出力とする制御回路16aを構成し
ている。
第８図（ａ）〜（ｌ）は第７図の実施例の動作を示す
波形図である。
波形図である。
第８図（ａ）は信号処理回路１の出力、第８図（ｂ）
はLPF11の出力、第８図（ｃ）は減算器10aの出力、第８
図（ｄ）は同期信号分離回路12の出力、第８図（ｅ）は
比較器13の出力、第８図（ｆ）はスイッチ回路9aの出
力、第８図（ｇ）はクランプ回路２の出力、第８図
（ｈ）はHPF4の出力、第８図（ｉ）は係数器６の出力、
第８図（ｊ）はHPF31の出力、第８図（ｋ）は加算器7a
の出力、第８図（ｌ）は加算器８の出力、すなわち高域
強調回路15の出力を示す。
はLPF11の出力、第８図（ｃ）は減算器10aの出力、第８
図（ｄ）は同期信号分離回路12の出力、第８図（ｅ）は
比較器13の出力、第８図（ｆ）はスイッチ回路9aの出
力、第８図（ｇ）はクランプ回路２の出力、第８図
（ｈ）はHPF4の出力、第８図（ｉ）は係数器６の出力、
第８図（ｊ）はHPF31の出力、第８図（ｋ）は加算器7a
の出力、第８図（ｌ）は加算器８の出力、すなわち高域
強調回路15の出力を示す。
LPF11の入力及び出力信号の差分出力信号、すなわち
減算器10aの出力信号に対し、クランプ回路２における
シンクチップクランプ電位VCに対して、VTH1＜VCなる比
較器VTH1を持つ比較器13により比較を行う事により、水
平同期パルス出力信号の入力映像信号中の水平同期信号
の後縁部に対する遅延時間を検出する（第８図
（ｅ））。この比較器13の比較出力により、スイッチ回
路9aを制御し、その比較出力が発生している期間、クラ
ンプ回路２に対する水平同期パルスによる制御を遮断さ
せる事によってクランプ回路２は、入力映像信号のバッ
クポーチ期間にかかる範囲でクランプ動作を行なわなく
させる事が出来る（第８図（ｇ））。一方、HPF4の入力
に、シンクチップレベルが正しく、所定の直流電位にク
ランプされた映像信号が入力され、映像信号中の高域周
波数成分が抽出され、リミッタ回路５により高周波ノイ
ズ成分等の微小レベル（VS〜VS1）の高域成分を取り除
いた後、係数器６により、所望する高域強調レベルに応
じた係数が掛けられる。ここでスイッチ回路９の出力を
HPF31に入力し、水平同期信号エッジ成分等の高域周波
数成分を抽出し、リミッタ回路32によりレベルを調整し
た後、係数器６の出力に対して加算器7aで加算する事に
より、水平同期信号エッジ成分を相殺する事が出来る
（第８図（ｋ））。しかるのち、信号処理回路３の出力
信号と加算する事により、映像信号中の同期信号に対す
る不必要な強調処理を防ぐ事が出来る。
減算器10aの出力信号に対し、クランプ回路２における
シンクチップクランプ電位VCに対して、VTH1＜VCなる比
較器VTH1を持つ比較器13により比較を行う事により、水
平同期パルス出力信号の入力映像信号中の水平同期信号
の後縁部に対する遅延時間を検出する（第８図
（ｅ））。この比較器13の比較出力により、スイッチ回
路9aを制御し、その比較出力が発生している期間、クラ
ンプ回路２に対する水平同期パルスによる制御を遮断さ
せる事によってクランプ回路２は、入力映像信号のバッ
クポーチ期間にかかる範囲でクランプ動作を行なわなく
させる事が出来る（第８図（ｇ））。一方、HPF4の入力
に、シンクチップレベルが正しく、所定の直流電位にク
ランプされた映像信号が入力され、映像信号中の高域周
波数成分が抽出され、リミッタ回路５により高周波ノイ
ズ成分等の微小レベル（VS〜VS1）の高域成分を取り除
いた後、係数器６により、所望する高域強調レベルに応
じた係数が掛けられる。ここでスイッチ回路９の出力を
HPF31に入力し、水平同期信号エッジ成分等の高域周波
数成分を抽出し、リミッタ回路32によりレベルを調整し
た後、係数器６の出力に対して加算器7aで加算する事に
より、水平同期信号エッジ成分を相殺する事が出来る
（第８図（ｋ））。しかるのち、信号処理回路３の出力
信号と加算する事により、映像信号中の同期信号に対す
る不必要な強調処理を防ぐ事が出来る。
以上説明した様に本発明は、入力される映像信号中の
同期信号に対して正確にタイミングの合った水平同期信
号によりクランプ動作を行い、また水平同期信号及び水
平同期信号の後縁部検出信号を用いて、高域強調処理に
おける同期信号エッジ期間に対する強調処理を行なわな
いようにさせる事が出来るため、映像信号のバックポー
チを損傷させる事なく、また映像信号に対する正確な高
域周波数成分強調処理を行う事が出来るという効果があ
る。更に、本発明を半導体集積回路上に実現する事によ
り、かかる目的のためのハードウェアが安価に構成でき
るという効果もある。
同期信号に対して正確にタイミングの合った水平同期信
号によりクランプ動作を行い、また水平同期信号及び水
平同期信号の後縁部検出信号を用いて、高域強調処理に
おける同期信号エッジ期間に対する強調処理を行なわな
いようにさせる事が出来るため、映像信号のバックポー
チを損傷させる事なく、また映像信号に対する正確な高
域周波数成分強調処理を行う事が出来るという効果があ
る。更に、本発明を半導体集積回路上に実現する事によ
り、かかる目的のためのハードウェアが安価に構成でき
るという効果もある。
第１図は本発明の実施例のブロック図、第２図は第１図
の高域強調回路15および制御回路16を具体化したブロッ
ク図、第３図（ａ）〜（ｌ）は第２図の動作を説明する
信号波形図、第４図は第１図の高域強調回路15の他の具
体例を示すブロック図、第５図は第４図の部分の具体的
回路を示す回路図、第６図は本発明の第２の実施例のブ
ロック図、第７図は第６図の高域強調回路15aおよび制
御回路16の具体例を示すブロック図、第８図（ａ）〜
（ｌ）は第７図の動作を説明する信号波形図、第９図は
従来の映像信号処理回路の一例のブロック図、第10図
（ａ）〜（ｇ）は第９図の動作を説明する信号波形図で
ある。 1,3……信号処理回路、２……クランプ回路、4,10,18,3
1……ハイパスフィルタ、5,32……リミッタ回路、6,6a
……係数器、７……ゲート回路、7a,8……加算器、9,9a
……スイッチ回路、10a……減算器、11……ローパスフ
ィルタ、12……同期信号分離回路、13……比較器、14…
…パルス発生回路、15,15a〜15c……高域強調回路、16,
16a,16b……制御回路、17……OR回路、19……反転器、2
1……FM映像入力信号、22……出力映像信号、23……同
期信号、24……端子、B1……定電圧源、C1,C2……コン
デンサ、I1〜I8……定電流源、Q1〜Q12……トランジス
タ、R1〜R11……抵抗。
の高域強調回路15および制御回路16を具体化したブロッ
ク図、第３図（ａ）〜（ｌ）は第２図の動作を説明する
信号波形図、第４図は第１図の高域強調回路15の他の具
体例を示すブロック図、第５図は第４図の部分の具体的
回路を示す回路図、第６図は本発明の第２の実施例のブ
ロック図、第７図は第６図の高域強調回路15aおよび制
御回路16の具体例を示すブロック図、第８図（ａ）〜
（ｌ）は第７図の動作を説明する信号波形図、第９図は
従来の映像信号処理回路の一例のブロック図、第10図
（ａ）〜（ｇ）は第９図の動作を説明する信号波形図で
ある。 1,3……信号処理回路、２……クランプ回路、4,10,18,3
1……ハイパスフィルタ、5,32……リミッタ回路、6,6a
……係数器、７……ゲート回路、7a,8……加算器、9,9a
……スイッチ回路、10a……減算器、11……ローパスフ
ィルタ、12……同期信号分離回路、13……比較器、14…
…パルス発生回路、15,15a〜15c……高域強調回路、16,
16a,16b……制御回路、17……OR回路、19……反転器、2
1……FM映像入力信号、22……出力映像信号、23……同
期信号、24……端子、B1……定電圧源、C1,C2……コン
デンサ、I1〜I8……定電流源、Q1〜Q12……トランジス
タ、R1〜R11……抵抗。
Claims (7)
- 【請求項１】入力映像信号を所定動作レベルでクランプ
するクランプ回路と、このクランプ回路の出力信号の高
域成分を制御信号により強調する高域強調回路と、前記
クランプ回路の出力をそれぞれ入力するローパスフィル
タおよび第１のハイパスフィルタと、このローパスフィ
ルタの出力を入力し映像信号中の同期信号を検出する同
期信号分離回路と、この同期信号分離回路の出力信号に
より比較動作のオン・オフ制御が行われ前記第１のハイ
パスフィルタの出力信号を所定基準レベルと比較する比
較器と、前記同期信号分離回路の出力を入力し前記比較
器の出力信号によりスイッチ動作が制御されると共に出
力信号が前記クランプ回路に動作点を与えるスイッチ回
路と、前記同期信号分離回路および前記比較器の各出力
から前記高域強調回路への前記制御信号を出力する制御
回路とを備えることを特徴とする映像信号処理回路。 - 【請求項２】第１のハイパスフィルタが、ローパスフィ
ルタの入力と出力との差をとる減算器からなる請求項１
記載の映像信号処理回路。 - 【請求項３】高域強調回路が、クランプ回路の出力を入
力する第２のハイパスフィルタと、この第２のハイパス
フィルタの出力の微小レベルを除去するリミッタ回路
と、このリミッタ回路の出力に所定係数をかける係数器
と、この係数器の出力に制御回路からの制御信号により
ゲートをかけるゲート回路と、このゲート回路の出力と
前記クランプ回路の出力とを加算する加算器とからなる
請求項１記載の映像信号処理回路。 - 【請求項４】高域強調回路が、クランプ回路の出力を入
力する第２のハイパスフィルタと、この第２のハイパス
フィルタの出力の微小レベルを除去するリミッタ回路
と、このリミッタ回路の出力に接続された第３のハイパ
スフィルタと、この第３のハイパスフィルタの出力に所
定係数をかける係数器と、この係数器の出力を反転する
反転器と、この反転器の出力に制御回路からの制御信号
によりゲートをかけるゲート回路と、このゲート回路の
出力と前記クランプ回路の出力とを加算する加算器とか
らなる請求項１記載の映像信号処理回路。 - 【請求項５】高域強調回路のゲート回路が、制御回路の
制御信号出力と係数器の出力とを加算する加算器からな
る請求項３または４記載の映像信号処理回路。 - 【請求項６】制御回路が、同期信号分離回路の出力と比
較器の出力から形成されたパルス信号との論理和をとる
オア回路からなる請求項１記載の映像信号処理回路。 - 【請求項７】制御回路が、スイッチ回路の出力を入力す
る第４のハイパスフィルタと、このフィルタの出力を微
小レベルを除去する第２のリミッタ回路とからなる請求
項１記載の映像信号処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2289731A JP2734771B2 (ja) | 1990-10-25 | 1990-10-25 | 映像信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2289731A JP2734771B2 (ja) | 1990-10-25 | 1990-10-25 | 映像信号処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04160985A JPH04160985A (ja) | 1992-06-04 |
| JP2734771B2 true JP2734771B2 (ja) | 1998-04-02 |
Family
ID=17747027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2289731A Expired - Lifetime JP2734771B2 (ja) | 1990-10-25 | 1990-10-25 | 映像信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2734771B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4577565B2 (ja) * | 2005-03-03 | 2010-11-10 | ソニー株式会社 | 画像処理方法、画像処理装置、プログラム、および撮影装置 |
-
1990
- 1990-10-25 JP JP2289731A patent/JP2734771B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04160985A (ja) | 1992-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2734771B2 (ja) | 映像信号処理回路 | |
| JPS5951799B2 (ja) | 変調信号形成装置 | |
| EP0132310B1 (en) | Circuit arrangement for removing noise of a colour video signal | |
| JP2551205B2 (ja) | 輪郭補正回路 | |
| JP2775801B2 (ja) | 映像信号処理回路 | |
| JP2855765B2 (ja) | 映像信号処理回路 | |
| JP2508819B2 (ja) | 映像信号回路 | |
| KR100234238B1 (ko) | 디지탈 잡음 저감장치 | |
| JP2595713B2 (ja) | 磁気録画再生装置の輝度信号処理回路 | |
| JPH05292523A (ja) | 輪郭補正装置 | |
| JPH026710Y2 (ja) | ||
| JPH02288780A (ja) | 信号処理装置 | |
| JPS5913484A (ja) | カラ−映像信号処理回路 | |
| JP3077154B2 (ja) | エンハンサ回路 | |
| JPH0453066A (ja) | 音声信号再生回路 | |
| JPH0213514B2 (ja) | ||
| JPH051189Y2 (ja) | ||
| JPS6148312B2 (ja) | ||
| JPH0520065Y2 (ja) | ||
| JPS5816306Y2 (ja) | テレビジョン信号の記録装置 | |
| JPH0287781A (ja) | 輪郭強調回路 | |
| JPH04372771A (ja) | エンファシス補正回路 | |
| JPS6193792A (ja) | 色信号処理装置 | |
| JPS6033792A (ja) | Ｓｅｃａｍ方式色判別信号処理回路 | |
| JPS62196987A (ja) | 映像信号処理回路 |