JP2551205B2 - 輪郭補正回路 - Google Patents
輪郭補正回路Info
- Publication number
- JP2551205B2 JP2551205B2 JP2170851A JP17085190A JP2551205B2 JP 2551205 B2 JP2551205 B2 JP 2551205B2 JP 2170851 A JP2170851 A JP 2170851A JP 17085190 A JP17085190 A JP 17085190A JP 2551205 B2 JP2551205 B2 JP 2551205B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- contour correction
- delay line
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/20—Circuitry for controlling amplitude response
- H04N5/205—Circuitry for controlling amplitude response for correcting amplitude versus frequency characteristic
- H04N5/208—Circuitry for controlling amplitude response for correcting amplitude versus frequency characteristic for compensating for attenuation of high frequency components, e.g. crispening, aperture distortion correction
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
Description
〔産業上の利用分野〕 本発明は、映像記録再生機器、例えばVTR、ビデオデ
ィスクプレーヤ、ビデオカメラなどの信号処理回路に用
いられる輪郭補正回路に関するものである。
ィスクプレーヤ、ビデオカメラなどの信号処理回路に用
いられる輪郭補正回路に関するものである。
添付図面第８図に基づいて従来の技術を説明すると、
映像信号は入力端子31に入力され、さらに入力マッチン
グ抵抗32を通過して遅延線33に入力される。遅延線33は
一定時間（例えばtd）だけ信号を遅延させる。遅延線33
で遅延された信号は、減算器34の正極性の入力と、加算
器35の一方の入力端子に入力される。遅延線33の出力側
は、高インピーダンスで受けられているので遅延線33の
出力端において、反射作用が発生し、この反射信号は更
に遅延して遅延線33の入力側に伝送される。入力信号
と、2td時間遅延した信号は、入力マッチング抵抗32に
よって加算され、減算器34の負極性入力に入力される。
なお、減算器34の出力は、加算器35の他方の入力に供給
され、入力映像信号の輪郭部が強調された信号が、加算
器35から出力端子36に出力される、なお、第９図には各
種信号を示し、 （ａ）は入力端子31に入力される映像信号。 （ｂ）は遅延線33でtd時間だけ遅延した信号。 （ｃ）は入力信号と、遅延線33の出力端において反射
し、2td時間遅延した信号が、マッチング抵抗32で加算
された信号。 （ｄ）は減算器34の出力信号。 （ｅ）は上記（ｂ）に（ｄ）を加算した加算器35の出力
信号を示す。 〔発明が解決しようとする課題〕 上述した従来技術の問題点としては、映像信号の輪郭
を強調するだけでなく、高周波帯域のノイズを強調する
ことが上げられる。その結果、特に映像信号のレベルが
低い時にノイズが目立ち問題となる。従って映像信号の
レベルに応じて、映像信号の輪郭部の強調度合を制御す
ればいいのであるが、従来技術では自然の感じで制御す
ることがむづかしかった。本発明は、この問題を除去す
ることを目的とする。 〔課題を解決するための手段〕 本発明の輪郭補正回路は、入力映像信号を時間tdだけ
遅延させた第１の信号を生成する第１の手段と、入力映
像信号と、入力映像信号を時間2tdだけ遅延させた信号
とを加算した第２の信号を生成する第２の手段と、第１
の信号から第２の信号を減算した第３の信号を生成する
第３の手段と、第１の信号と第３の信号を加算する第４
の手段と、第３の信号を加算する比率を、第２の信号に
対応して制御する手段を備えることを特徴とするもので
ある。 〔作用〕 上記構成の輪郭補正回路においては、第３の信号の第
１の信号に対する加算の比率が、第２の信号に対応して
制御される。従って、ノイズの目立たない画像が得られ
る。 〔実施例〕 本発明の一実施例を第１図および第２図によって説明
すると、入力端子１に、第２図の信号ａを入力すると、
遅延時間tdの遅延線３を通過した信号ｂが減算器４の正
極性入力端子に入力されるとともに、加算器５の一方の
入力に供給される。さらに入力信号は遅延線３の出力端
で反射し、2td時間遅延した後、入力マッチング抵抗２
で入力信号と加算された信号ｃとなる。この信号ｃは減
算器４の負極性入力端子に入力される。減算器４は正極
性入力端子の信号ｂから負極性入力端子ｃの信号を減算
し、信号ｄを出力する。 この信号ｄを加算器５で信号ｂにそのまま加算してし
まったのでは、信号ｂのレベルが高くない所で高周波ノ
イズが目立っしまう。そこで、信号ｃのレベルで電圧制
御増幅器（VCA）７の電圧利得を制御する。これによ
り、電圧制御増幅器７の出力は信号ｅとなり、信号ｄの
レベルが低いところでは輪郭の補正量を少くすることが
でき、輪郭の補正ができるとともにノイズの目立たない
映像が得られる。 入力信号ａで電圧制御増幅器７を直接制御してしまう
と、信号ｆのようにアツプエツジとダウンエツジで輪郭
補正信号がアンバランスになってしまう。この信号によ
り輪郭補正を行うと映像が不自然になってしまう。また
信号ｂで電圧制御増幅器７を制御した場合には、輪郭補
正信号は信号ｇになってしまいアンバランスになる。 なお、入力映像信号に高周波の成分が含まれている場
合にはこの高周波の信号成分によって、電圧制御増幅器
が制御され、輪郭補正信号がその高周波信号成分で振幅
変調されてしまう。そこで、第３図に示すように、低域
通過フィルタ（LPF）８を通った信号で電圧制御増幅器
７を制御する方法が望ましい。 本発明の他の実施例を第４図乃至第６図を用いて説明
する。 第１図および第３図に示した実施例では、本来の映像
信号と、輪郭補正信号を作るための映像信号が共に入力
端子１に入力されるようになっている。 これに対して、第４図に示すように本来の映像信号
と、輪郭補正のための映像信号を別個にすることができ
る。 第４図の実施例においては、輪郭補正信号を作るため
の映像信号が入力端子１に入力され、第３図における場
合と同様に輪郭補正信号が作られ、加算器５の一方の入
力端子に供給される。 これに対して、本来の映像信号は、入力端子９に入力
され、抵抗10と遅延線３と同じ遅延量tdを持つ遅延線11
を通過して、加算器５の他方の入力端子に入力される。
この加算器５によって本来の映像信号に輪郭補正信号が
加算され出力端子６に出力される。なお、抵抗12は遅延
線11の出力マッチング抵抗である。 入力端子９に入力される本来の映像信号と入力端子１
に入力される補正用の映像信号は、例えば第５図また第
６図に示す回路により生成される。 輪郭補正信号を作るための映像信号は、数ラインの映
像信号を加算した信号を使用した方が、画面斜め方向の
輪郭補正が自然に行なえるなどの利点がある。 そこで、第５図の実施例においては、入力端子13に入
力された映像信号を遅延線14で1H遅延させ、これを出力
端子16から本来の映像信号として出力するとともに、遅
延線14により、1H遅延された信号と遅延されない信号と
を加算器15で加算して、これを輪郭補正用の映像信号と
して出力端子16から出力している。 また、第６図の実施例においては、1H遅延線が２個設
けられ、遅延線14により1H遅延された信号と、遅延線18
によりさらに1H（合計2H）遅延した信号を、遅延しない
信号と加算器19で加算して、合計３本の水平走査線によ
り補正用の映像信号を生成している。 第７図はさらに他の実施例を示している。 第１図、第３図および第４図の実施例においては、2t
d時間遅延した信号を、遅延線３の出力端子を高インピ
ーダンスとすることにより反射を利用して生成していた
が、第７図の実施例ではtd時間の遅延量を持つ遅延線20
と21の２個の遅延線を使用して生成している。 〔発明の効果〕 上述したように、本発明の輪郭補正回路によれば、第
３の信号を第１の信号に加算する比率を、第２の信号で
制御するようにしたので、映像信号の輪郭補正がバラン
スよく行なわれ、しかも信号のレベルが低い所では輪郭
の補正を少なくすることができるので、低レベル時にノ
イズが目立つという欠点も防止でき、IC化にも適してい
る。
映像信号は入力端子31に入力され、さらに入力マッチン
グ抵抗32を通過して遅延線33に入力される。遅延線33は
一定時間（例えばtd）だけ信号を遅延させる。遅延線33
で遅延された信号は、減算器34の正極性の入力と、加算
器35の一方の入力端子に入力される。遅延線33の出力側
は、高インピーダンスで受けられているので遅延線33の
出力端において、反射作用が発生し、この反射信号は更
に遅延して遅延線33の入力側に伝送される。入力信号
と、2td時間遅延した信号は、入力マッチング抵抗32に
よって加算され、減算器34の負極性入力に入力される。
なお、減算器34の出力は、加算器35の他方の入力に供給
され、入力映像信号の輪郭部が強調された信号が、加算
器35から出力端子36に出力される、なお、第９図には各
種信号を示し、 （ａ）は入力端子31に入力される映像信号。 （ｂ）は遅延線33でtd時間だけ遅延した信号。 （ｃ）は入力信号と、遅延線33の出力端において反射
し、2td時間遅延した信号が、マッチング抵抗32で加算
された信号。 （ｄ）は減算器34の出力信号。 （ｅ）は上記（ｂ）に（ｄ）を加算した加算器35の出力
信号を示す。 〔発明が解決しようとする課題〕 上述した従来技術の問題点としては、映像信号の輪郭
を強調するだけでなく、高周波帯域のノイズを強調する
ことが上げられる。その結果、特に映像信号のレベルが
低い時にノイズが目立ち問題となる。従って映像信号の
レベルに応じて、映像信号の輪郭部の強調度合を制御す
ればいいのであるが、従来技術では自然の感じで制御す
ることがむづかしかった。本発明は、この問題を除去す
ることを目的とする。 〔課題を解決するための手段〕 本発明の輪郭補正回路は、入力映像信号を時間tdだけ
遅延させた第１の信号を生成する第１の手段と、入力映
像信号と、入力映像信号を時間2tdだけ遅延させた信号
とを加算した第２の信号を生成する第２の手段と、第１
の信号から第２の信号を減算した第３の信号を生成する
第３の手段と、第１の信号と第３の信号を加算する第４
の手段と、第３の信号を加算する比率を、第２の信号に
対応して制御する手段を備えることを特徴とするもので
ある。 〔作用〕 上記構成の輪郭補正回路においては、第３の信号の第
１の信号に対する加算の比率が、第２の信号に対応して
制御される。従って、ノイズの目立たない画像が得られ
る。 〔実施例〕 本発明の一実施例を第１図および第２図によって説明
すると、入力端子１に、第２図の信号ａを入力すると、
遅延時間tdの遅延線３を通過した信号ｂが減算器４の正
極性入力端子に入力されるとともに、加算器５の一方の
入力に供給される。さらに入力信号は遅延線３の出力端
で反射し、2td時間遅延した後、入力マッチング抵抗２
で入力信号と加算された信号ｃとなる。この信号ｃは減
算器４の負極性入力端子に入力される。減算器４は正極
性入力端子の信号ｂから負極性入力端子ｃの信号を減算
し、信号ｄを出力する。 この信号ｄを加算器５で信号ｂにそのまま加算してし
まったのでは、信号ｂのレベルが高くない所で高周波ノ
イズが目立っしまう。そこで、信号ｃのレベルで電圧制
御増幅器（VCA）７の電圧利得を制御する。これによ
り、電圧制御増幅器７の出力は信号ｅとなり、信号ｄの
レベルが低いところでは輪郭の補正量を少くすることが
でき、輪郭の補正ができるとともにノイズの目立たない
映像が得られる。 入力信号ａで電圧制御増幅器７を直接制御してしまう
と、信号ｆのようにアツプエツジとダウンエツジで輪郭
補正信号がアンバランスになってしまう。この信号によ
り輪郭補正を行うと映像が不自然になってしまう。また
信号ｂで電圧制御増幅器７を制御した場合には、輪郭補
正信号は信号ｇになってしまいアンバランスになる。 なお、入力映像信号に高周波の成分が含まれている場
合にはこの高周波の信号成分によって、電圧制御増幅器
が制御され、輪郭補正信号がその高周波信号成分で振幅
変調されてしまう。そこで、第３図に示すように、低域
通過フィルタ（LPF）８を通った信号で電圧制御増幅器
７を制御する方法が望ましい。 本発明の他の実施例を第４図乃至第６図を用いて説明
する。 第１図および第３図に示した実施例では、本来の映像
信号と、輪郭補正信号を作るための映像信号が共に入力
端子１に入力されるようになっている。 これに対して、第４図に示すように本来の映像信号
と、輪郭補正のための映像信号を別個にすることができ
る。 第４図の実施例においては、輪郭補正信号を作るため
の映像信号が入力端子１に入力され、第３図における場
合と同様に輪郭補正信号が作られ、加算器５の一方の入
力端子に供給される。 これに対して、本来の映像信号は、入力端子９に入力
され、抵抗10と遅延線３と同じ遅延量tdを持つ遅延線11
を通過して、加算器５の他方の入力端子に入力される。
この加算器５によって本来の映像信号に輪郭補正信号が
加算され出力端子６に出力される。なお、抵抗12は遅延
線11の出力マッチング抵抗である。 入力端子９に入力される本来の映像信号と入力端子１
に入力される補正用の映像信号は、例えば第５図また第
６図に示す回路により生成される。 輪郭補正信号を作るための映像信号は、数ラインの映
像信号を加算した信号を使用した方が、画面斜め方向の
輪郭補正が自然に行なえるなどの利点がある。 そこで、第５図の実施例においては、入力端子13に入
力された映像信号を遅延線14で1H遅延させ、これを出力
端子16から本来の映像信号として出力するとともに、遅
延線14により、1H遅延された信号と遅延されない信号と
を加算器15で加算して、これを輪郭補正用の映像信号と
して出力端子16から出力している。 また、第６図の実施例においては、1H遅延線が２個設
けられ、遅延線14により1H遅延された信号と、遅延線18
によりさらに1H（合計2H）遅延した信号を、遅延しない
信号と加算器19で加算して、合計３本の水平走査線によ
り補正用の映像信号を生成している。 第７図はさらに他の実施例を示している。 第１図、第３図および第４図の実施例においては、2t
d時間遅延した信号を、遅延線３の出力端子を高インピ
ーダンスとすることにより反射を利用して生成していた
が、第７図の実施例ではtd時間の遅延量を持つ遅延線20
と21の２個の遅延線を使用して生成している。 〔発明の効果〕 上述したように、本発明の輪郭補正回路によれば、第
３の信号を第１の信号に加算する比率を、第２の信号で
制御するようにしたので、映像信号の輪郭補正がバラン
スよく行なわれ、しかも信号のレベルが低い所では輪郭
の補正を少なくすることができるので、低レベル時にノ
イズが目立つという欠点も防止でき、IC化にも適してい
る。
【図面の簡単な説明】 第１図は本発明の輪郭補正回路の一実施例の構成を示す
ブロック図、第２図は第１図の実施例の動作を説明する
波形図、第３図、第４図および第７図は本発明の輪郭補
正回路の他の実施例の構成を示すブロック図、第５図お
よび第６図は本発明のもので、第４図の入力端子に供給
する映像信号を生成する回路の一実施例の構成を示すブ
ロック図、第８図は従来例の輪郭補正回路の一実施例の
構成を示すブロック図、第９図は第８図の動作を説明す
る波形図である。 1,9,13,31……入力端子、2,10,32……入力マッチング抵
抗、12,22……出力マッチング抵抗、3,11,14,18,20,21,
33……遅延線、4,34……減算器、5,19,23,15,35……加
算器、6,16,17,36……出力端子、７……電圧制御増幅
器、８……低域通過フィルタ、24……減衰器。
ブロック図、第２図は第１図の実施例の動作を説明する
波形図、第３図、第４図および第７図は本発明の輪郭補
正回路の他の実施例の構成を示すブロック図、第５図お
よび第６図は本発明のもので、第４図の入力端子に供給
する映像信号を生成する回路の一実施例の構成を示すブ
ロック図、第８図は従来例の輪郭補正回路の一実施例の
構成を示すブロック図、第９図は第８図の動作を説明す
る波形図である。 1,9,13,31……入力端子、2,10,32……入力マッチング抵
抗、12,22……出力マッチング抵抗、3,11,14,18,20,21,
33……遅延線、4,34……減算器、5,19,23,15,35……加
算器、6,16,17,36……出力端子、７……電圧制御増幅
器、８……低域通過フィルタ、24……減衰器。
Claims (1)
- 【請求項１】入力映像信号を時間tdだけ遅延させた第１
の信号を生成する第１の手段と、前記入力映像信号と、
前記入力映像信号を時間2tdだけ遅延させた信号とを加
算した第２の信号を生成する第２の手段と、前記第１の
信号から前記第２の信号を減算した第３の信号を生成す
る第３の手段と、前記第１の信号と前記第３の信号を加
算する第４の手段と、前記第３の信号を加算する比率
を、前記第２の信号に対応して制御する手段を備えるこ
とを特徴とする輪郭補正回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2170851A JP2551205B2 (ja) | 1990-06-28 | 1990-06-28 | 輪郭補正回路 |
| KR1019910010046A KR950001442B1 (ko) | 1990-06-28 | 1991-06-18 | 윤곽 보정 회로 |
| US07/723,176 US5303047A (en) | 1990-06-28 | 1991-06-28 | Contour compensation circuit for a signal processing apparatus of an image recording and reproduction apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2170851A JP2551205B2 (ja) | 1990-06-28 | 1990-06-28 | 輪郭補正回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0458676A JPH0458676A (ja) | 1992-02-25 |
| JP2551205B2 true JP2551205B2 (ja) | 1996-11-06 |
Family
ID=15912500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2170851A Expired - Lifetime JP2551205B2 (ja) | 1990-06-28 | 1990-06-28 | 輪郭補正回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5303047A (ja) |
| JP (1) | JP2551205B2 (ja) |
| KR (1) | KR950001442B1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5903316A (en) * | 1992-12-25 | 1999-05-11 | Canon Kabushiki Kaisha | Information signal processing apparatus |
| JP3697844B2 (ja) * | 1997-07-25 | 2005-09-21 | 株式会社富士通ゼネラル | 輪郭強調回路 |
| EP0969657A1 (en) * | 1998-06-29 | 2000-01-05 | NuWave Technologies, Inc. | Apparent image clarity improving apparatus and method |
| JP3969644B2 (ja) * | 2002-08-27 | 2007-09-05 | 日本放送協会 | 輪郭補償方法、輪郭補償回路、輪郭補償プログラムおよび映像信号表示装置 |
| KR100514182B1 (ko) * | 2003-09-08 | 2005-09-13 | 삼성에스디아이 주식회사 | 유기전계발광표시장치 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58219872A (ja) * | 1982-06-15 | 1983-12-21 | Pioneer Electronic Corp | 輪郭補正回路 |
| JP2606820B2 (ja) * | 1986-02-17 | 1997-05-07 | 日立電子株式会社 | 輪郭強調回路 |
| JPS63122368A (ja) * | 1986-11-12 | 1988-05-26 | Matsushita Electric Ind Co Ltd | 画質調整装置 |
| JPS63287175A (ja) * | 1987-05-19 | 1988-11-24 | Victor Co Of Japan Ltd | 輪郭補償回路 |
| EP0342511B1 (en) * | 1988-05-18 | 1995-05-03 | Hitachi, Ltd. | Aperture correction circuit |
-
1990
- 1990-06-28 JP JP2170851A patent/JP2551205B2/ja not_active Expired - Lifetime
-
1991
- 1991-06-18 KR KR1019910010046A patent/KR950001442B1/ko not_active IP Right Cessation
- 1991-06-28 US US07/723,176 patent/US5303047A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR950001442B1 (ko) | 1995-02-24 |
| KR920001493A (ko) | 1992-01-30 |
| US5303047A (en) | 1994-04-12 |
| JPH0458676A (ja) | 1992-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4823190A (en) | Apparatus for enhancing contours of television signal | |
| JPS63121371A (ja) | 映像信号処理装置 | |
| JP2551205B2 (ja) | 輪郭補正回路 | |
| JPS62125780A (ja) | 映像信号処理装置 | |
| JPH026710Y2 (ja) | ||
| KR950004113B1 (ko) | 윤곽 보정신호 발생장치 | |
| JP3062516B2 (ja) | テレビジョン用画質調整回路 | |
| JP3077154B2 (ja) | エンハンサ回路 | |
| JP3021194B2 (ja) | 映像機器におけるクシ型フィルタ | |
| JPS60245370A (ja) | 輪郭補正回路 | |
| JPH0795843B2 (ja) | 映像信号の記録／再生装置 | |
| JPH065901B2 (ja) | 画質改善装置 | |
| JPH03188769A (ja) | 画質調整回路 | |
| JP2675118B2 (ja) | 画質改善回路 | |
| JPH0325345Y2 (ja) | ||
| JPH02231890A (ja) | 雑音低減回路 | |
| JPH0340668A (ja) | 映像信号処理装置 | |
| JPH0523671B2 (ja) | ||
| JPH0683483B2 (ja) | くし形フイルタ | |
| JPH05252531A (ja) | 輪郭強調回路 | |
| JPH0153833B2 (ja) | ||
| JPH06253265A (ja) | 非線形信号処理装置及びその回路 | |
| JPH0614344A (ja) | 再生色信号処理回路 | |
| JPS59167806A (ja) | Ｆｍ反転現象防止回路 | |
| JPS58136177A (ja) | 輪郭補正回路 |