JP2732089B2 - 集積回路のコンデンサ形成方法 - Google Patents
集積回路のコンデンサ形成方法Info
- Publication number
- JP2732089B2 JP2732089B2 JP25905488A JP25905488A JP2732089B2 JP 2732089 B2 JP2732089 B2 JP 2732089B2 JP 25905488 A JP25905488 A JP 25905488A JP 25905488 A JP25905488 A JP 25905488A JP 2732089 B2 JP2732089 B2 JP 2732089B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- area
- capacitance
- variation
- partial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は、集積回路のコンデンサ形成方法に関し、
詳しくは、容量のばらつきが少ないコンデンサを形成す
ることができるような集積回路のコンデンサ形成方法に
関する。
詳しくは、容量のばらつきが少ないコンデンサを形成す
ることができるような集積回路のコンデンサ形成方法に
関する。
［従来の技術］ 一般に、コンデンサを用いるICでは、大きな容量のコ
ンデンサを使用する場合にはそのコンデンサは外付けさ
れるが、IC内部にオペアンプ等を形成し、そのゲイン補
正等のために小さい容量のコンデンサを必要とするよう
な場合などには、オペアンプとともに、ICに形成された
回路に小さい容量のコデンサが同時に集積される。この
ような小さい容量が他の回路と同時に集積されて形成さ
れているときには、その容量に対応した面積のコンデン
サ形成エリアがチップ内に確保される。
ンデンサを使用する場合にはそのコンデンサは外付けさ
れるが、IC内部にオペアンプ等を形成し、そのゲイン補
正等のために小さい容量のコンデンサを必要とするよう
な場合などには、オペアンプとともに、ICに形成された
回路に小さい容量のコデンサが同時に集積される。この
ような小さい容量が他の回路と同時に集積されて形成さ
れているときには、その容量に対応した面積のコンデン
サ形成エリアがチップ内に確保される。
［解決しようとする課題］ しかし、コンデンサを形成するときに、そのコンデン
サ形成工程においてマスクや露光位置等にずれが生じる
と、コンデンサ形成エリアにずれが生じて、それがその
まま面積の増減をまねき、形成されるコンデンサの容量
にばらつきが発生する。特に、ICに内蔵されるような小
さい容量のコンデンサは、それが小さければ小さいほど
面積が小さくなるために全体の面積に対する面積の増減
量の占める割合が大きくなって、形成する容量に与える
ばらつきの影響も大きい。
サ形成工程においてマスクや露光位置等にずれが生じる
と、コンデンサ形成エリアにずれが生じて、それがその
まま面積の増減をまねき、形成されるコンデンサの容量
にばらつきが発生する。特に、ICに内蔵されるような小
さい容量のコンデンサは、それが小さければ小さいほど
面積が小さくなるために全体の面積に対する面積の増減
量の占める割合が大きくなって、形成する容量に与える
ばらつきの影響も大きい。
その結果、IC内部に形成される回路の特性に与える影
響も大きく、回路特性にも大きなばらつきを生じる。
響も大きく、回路特性にも大きなばらつきを生じる。
この発明は、このような従来技術の問題点を解決する
ものであって、容量のばらつきを抑制できる集積回路の
コンデンサ形成方法を提供することを目的とする。
ものであって、容量のばらつきを抑制できる集積回路の
コンデンサ形成方法を提供することを目的とする。
［課題を解決するための手段］ このような目的を達成するためのこの発明の集積回路
のコンデンサ形成方法の構成は、コンデンサを形成する
エリアを複数の部分エリアに分割し、かつ分割した部分
エリアをコンデンサの容量に対応する面積よりも大きな
面積で形成し、部分エリアにより形成されるコンデンサ
を直列に接続し、直列接続で得られる全容量（合成容
量）のコンデンサを集積回路内に形成することにより、
容量のばらつきを低減する。
のコンデンサ形成方法の構成は、コンデンサを形成する
エリアを複数の部分エリアに分割し、かつ分割した部分
エリアをコンデンサの容量に対応する面積よりも大きな
面積で形成し、部分エリアにより形成されるコンデンサ
を直列に接続し、直列接続で得られる全容量（合成容
量）のコンデンサを集積回路内に形成することにより、
容量のばらつきを低減する。
［作用］ このように、形成すべきコンデンサを分割して部分エ
リアとし、この部分エリアの面積を大きく採り、大きな
面積の部分エリアの直列に接続することで全容量を得る
ことから、部分エリアの面積形成にずれが発生しても、
そのずれ量の割合が大きな面積に対する割合となり、ば
らつきが抑制され、さらに、抑制されて減少したばらつ
きのある部分エリアがあってもそれらが直列接続される
ことによりさらにそのばらつきが抑えられる。
リアとし、この部分エリアの面積を大きく採り、大きな
面積の部分エリアの直列に接続することで全容量を得る
ことから、部分エリアの面積形成にずれが発生しても、
そのずれ量の割合が大きな面積に対する割合となり、ば
らつきが抑制され、さらに、抑制されて減少したばらつ
きのある部分エリアがあってもそれらが直列接続される
ことによりさらにそのばらつきが抑えられる。
その結果、ばらつきの非常に少ないコンデンサをIC内
部に形成することができ、同時に形成される回路特性の
ばらつきも生じ難い。
部に形成することができ、同時に形成される回路特性の
ばらつきも生じ難い。
［実施例］ 以下、この発明の一実施例のついて図面を用いて詳細
に説明する。
に説明する。
第１図は、この発明の集積回路のコンデンサ形成方法
を適用したIC内部のコンデンサ形成部分のずれによる容
量のばらつきの説明図である。
を適用したIC内部のコンデンサ形成部分のずれによる容
量のばらつきの説明図である。
第１図において、１は、Ｐ−Siサブストレート10上に
形成されたＮウエル領域であり、そこにN+領域2,2が所
定間隔置いて形成され、これらN+領域2,2に橋し渡しさ
れた状態でその上にシリコン酸化膜層（SiO2）３の絶縁
膜がN+領域２の電極接続部分を残して形成され、さらに
その上にポリシリコン膜層（Poly−Si）４がシリコン酸
化膜層３を覆うように形成されている。このような構成
により、Ｎ−WELL層とポリシリコン膜層とにより集積化
されたコンデンサが形成される。
形成されたＮウエル領域であり、そこにN+領域2,2が所
定間隔置いて形成され、これらN+領域2,2に橋し渡しさ
れた状態でその上にシリコン酸化膜層（SiO2）３の絶縁
膜がN+領域２の電極接続部分を残して形成され、さらに
その上にポリシリコン膜層（Poly−Si）４がシリコン酸
化膜層３を覆うように形成されている。このような構成
により、Ｎ−WELL層とポリシリコン膜層とにより集積化
されたコンデンサが形成される。
ここで、例えば、ポリシリコン膜層４の長さを、縦，
横が100×100の面積とすれば、コンデンサ形成工程にお
いてずれが生じて横方向の長さが１減少（99×100の面
積になった場合）した網目で示す領域７が脱落して形成
されたとしても、この場合のコンデンサの容量の減少量
は、面積比に対応し、1/100である。しかし、ポリシリ
コン膜層４の長さを縦，横が10×10の面積とすれば、こ
の場合に、形成工程において同様なずれが生じて横方向
の長さが１減少して形成されたとすると、この場合のコ
ンデンサの容量の減少量は、同様に面積に対応してい
て、1/10となる。したがって、例えば、製造工程上での
マスク等によるずれ量が同じであっても大きな面積を形
成した場合の方が形成するコンデンサの容量のばらつき
が小さくなり、形成されるコンデンサの容量に対するば
らつきは、面積の大きさに反比例して減少する。
横が100×100の面積とすれば、コンデンサ形成工程にお
いてずれが生じて横方向の長さが１減少（99×100の面
積になった場合）した網目で示す領域７が脱落して形成
されたとしても、この場合のコンデンサの容量の減少量
は、面積比に対応し、1/100である。しかし、ポリシリ
コン膜層４の長さを縦，横が10×10の面積とすれば、こ
の場合に、形成工程において同様なずれが生じて横方向
の長さが１減少して形成されたとすると、この場合のコ
ンデンサの容量の減少量は、同様に面積に対応してい
て、1/10となる。したがって、例えば、製造工程上での
マスク等によるずれ量が同じであっても大きな面積を形
成した場合の方が形成するコンデンサの容量のばらつき
が小さくなり、形成されるコンデンサの容量に対するば
らつきは、面積の大きさに反比例して減少する。
以上のことは、横方向に面積が増加した場合のずれ量
においても同様であり、また、縦方向に対して面積が増
加或いは減少した場合のずれに対しても同様である。
においても同様であり、また、縦方向に対して面積が増
加或いは減少した場合のずれに対しても同様である。
したがって、大きな面積でコンデンサを形成した方が
容量ばらつきに対する影響がその面積に対して減少す
る。
容量ばらつきに対する影響がその面積に対して減少す
る。
このようにばらつきの少ないコンデンサを形成するに
は、大きな面積で、かつ小さい容量のものにすればよ
い。さらには、形成すべきコンデンサに対して部分エリ
アとして、ICの中に多数、例えば、ｎ個（ｎは、２以上
の整数）大きな面積のコンデンサを形成して、かつこれ
らｎ個の部分エリアに形成したコンデンサ部分を直列に
接続することで実現できる。
は、大きな面積で、かつ小さい容量のものにすればよ
い。さらには、形成すべきコンデンサに対して部分エリ
アとして、ICの中に多数、例えば、ｎ個（ｎは、２以上
の整数）大きな面積のコンデンサを形成して、かつこれ
らｎ個の部分エリアに形成したコンデンサ部分を直列に
接続することで実現できる。
この場合の分割された部分エリアを直列接続した場合
の全容量（合成容量）は、単一の部分エリアによる容量
値の整数分の１の1/nになる。したがって、その部分エ
リアにより形成される部分コンデンサの面積は、逆にｎ
倍にできる。その結果、その容量としてのばらつきは、
1/nとなる。
の全容量（合成容量）は、単一の部分エリアによる容量
値の整数分の１の1/nになる。したがって、その部分エ
リアにより形成される部分コンデンサの面積は、逆にｎ
倍にできる。その結果、その容量としてのばらつきは、
1/nとなる。
しかも、この場合、部分エリアによる各部分コンデン
サは、その面積が増加するものと減少するものとがあ
る。そこで、直列接続すれば、増加するものと減少する
もので相互相殺が発生して、全容量は、さらにばらつき
が少なくなる。
サは、その面積が増加するものと減少するものとがあ
る。そこで、直列接続すれば、増加するものと減少する
もので相互相殺が発生して、全容量は、さらにばらつき
が少なくなる。
その結果、部分コンデンサの形成する数が多ければ、
それに応じてその分だけ、ほとんどばらつきが生じない
コンデンサを実現できる。しかも、直列形態でコンデン
サを形成するので、全容量の調整がその接続する数で調
整可能である。さらに、異なる面積のものを選択的に形
成すれば、その接続の仕方でも容量の調整ができ、直列
接続の数の増減と部分コンデンサの選択で自由度の高い
トリミングが可能である。
それに応じてその分だけ、ほとんどばらつきが生じない
コンデンサを実現できる。しかも、直列形態でコンデン
サを形成するので、全容量の調整がその接続する数で調
整可能である。さらに、異なる面積のものを選択的に形
成すれば、その接続の仕方でも容量の調整ができ、直列
接続の数の増減と部分コンデンサの選択で自由度の高い
トリミングが可能である。
以上説明してきたが、実施例におけるコンデンサの形
成形態は一例であって、このようなものに限定されるも
のではない。また、コンデンサを形成する位置、数量
は、必要なコンデンサの容量と同時に集積する回路等の
関係で、そのときどきの事情に応じて自由に設計可能で
ある。
成形態は一例であって、このようなものに限定されるも
のではない。また、コンデンサを形成する位置、数量
は、必要なコンデンサの容量と同時に集積する回路等の
関係で、そのときどきの事情に応じて自由に設計可能で
ある。
［発明の効果］ 以上の説明から理解できるように、この発明にあって
は、形成すべきコンデンサを分割して部分エリアとし、
この部分エリアの面積を大きく採り、大きな面積の部分
エリアを直列に接続することで全容量（合成容量）を得
ることから、部分エリアの面積形成にずれが発生して
も、そのずれ量の割合が大きな面積に対する割合とな
り、ばらつきが抑制され、さらに、抑制されて減少した
ばらつきのある部分エリアがあってもそれらが直列接続
されることによりさらにそのばらつきが抑えられる。
は、形成すべきコンデンサを分割して部分エリアとし、
この部分エリアの面積を大きく採り、大きな面積の部分
エリアを直列に接続することで全容量（合成容量）を得
ることから、部分エリアの面積形成にずれが発生して
も、そのずれ量の割合が大きな面積に対する割合とな
り、ばらつきが抑制され、さらに、抑制されて減少した
ばらつきのある部分エリアがあってもそれらが直列接続
されることによりさらにそのばらつきが抑えられる。
その結果、ばらつきの非常に少ないコンデンサをIC内
部に形成することができ、同時に形成される回路特性の
ばらつきも生じ難い。
部に形成することができ、同時に形成される回路特性の
ばらつきも生じ難い。
第１図は、この発明の集積回路のコンデンサ形成方法を
適用したIC内部のコンデンサ形成部分のずれによる容量
のばらつきの説明図である。 １……Ｎウエル領域、２……N+領域、 ３……シリコン酸化膜層（SiO2）、 ４……ポリシリコン膜層（Poly−Si）、 5,6……Al電極層。
適用したIC内部のコンデンサ形成部分のずれによる容量
のばらつきの説明図である。 １……Ｎウエル領域、２……N+領域、 ３……シリコン酸化膜層（SiO2）、 ４……ポリシリコン膜層（Poly−Si）、 5,6……Al電極層。
Claims (1)
- 【請求項１】コンデンサを形成するエリアを複数の部分
エリアに分割し、かつ分割した部分エリアを前記コンデ
ンサの容量に対応する面積よりも大きな面積で形成し、
前記部分エリアにより形成されるコンデンサを直列に接
続し、直列接続で得られる全容量のコンデンサを集積回
路内に形成することにより、前記容量のばらつきを低減
したことを特徴とする集積回路のコンデンサ形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25905488A JP2732089B2 (ja) | 1988-10-14 | 1988-10-14 | 集積回路のコンデンサ形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25905488A JP2732089B2 (ja) | 1988-10-14 | 1988-10-14 | 集積回路のコンデンサ形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02106064A JPH02106064A (ja) | 1990-04-18 |
| JP2732089B2 true JP2732089B2 (ja) | 1998-03-25 |
Family
ID=17328684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25905488A Expired - Fee Related JP2732089B2 (ja) | 1988-10-14 | 1988-10-14 | 集積回路のコンデンサ形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2732089B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5500552A (en) * | 1993-07-26 | 1996-03-19 | T.I.F. Co., Ltd. | LC element, semiconductor device and LC element manufacturing method |
-
1988
- 1988-10-14 JP JP25905488A patent/JP2732089B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02106064A (ja) | 1990-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5208725A (en) | High capacitance structure in a semiconductor device | |
| US8373249B2 (en) | Programmable capacitor associated with an input/output pad | |
| JPH1187645A (ja) | 半導体装置およびその製造方法 | |
| JP2732089B2 (ja) | 集積回路のコンデンサ形成方法 | |
| JP4427399B2 (ja) | 半導体装置とその製造方法 | |
| JPH03138973A (ja) | 半導体集積回路 | |
| JPH06232345A (ja) | 半導体デバイスにおける静電破壊防止回路およびその形成方法 | |
| JPS62104067A (ja) | 半導体装置 | |
| JP3544799B2 (ja) | レイアウト設計方法、露光用マスク及び半導体装置 | |
| JPH02260559A (ja) | 半導体集積回路装置 | |
| JPS5928056B2 (ja) | 半導体集積回路の製造方法 | |
| JPH01273347A (ja) | 半導体装置 | |
| JPH04192425A (ja) | 半導体装置 | |
| KR100225848B1 (ko) | 커패시터 및 커패시터의 제조 방법 | |
| JPH09246476A (ja) | 半導体集積回路の電源線及びそのレイアウト方法 | |
| JPH05347392A (ja) | 半導体装置の製造方法 | |
| JPS59105351A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0310234B2 (ja) | ||
| JPH03138962A (ja) | 半導体集積回路 | |
| JPS61142762A (ja) | 半導体装置 | |
| JPH05251635A (ja) | 半導体装置 | |
| JPS62165971A (ja) | ダイナミツク型半導体記憶素子 | |
| JPS59224158A (ja) | 集積回路装置 | |
| JPS6156447A (ja) | 半導体装置およびその製造方法 | |
| JPH0125227B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |