JP4427399B2 - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法 Download PDFInfo
- Publication number
- JP4427399B2 JP4427399B2 JP2004195484A JP2004195484A JP4427399B2 JP 4427399 B2 JP4427399 B2 JP 4427399B2 JP 2004195484 A JP2004195484 A JP 2004195484A JP 2004195484 A JP2004195484 A JP 2004195484A JP 4427399 B2 JP4427399 B2 JP 4427399B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- insulating film
- electrode
- film
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 64
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000000758 substrate Substances 0.000 claims description 48
- 239000003990 capacitor Substances 0.000 claims description 37
- 239000010410 layer Substances 0.000 claims description 34
- 238000009792 diffusion process Methods 0.000 claims description 22
- 239000011229 interlayer Substances 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 230000008569 process Effects 0.000 claims description 9
- 150000002500 ions Chemical class 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 239000007769 metal material Substances 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000007493 shaping process Methods 0.000 claims description 3
- 230000010355 oscillation Effects 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 244000126211 Hericium coralloides Species 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/93—Variable capacitance diodes, e.g. varactors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
本発明は、半導体装置とその製造方法に関するものである。
可変容量ダイオードは、バラクタとも呼ばれ、電極間に印加される直流電圧の値によって静電容量が変化するダイオードで、例えばＰＬＬ（位相同期回路）におけるＶＣＯ（電圧制御発振器）の周波数制御用の回路素子として使用される。
半導体集積回路中に設けられる可変容量ダイオードは、一般的にＭＯＳトランジスタと同様の工程で形成され、ソース電極とドレイン電極を接続し、ゲート電極との間に形成されたゲート酸化膜による静電容量をキャパシタンスとして用いるようになっている。
図２は、可変容量ダイオードを備えた半導体集積回路の一般的な構成図である。
この半導体集積回路は、クロック信号ＣＬＫ等を含む外部信号が与えられる複数の入力端子１を有し、この入力端子１が入力回路２を介して論理回路３に接続されている。論理回路３は、入力端子１に与えられる外部信号に従って所定の論理演算処理を行うもので、複数のＭＯＳトランジスタによる論理ゲート等を組み合わせて構成されている。
この半導体集積回路は、クロック信号ＣＬＫ等を含む外部信号が与えられる複数の入力端子１を有し、この入力端子１が入力回路２を介して論理回路３に接続されている。論理回路３は、入力端子１に与えられる外部信号に従って所定の論理演算処理を行うもので、複数のＭＯＳトランジスタによる論理ゲート等を組み合わせて構成されている。
論理回路３は、図示していないが、外部から与えられるクロック信号ＣＬＫに同期してその周波数とは異なる周波数の内部クロック信号を生成するために、ＶＣＯとＰＬＬを有している。ＶＣＯは、例えばコイルとコンデンサによるＬＣ共振回路のコンデンサとして可変容量ダイオード４を使用し、この可変容量ダイオード４の制御電極に印加する直流電圧を変化させることによって発振周波数を制御するものである。論理回路３の処理結果の信号は、出力回路５を介して出力端子６に出力されるようになっている。
ここで、入力回路２は、入力端子１を通して侵入する静電サージ電圧等から論理回路３を保護するもので、この入力端子１と図示しない電源端子及び接地端子との間に接続された保護用のダイオードを備えると共に、入力信号を論理回路３へ与えるためのバッファアンプを備えている。出力回路５も同様に、出力端子６を通して侵入する静電サージ電圧等から論理回路３を保護するためのバッファアンプを備えている。
これらの入力回路２と出力回路５に設けられたバッファアンプは、静電サージ電圧等によって破壊されないように、論理回路３に比べて厚いゲート酸化膜を有するトランジスタで構成されている。例えば、論理回路３中のトランジスタのゲート酸化膜の厚さは２．５ｎｍであり、入力回路２と出力回路５中のトランジスタのゲート酸化膜の厚さは５．０ｎｍである。
従って、可変容量ダイオード４は、論理回路３中のトランジスタと同様に、ゲート酸化膜が２．５ｎｍの厚さで形成され、そのパターンは、ＶＣＯの発振周波数の可変範囲に応じて必要となるキャパシタンスが得られるような面積に設計されている。
なお、本願発明とは目的及び構成が全く異なるが、下記特許文献１には、同一半導体チップ内の２つのバラクタダイオードの短辺同士を連続して接続することで、半導体チップを横長の形状にしたまま熱処理して、２つのバラクタダイオードの可変容量をほぼ等しくする半導体装置の製造方法が開示されている。
また、特許文献２には、基材とエピタキシャル層からなる半導体基板上に、実効面積が異なる２つの可変容量ダイオード素子を形成した可変容量ダイオード装置が記載されている。この可変容量ダイオード装置は、実効面積の小さい可変容量ダイオード素子を局部発振回路側に用い、実効面積の大きい可変容量ダイオード素子を高周波回路側に用い、レベルが各段に違うＯＳＣ信号とＲＦ信号をそれぞれ直流バイアス電圧に重畳して印加することにより、２つのＣ−Ｖ特性が接近する特性を利用してトラッキングエラーを減少させている。
前記半導体集積回路では、内蔵するＶＣＯの発振周波数を変更する場合には、可変容量ダイオード４の面積を変えなければならない。このため、回路構成が全く同じであっても、発振周波数に応じて回路パターンを変更しなければならないという課題があった。
本発明は、回路パターンを変更せずに内蔵するＶＣＯの発振周波数を製造工程で任意に変えることができる半導体装置とその製造方法を提供することを目的としている。
第１の発明の半導体装置は、半導体基板と、第１、第２、第３のキャパシタと、第１、第２の配線層と、第１、第２のトランジスタとを備えている。
前記半導体基板は、主面に第１の領域と該第１の領域に隣接する第２の領域と該第２の領域の反対側で該第１の領域に隣接する第３の領域とが設けられている。前記第１のキャパシタは、前記第１の領域に形成された第１の膜厚を有する第１の絶縁膜であって、該第１の絶縁膜は側部及び端部を備え、該端部が前記第２の領域から前記第３の領域に向かって配置される該第１の絶縁膜と、該第１の絶縁膜上に形成された第１の電極とを有し、該第１の電極が該第１の領域と前記第２の領域とに延在して形成されている。前記第２のキャパシタは、前記第１の領域に形成された前記第１の膜厚と異なる第２の膜厚を有する第２の絶縁膜であって、該第２の絶縁膜は第１の側部、該第１の側部の反対側の第２の側部及び端部を備え、該第１の側部が所定の距離を隔てて前記第１の絶縁膜の前記側部に対向して配置される該第２の絶縁膜と、該第２の絶縁膜上に形成された第２の電極とを有し、該第２の電極が該第１の領域と前記第３の領域とに延在して形成されている。前記第３のキャパシタは、前記第１の領域に形成された前記第１の膜厚を有する第３の絶縁膜であって、該第３の絶縁膜は側部及び端部を備え、該側部が所定の距離を隔てて前記第２の絶縁膜の前記第２の側部に対向して配置される該第３の絶縁膜と、該第３の絶縁膜上に形成された第３の電極とを有し、該第３の電極が該第１の領域と前記第２の領域とに延在して形成されている。前記第１の配線層は、前記第２の領域上に形成されて前記第１の電極と前記第３の電極とに電気的に接続されている。前記第２の配線層は、前記第３の領域上に形成されて前記第２の電極と電気的に接続され、前記第１の配線層と電気的に接続されている。前記第１のトランジスタは、前記半導体基板に形成された前記第１の膜厚を有する第１のゲート酸化膜を備えている。更に、前記第２のトランジスタは、前記半導体基板に形成された前記第２の膜厚を有している。
第２の発明の半導体装置は、半導体基板と、第１、第２、第３、第４のキャパシタと、第１、第２の配線層と、第１、第２のトランジスタとを備えている。
前記半導体基板は、主面に第１の領域と該第１の領域に隣接する第２の領域と該第２の領域の反対側で該第１の領域に隣接する第３の領域とが設けられている。前記第１のキャパシタは、前記第１の領域に形成された第１の膜厚を有する第１の絶縁膜であって、該第１の絶縁膜は側部及び端部を備え、該端部が前記第２の領域から前記第３の領域に向かって配置される該第１の絶縁膜と、該第１の絶縁膜上に形成された第１の電極とを有し、該第１の電極が該第１の領域と前記第２の領域とに延在して形成されている。前記第２のキャパシタは、前記第１の領域に形成された前記第１の膜厚と異なる第２の膜厚を有する第２の絶縁膜であって、該第２の絶縁膜は第１の側部、該第１の側部の反対側の第２の側部及び端部を備え、該第１の側部が所定の距離を隔てて前記第１の絶縁膜の前記側部に対向して配置される該第２の絶縁膜と、該第２の絶縁膜上に形成された第２の電極とを有し、該第２の電極が該第１の領域と前記第３の領域とに延在して形成されている。前記第３のキャパシタは、前記第１の領域に形成された前記第１の膜厚を有する第３の絶縁膜であって、該第３の絶縁膜は第３の側部、該第３の側部の反対側の第４の側部及び端部を備え、該第３の側部が所定の距離を隔てて前記第２の絶縁膜の前記第２の側部に対向して配置される該第３の絶縁膜と、該第３の絶縁膜上に形成された第３の電極を有し、該第３の電極が該第１の領域と前記第２の領域とに延在して形成されている。前記第４のキャパシタは、前記第１の領域に形成された前記第２の膜厚を有する第４の絶縁膜であって、該第４の絶縁膜は側部及び端部を備え、該側部が所定の距離を隔てて前記第３の絶縁膜の前記第４の側部に対向して配置される該第４の絶縁膜と、該第４の絶縁膜上に形成された第４の電極を有し、該第４の電極が該第１の領域と前記第３の領域とに延在して形成されている。前記第１の配線層は、前記第２の領域上に形成されて前記第１の電極と前記第３の電極とに電気的に接続されている。更に、前記第２の配線層は、前記第３の領域上に形成されて前記第２の電極と前記第４の電極とに電気的に接続され、前記第１の配線層と電気的に接続されている。前記第１のトランジスタは、前記半導体基板に形成された前記第１の膜厚を有する第１のゲート酸化膜を備えている。更に、前記第２のトランジスタは、前記半導体基板に形成された前記第２の膜厚を有している。
第３の発明の半導体装置は、第１の厚さのゲート酸化膜を有するトランジスタと、前記第１の厚さとは異なる第２の厚さのゲート酸化膜を有するトランジスタと、キャパシタまたは可変容量ダイオードとがそれぞれ形成された半導体基板を有する半導体装置において、前記キャパシタまたは可変容量ダイオードは、前記半導体基板上に並列配置された短冊状の拡散領域を有する第１の電極における該拡散領域の間の第１の領域上に前記第１の厚さの酸化膜を介して形成された櫛形の第２の電極と、前記第１の電極における該拡散領域の間の第２の領域であって該第１の領域の隣に位置する該第２の領域上に前記第２の厚さの酸化膜を介して前記第２の電極に対して入れ子状に形成された櫛形の第３の電極とを備え、該第２の電極と該第３の電極とが電気的に接続されている。
第４の発明の半導体装置の製造方法は、第１の厚さのゲート酸化膜を有するトランジスタと、前記第１の厚さよりも薄い第２の厚さのゲート酸化膜を有するトランジスタと、並列配置された短冊状の拡散領域を有する第１の電極と該第１の電極の間の領域に対向する櫛形の第２及び第３の電極を入れ子状に配置したキャパシタまたは可変容量ダイオードとが半導体基板に形成され、且つ、前記第２の電極と前記第３の電極とが電気的に接続された半導体装置の製造方法であって、前記キャパシタまたは可変容量ダイオードは、半導体基板の表面で前記第１の電極となる並行配置された複数の短冊状領域にイオンを注入して拡散領域を形成する工程と、前記半導体基板の表面全体に第１の酸化膜を形成する工程と、前記第１の酸化膜上で前記第１の電極の間の領域であって前記第２の電極を形成する領域をレジストパターンで覆い、該レジストパターンで覆われていない領域の該第１の酸化膜を除去する工程と、前記レジストパターンを除去した後、前記半導体基板の表面全体に第２の酸化膜を形成する工程と、前記第２の酸化膜の表面に導電層を形成し、該導電層及び該第２の酸化膜を整形することで、前記第１の酸化膜と該第２の酸化膜とからなる前記第１の厚さのゲート酸化膜、該第２の酸化膜からなる前記第２の厚さのゲート酸化膜、該第１の厚さのキャパシタ絶縁膜、及び該第２の厚さのキャパシタ絶縁膜を形成し、前記第２及び第３の電極を形成する工程と、前記半導体基板に表面がほぼ平坦な層間絶縁膜を形成する工程と、前記層間絶縁膜に前記第１、第２及び第３の電極への配線を行うためのコンタクトホールを形成する工程と、前記コンタクトホールに配線用メタル材を充填すると共に前記半導体基板表面にメタル配線層を形成する工程とを、順次行うことによって形成する。
前記半導体基板は、主面に第１の領域と該第１の領域に隣接する第２の領域と該第２の領域の反対側で該第１の領域に隣接する第３の領域とが設けられている。前記第１のキャパシタは、前記第１の領域に形成された第１の膜厚を有する第１の絶縁膜であって、該第１の絶縁膜は側部及び端部を備え、該端部が前記第２の領域から前記第３の領域に向かって配置される該第１の絶縁膜と、該第１の絶縁膜上に形成された第１の電極とを有し、該第１の電極が該第１の領域と前記第２の領域とに延在して形成されている。前記第２のキャパシタは、前記第１の領域に形成された前記第１の膜厚と異なる第２の膜厚を有する第２の絶縁膜であって、該第２の絶縁膜は第１の側部、該第１の側部の反対側の第２の側部及び端部を備え、該第１の側部が所定の距離を隔てて前記第１の絶縁膜の前記側部に対向して配置される該第２の絶縁膜と、該第２の絶縁膜上に形成された第２の電極とを有し、該第２の電極が該第１の領域と前記第３の領域とに延在して形成されている。前記第３のキャパシタは、前記第１の領域に形成された前記第１の膜厚を有する第３の絶縁膜であって、該第３の絶縁膜は側部及び端部を備え、該側部が所定の距離を隔てて前記第２の絶縁膜の前記第２の側部に対向して配置される該第３の絶縁膜と、該第３の絶縁膜上に形成された第３の電極とを有し、該第３の電極が該第１の領域と前記第２の領域とに延在して形成されている。前記第１の配線層は、前記第２の領域上に形成されて前記第１の電極と前記第３の電極とに電気的に接続されている。前記第２の配線層は、前記第３の領域上に形成されて前記第２の電極と電気的に接続され、前記第１の配線層と電気的に接続されている。前記第１のトランジスタは、前記半導体基板に形成された前記第１の膜厚を有する第１のゲート酸化膜を備えている。更に、前記第２のトランジスタは、前記半導体基板に形成された前記第２の膜厚を有している。
第２の発明の半導体装置は、半導体基板と、第１、第２、第３、第４のキャパシタと、第１、第２の配線層と、第１、第２のトランジスタとを備えている。
前記半導体基板は、主面に第１の領域と該第１の領域に隣接する第２の領域と該第２の領域の反対側で該第１の領域に隣接する第３の領域とが設けられている。前記第１のキャパシタは、前記第１の領域に形成された第１の膜厚を有する第１の絶縁膜であって、該第１の絶縁膜は側部及び端部を備え、該端部が前記第２の領域から前記第３の領域に向かって配置される該第１の絶縁膜と、該第１の絶縁膜上に形成された第１の電極とを有し、該第１の電極が該第１の領域と前記第２の領域とに延在して形成されている。前記第２のキャパシタは、前記第１の領域に形成された前記第１の膜厚と異なる第２の膜厚を有する第２の絶縁膜であって、該第２の絶縁膜は第１の側部、該第１の側部の反対側の第２の側部及び端部を備え、該第１の側部が所定の距離を隔てて前記第１の絶縁膜の前記側部に対向して配置される該第２の絶縁膜と、該第２の絶縁膜上に形成された第２の電極とを有し、該第２の電極が該第１の領域と前記第３の領域とに延在して形成されている。前記第３のキャパシタは、前記第１の領域に形成された前記第１の膜厚を有する第３の絶縁膜であって、該第３の絶縁膜は第３の側部、該第３の側部の反対側の第４の側部及び端部を備え、該第３の側部が所定の距離を隔てて前記第２の絶縁膜の前記第２の側部に対向して配置される該第３の絶縁膜と、該第３の絶縁膜上に形成された第３の電極を有し、該第３の電極が該第１の領域と前記第２の領域とに延在して形成されている。前記第４のキャパシタは、前記第１の領域に形成された前記第２の膜厚を有する第４の絶縁膜であって、該第４の絶縁膜は側部及び端部を備え、該側部が所定の距離を隔てて前記第３の絶縁膜の前記第４の側部に対向して配置される該第４の絶縁膜と、該第４の絶縁膜上に形成された第４の電極を有し、該第４の電極が該第１の領域と前記第３の領域とに延在して形成されている。前記第１の配線層は、前記第２の領域上に形成されて前記第１の電極と前記第３の電極とに電気的に接続されている。更に、前記第２の配線層は、前記第３の領域上に形成されて前記第２の電極と前記第４の電極とに電気的に接続され、前記第１の配線層と電気的に接続されている。前記第１のトランジスタは、前記半導体基板に形成された前記第１の膜厚を有する第１のゲート酸化膜を備えている。更に、前記第２のトランジスタは、前記半導体基板に形成された前記第２の膜厚を有している。
第３の発明の半導体装置は、第１の厚さのゲート酸化膜を有するトランジスタと、前記第１の厚さとは異なる第２の厚さのゲート酸化膜を有するトランジスタと、キャパシタまたは可変容量ダイオードとがそれぞれ形成された半導体基板を有する半導体装置において、前記キャパシタまたは可変容量ダイオードは、前記半導体基板上に並列配置された短冊状の拡散領域を有する第１の電極における該拡散領域の間の第１の領域上に前記第１の厚さの酸化膜を介して形成された櫛形の第２の電極と、前記第１の電極における該拡散領域の間の第２の領域であって該第１の領域の隣に位置する該第２の領域上に前記第２の厚さの酸化膜を介して前記第２の電極に対して入れ子状に形成された櫛形の第３の電極とを備え、該第２の電極と該第３の電極とが電気的に接続されている。
第４の発明の半導体装置の製造方法は、第１の厚さのゲート酸化膜を有するトランジスタと、前記第１の厚さよりも薄い第２の厚さのゲート酸化膜を有するトランジスタと、並列配置された短冊状の拡散領域を有する第１の電極と該第１の電極の間の領域に対向する櫛形の第２及び第３の電極を入れ子状に配置したキャパシタまたは可変容量ダイオードとが半導体基板に形成され、且つ、前記第２の電極と前記第３の電極とが電気的に接続された半導体装置の製造方法であって、前記キャパシタまたは可変容量ダイオードは、半導体基板の表面で前記第１の電極となる並行配置された複数の短冊状領域にイオンを注入して拡散領域を形成する工程と、前記半導体基板の表面全体に第１の酸化膜を形成する工程と、前記第１の酸化膜上で前記第１の電極の間の領域であって前記第２の電極を形成する領域をレジストパターンで覆い、該レジストパターンで覆われていない領域の該第１の酸化膜を除去する工程と、前記レジストパターンを除去した後、前記半導体基板の表面全体に第２の酸化膜を形成する工程と、前記第２の酸化膜の表面に導電層を形成し、該導電層及び該第２の酸化膜を整形することで、前記第１の酸化膜と該第２の酸化膜とからなる前記第１の厚さのゲート酸化膜、該第２の酸化膜からなる前記第２の厚さのゲート酸化膜、該第１の厚さのキャパシタ絶縁膜、及び該第２の厚さのキャパシタ絶縁膜を形成し、前記第２及び第３の電極を形成する工程と、前記半導体基板に表面がほぼ平坦な層間絶縁膜を形成する工程と、前記層間絶縁膜に前記第１、第２及び第３の電極への配線を行うためのコンタクトホールを形成する工程と、前記コンタクトホールに配線用メタル材を充填すると共に前記半導体基板表面にメタル配線層を形成する工程とを、順次行うことによって形成する。
本発明の半導体装置とその製造方法によれば、酸化膜形成時のマスクパターンを変えたり、電極形成後に櫛形の歯の付け根を安全に切断することにより、キャパシタや可変容量ダイオードのパターンを変更せずに、静電容量を変更することができる。
半導体基板の表面で可変容量ダイオードの第１の電極となる並行配置された複数の短冊状領域にイオンを注入して拡散領域を形成し、その表面全体に第１の酸化膜を形成する。また、第１の電極に対向する第２、第３の電極のうち、第２の電極を形成する領域をレジストパターンで覆い、このジストパターンで覆われていない領域の第１の酸化膜を除去する。次に、レジストパターンを除去した後、半導体基板の表面全体に第２の酸化膜を形成し、この第２の酸化膜の表面に導電層を形成した後、この導電層と第２の酸化膜を整形して入れ子状に形成された櫛形の第２及び第３の電極を形成する。更に、半導体基板に表面がほぼ平坦な層間絶縁膜を形成し、この層間絶縁膜に第１、第２及び第３の電極への配線を行うためのコンタクトホールを形成する。そして、コンタクトホールを配線用メタル材で充填すると共に半導体基板表面にメタル配線層を形成し、このメタル配線層を整形して配線パターンを形成する。
この発明の前記並びにその他の目的と新規な特徴は、次の好ましい実施例の説明を添付図面と照らし合わせて読むと、より完全に明らかになるであろう。但し、図面は、もっぱら解説のためのものであって、この発明の範囲を限定するものではない。
図１（ａ），（ｂ）は、本発明の実施例を示す可変容量ダイオードの構成図であり、同図（ａ）は平面図、同図（ｂ）は同図（ａ）中のＡ−Ａ線に沿った断面を示す断面図である。なお、図１（ａ）では、層間絶縁膜１６の記載を省略している。
この可変容量ダイオードは、図２中の可変容量ダイオード４として形成されたもので、例えば、シリコン基板１０の表面（主面）に、複数の短冊を一定間隔で平行に並べたようにｎイオンが注入された拡散領域１１が設けられた第１の領域ＡＲＥＡ１を有している。シリコン基板１０の表面には、第１の領域ＡＲＥＡ１に隣接して、この第１の領域ＡＲＥＡ１を挟むように、例えば図の下側に第２の領域ＡＲＥＡ２が、上側に第３の領域ＡＲＥＡ３が設けられている。
短冊状の拡散領域１１の間の表面には、２つの櫛を向かい合わせてそれぞれの歯が交互に挟むように、所謂入れ子状に配置された２組の櫛形のゲート酸化膜１２，１３が形成されている。即ち、櫛形のゲート酸化膜１２は、櫛の歯に相当する第１、第３、…の絶縁膜を有し、これらの絶縁膜が拡散領域１１の間の表面に１つ置きに配置されている。また、櫛形のゲート酸化膜１３は、櫛の歯に相当する第２、第４、…の絶縁膜を有し、これらの絶縁膜がゲート酸化膜１２における第１、第３、…の絶縁膜の間に配置されている。
ゲート酸化膜１２の膜厚は、論理回路３中のトランジスタのゲート酸化膜と同じ２．５ｎｍの厚さに形成され、ゲート酸化膜１３の膜厚は、入力回路２と出力回路５中のトランジスタのゲート酸化膜と同じ５．０ｎｍの厚さに形成されている。
ゲート酸化膜１２の表面には、ポリシリコン等による制御電極１４が形成されている。即ち、ゲート酸化膜１２の第１、第３、…の絶縁膜上に、第１、第３、…の電極が形成され、これらの第１、第３、…の電極は、第２の領域ＡＲＥＡ２まで延在されて共通接続されている。また、ゲート酸化膜１３の表面には、ポリシリコン等による制御電極１５（第２、第４、…の電極）が形成され、これらの第２、第４、…の電極が、第３の領域ＡＲＥＡ３まで延在されて共通接続されている。
拡散領域１１と制御電極１４，１５が形成されたシリコン基板１０の表面は層間絶縁膜１６で覆われ、この層間絶縁膜１６の表面にアルミニウム等の第１メタルによる配線パターン１７，１８，１９が形成されている。配線パターン１７は、第１の領域ＡＲＥＡ１の拡散領域１１とゲート酸化膜１２，１３の櫛の歯の上部に形成され、この拡散領域１１との間が、層間絶縁膜１６を貫通して形成された複数のコンタクト１７ａを介して接続されている。
制御電極１４の櫛の歯は、層間絶縁膜１６を貫通して形成された複数のコンタクト１８ａを介して、図に示すように第２の領域ＡＲＥＡ２に設けられた配線パターン（第１の配線層）１８に接続されている。また、制御電極１５の櫛の歯は、層間絶縁膜１６を貫通して形成された複数のコンタクト１９ａを介して、第３の領域ＡＲＥＡ３に設けられた配線パターン（第２の配線層）１９に接続されている。なお、配線パターン１８，１９は、例えば図の右側で接続されている。
この可変容量ダイオードでは、第１の領域ＡＲＥＡ１に形成された膜厚２．５ｎｍのゲート酸化膜１２と制御電極１４の櫛形の歯の部分によって、シリコン基板１０との間に第１、第３、…のキャパシタが構成され、膜厚５ｎｍのゲート酸化膜１３と制御電極１５の櫛形の歯の部分によって、第２、第４、…のキャパシタが構成されている。これらの、キャパシタの制御電極１４，１５は、それぞれ第２の領域ＡＲＥＡ２と第３の領域ＡＲＥＡ３に形成された配線パターン１８，１９によって共通接続されている。また、シリコン基板１０側の複数の拡散領域１１は、複数のコンタクト１７ａを介して配線パターン１７に共通接続されている。これにより、配線パターン１７と配線パターン１８，１９の間に並列に接続された複数のキャパシタは、制御電極１４，１５（即ち、配線パターン１８，１９）に直流電圧を印加することにより、印加電圧に応じてキャパシタンスが変化する可変容量ダイオードとして動作する。
図３（ａ）〜（ｇ）は、図１の可変容量ダイオードの製造方法を示す工程図である。以下、可変容量ダイオードの製造方法を説明する。
この可変容量ダイオードは、図２の半導体集積回路の製造工程で、入力回路２、論理回路３及び出力回路５中のＭＯＳトランジスタと同時に形成される。
まず、図３（ａ）に示すように、シリコン基板１０にｎ型イオンを注入し、複数の拡散領域１１を形成する。そして、１回目の酸化膜形成処理によって、ウエハ全面に膜厚が４．５ｎｍとなるように酸化膜ＳｉＯ２を形成する。
次に、図３（ｂ）に示すように、入力回路２及び出力回路５となる領域と、膜厚５．０ｎｍのゲート酸化膜１３を形成する領域にレジストパターンＰＴＮを形成する。そして、このレジストパターンＰＴＮをマスクとして、酸化膜エッチング処理を行う。これにより、図３（ｃ）に示すように、マスクされていない箇所、即ち、論理回路３となる領域と、膜厚２．５ｎｍのゲート酸化膜１２を形成する領域の酸化膜は完全に無くなる。
この後、レジストパターンを除去し、ウエハ全面に２回目の酸化膜形成処理を施し、酸化膜の無い領域が膜厚２．５ｎｍの酸化膜ＳｉＯ２で覆われるように酸化を行う。これにより、図３（ｄ）に示すように、論理回路３となる領域と、ゲート酸化膜１２を形成する領域には厚さ２．５ｎｍの酸化膜が形成される。一方、酸化膜エッチングの際に酸化膜がそのまま残された入力回路２及び出力回路５となる領域と、ゲート酸化膜１３を形成する領域では、２回目の酸化膜形成処理の開始時に膜厚が４．５ｎｍあったため、酸化膜成長率が小さくなり、新たな酸化膜は０．５ｎｍ程度しか堆積されない。これにより、入力回路２及び出力回路５の酸化膜とゲート酸化膜１３の厚さは、５ｎｍとなる。
その後、図３（ｅ）に示すように、ポリシリコン膜の生成とこのポリシリコン膜の整形加工によって制御電極１４，１５を形成する。更に、図３（ｆ）に示すように、ウエハ全面に層間絶縁膜１６を形成し、この層間絶縁膜１６にコンタクト１７ａ〜１９ａを形成するためのコンタクトホールＨＯＬを空ける。そして、コンタクトホールＨＯＬ中にアルミニウム等の導電材を充填してコンタクト１７ａ〜１９ａを形成すると共に、層間絶縁膜１６の表面に第１メタル層を形成する。そして、図３（ｇ）に示すように、この第１メタル層をパターニングすることによって、配線パターン１７〜１９を形成する。
これにより、図１の可変容量ダイオードが完成する。なお、図示していないが、この可変容量ダイオードと同時に、入力回路２、論理回路３及び出力回路５内のトランジスタも完成する。
このように、本実施例の可変容量ダイオードは、そのゲート酸化膜の膜厚が一部の領域で５ｎｍ、残りの領域が２．５ｎｍとなっている。そして、この２つの領域の割合は、酸化膜エッチング処理で使用するレジストマスクの形状で任意に変えることができる。即ち、ゲート酸化膜の平均膜厚は、レジストマスクの形状を変えることによって、２．５ｎｍから５．０ｎｍまでの間で任意に設定することができる。静電容量は、対向する電極の寸法形状と電極間の絶縁膜の誘電率が同一であれば、膜厚に反比例するので、本実施例の可変容量ダイオードは、電極の形状を変更せずに、静電容量の可変範囲を変更することができる。
更に、ゲート酸化膜１２，１３の櫛の歯は１本置きに交互に配置され、それぞれ反対側で共通接続されているので、レーザービーム等で櫛の歯の根元を切断してゲート容量を調整する場合に、隣接するゲート酸化膜に対して損傷を与えるおそれを低減することができる。
従って、この可変容量ダイオードを備えることにより、回路パターンを変更せずに、例えば内蔵するＶＣＯの発振周波数を製造工程で任意に変えることができる半導体装置が得られるという利点がある。
なお、本発明は、上記実施例１に限定されず、種々の変形が可能である。この変形例としては、例えば、次のようなものがある。
（１） 拡散領域１１は、ｎ型イオンではなくｐ型イオンを注入して形成するようにしても良い。この場合、制御電極に印加する電圧の変化方向と容量変化の方向は逆になる。
（２） シリコン基板１０に代えて、ＳＯＩ（シリコン・オン・インシュレータ）基板や、ＳＯＳ（シリコン・オン・サファイア）基板を用いることができる。
（３） ゲート酸化膜１２，１３の厚さは、例示したものに限定されない。
（４） 酸化膜の厚さが異なる櫛形の制御電極を入れ子状に配置する構造は、可変容量ダイオードに限らず、一般的なキャパシタの構造としても適用することができる。
（１） 拡散領域１１は、ｎ型イオンではなくｐ型イオンを注入して形成するようにしても良い。この場合、制御電極に印加する電圧の変化方向と容量変化の方向は逆になる。
（２） シリコン基板１０に代えて、ＳＯＩ（シリコン・オン・インシュレータ）基板や、ＳＯＳ（シリコン・オン・サファイア）基板を用いることができる。
（３） ゲート酸化膜１２，１３の厚さは、例示したものに限定されない。
（４） 酸化膜の厚さが異なる櫛形の制御電極を入れ子状に配置する構造は、可変容量ダイオードに限らず、一般的なキャパシタの構造としても適用することができる。
２ 入力回路
３ 論理回路
４ 可変容量ダイオード
５ 出力回路
１０ シリコン基板
１１ 拡散領域
１２，１３ ゲート酸化膜
１４，１５ 制御電極
１６ 層間絶縁膜
１７〜１９ 配線パターン
１７ａ〜１９ａ コンタクト
ＡＲＥＡ１〜ＡＲＥＡ３ 第１〜第３の領域
３ 論理回路
４ 可変容量ダイオード
５ 出力回路
１０ シリコン基板
１１ 拡散領域
１２，１３ ゲート酸化膜
１４，１５ 制御電極
１６ 層間絶縁膜
１７〜１９ 配線パターン
１７ａ〜１９ａ コンタクト
ＡＲＥＡ１〜ＡＲＥＡ３ 第１〜第３の領域
Claims (7)
- 主面に第１の領域と該第１の領域に隣接する第２の領域と該第２の領域の反対側で該第１の領域に隣接する第３の領域とが設けられた半導体基板と、
前記第１の領域に形成された第１の膜厚を有する第１の絶縁膜であって、該第１の絶縁膜は側部及び端部を備え、該端部が前記第２の領域から前記第３の領域に向かって配置される該第１の絶縁膜と、該第１の絶縁膜上に形成された第１の電極とを有し、該第１の電極が該第１の領域と前記第２の領域とに延在して形成された第１のキャパシタと、
前記第１の領域に形成された前記第１の膜厚と異なる第２の膜厚を有する第２の絶縁膜であって、該第２の絶縁膜は第１の側部、該第１の側部の反対側の第２の側部及び端部を備え、該第１の側部が所定の距離を隔てて前記第１の絶縁膜の前記側部に対向して配置される該第２の絶縁膜と、該第２の絶縁膜上に形成された第２の電極とを有し、該第２の電極が該第１の領域と前記第３の領域とに延在して形成された第２のキャパシタと、
前記第１の領域に形成された前記第１の膜厚を有する第３の絶縁膜であって、該第３の絶縁膜は側部及び端部を備え、該側部が所定の距離を隔てて前記第２の絶縁膜の前記第２の側部に対向して配置される該第３の絶縁膜と、該第３の絶縁膜上に形成された第３の電極とを有し、該第３の電極が該第１の領域と前記第２の領域とに延在して形成された第３のキャパシタと、
前記第２の領域上に形成されて前記第１の電極と前記第３の電極とに電気的に接続された第１の配線層と、
前記第３の領域上に形成されて前記第２の電極と電気的に接続された第２の配線層であって、前記第１の配線層と電気的に接続される該第２の配線層と、
前記半導体基板に形成された前記第１の膜厚を有する第１のゲート酸化膜を備えた第１のトランジスタと、
前記半導体基板に形成された前記第２の膜厚を有する第２のゲート酸化膜を備えた第２のトランジスタと、
を備えたことを特徴とする半導体装置。 - 主面に第１の領域と該第１の領域に隣接する第２の領域と該第２の領域の反対側で該第１の領域に隣接する第３の領域とが設けられた半導体基板と、
前記第１の領域に形成された第１の膜厚を有する第１の絶縁膜であって、該第１の絶縁膜は側部及び端部を備え、該端部が前記第２の領域から前記第３の領域に向かって配置される該第１の絶縁膜と、該第１の絶縁膜上に形成された第１の電極とを有し、該第１の電極が該第１の領域と前記第２の領域とに延在して形成された第１のキャパシタと、
前記第１の領域に形成された前記第１の膜厚と異なる第２の膜厚を有する第２の絶縁膜であって、該第２の絶縁膜は第１の側部、該第１の側部の反対側の第２の側部及び端部を備え、該第１の側部が所定の距離を隔てて前記第１の絶縁膜の前記側部に対向して配置される該第２の絶縁膜と、該第２の絶縁膜上に形成された第２の電極とを有し、該第２の電極が該第１の領域と前記第３の領域とに延在して形成された第２のキャパシタと、
前記第１の領域に形成された前記第１の膜厚を有する第３の絶縁膜であって、該第３の絶縁膜は第３の側部、該第３の側部の反対側の第４の側部及び端部を備え、該第３の側部が所定の距離を隔てて前記第２の絶縁膜の前記第２の側部に対向して配置される該第３の絶縁膜と、該第３の絶縁膜上に形成された第３の電極を有し、該第３の電極が該第１の領域と前記第２の領域とに延在して形成された第３のキャパシタと、
前記第１の領域に形成された前記第２の膜厚を有する第４の絶縁膜であって、該第４の絶縁膜は側部及び端部を備え、該側部が所定の距離を隔てて前記第３の絶縁膜の前記第４の側部に対向して配置される該第４の絶縁膜と、該第４の絶縁膜上に形成された第４の電極を有し、該第４の電極が該第１の領域と前記第３の領域とに延在して形成された第４のキャパシタと、
前記第２の領域上に形成されて前記第１の電極と前記第３の電極とに電気的に接続された第１の配線層と、
前記第３の領域上に形成されて前記第２の電極と前記第４の電極とに電気的に接続された第２の配線層であって、前記第１の配線層と電気的に接続される該第２の配線層と、
前記半導体基板に形成された前記第１の膜厚を有する第１のゲート酸化膜を備えた第１のトランジスタと、
前記半導体基板に形成された前記第２の膜厚を有する第２のゲート酸化膜を備えた第２のトランジスタと、
を備えたことを特徴とする半導体装置。 - 前記第１、第２及び第３のキャパシタは、可変容量ダイオードであることを特徴とする請求項１記載の半導体装置。
- 前記第１、第２、第３及び第４のキャパシタは、可変容量ダイオードであることを特徴とする請求項２記載の半導体装置。
- 前記半導体基板は、シリコン基板またはＳＯＩ基板またはＳＯＳ基板のいずれかからなることを特徴とする請求項１または２記載の半導体装置。
- 第１の厚さのゲート酸化膜を有するトランジスタと、前記第１の厚さとは異なる第２の厚さのゲート酸化膜を有するトランジスタと、キャパシタまたは可変容量ダイオードとがそれぞれ形成された半導体基板を有する半導体装置において、
前記キャパシタまたは可変容量ダイオードは、前記半導体基板上に並列配置された短冊状の拡散領域を有する第１の電極における該拡散領域の間の第１の領域上に前記第１の厚さの酸化膜を介して形成された櫛形の第２の電極と、前記第１の電極における該拡散領域の間の第２の領域であって該第１の領域の隣に位置する該第２の領域上に前記第２の厚さの酸化膜を介して前記第２の電極に対して入れ子状に形成された櫛形の第３の電極とを備え、該第２の電極と該第３の電極とが電気的に接続されたことを特徴とする半導体装置。 - 第１の厚さのゲート酸化膜を有するトランジスタと、前記第１の厚さよりも薄い第２の厚さのゲート酸化膜を有するトランジスタと、並列配置された短冊状の拡散領域を有する第１の電極と該第１の電極の間の領域に対向する櫛形の第２及び第３の電極を入れ子状に配置したキャパシタまたは可変容量ダイオードとが半導体基板に形成され、且つ、前記第２の電極と前記第３の電極とが電気的に接続された半導体装置の製造方法であって、
前記キャパシタまたは可変容量ダイオードは、
半導体基板の表面で前記第１の電極となる並行配置された複数の短冊状領域にイオンを注入して拡散領域を形成する工程と、
前記半導体基板の表面全体に第１の酸化膜を形成する工程と、
前記第１の酸化膜上で前記第１の電極の間の領域であって前記第２の電極を形成する領域をレジストパターンで覆い、該レジストパターンで覆われていない領域の該第１の酸化膜を除去する工程と、
前記レジストパターンを除去した後、前記半導体基板の表面全体に第２の酸化膜を形成
する工程と、
前記第２の酸化膜の表面に導電層を形成し、該導電層及び該第２の酸化膜を整形することで、前記第１の酸化膜と該第２の酸化膜とからなる前記第１の厚さのゲート酸化膜、該第２の酸化膜からなる前記第２の厚さのゲート酸化膜、該第１の厚さのキャパシタ絶縁膜、及び該第２の厚さのキャパシタ絶縁膜を形成し、前記第２及び第３の電極を形成する工程と、
前記半導体基板に表面がほぼ平坦な層間絶縁膜を形成する工程と、
前記層間絶縁膜に前記第１、第２及び第３の電極への配線を行うためのコンタクトホールを形成する工程と、
前記コンタクトホールに配線用メタル材を充填すると共に前記半導体基板表面にメタル配線層を形成する工程とを、
順次行うことによって形成することを特徴とする半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004195484A JP4427399B2 (ja) | 2004-07-01 | 2004-07-01 | 半導体装置とその製造方法 |
| US11/075,688 US7211876B2 (en) | 2004-07-01 | 2005-03-10 | Semiconductor device utilizing multiple capacitors each having an insulating layer having a different thickness |
| US11/730,178 US20070170467A1 (en) | 2004-07-01 | 2007-03-29 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004195484A JP4427399B2 (ja) | 2004-07-01 | 2004-07-01 | 半導体装置とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006019485A JP2006019485A (ja) | 2006-01-19 |
| JP4427399B2 true JP4427399B2 (ja) | 2010-03-03 |
Family
ID=35513020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004195484A Expired - Fee Related JP4427399B2 (ja) | 2004-07-01 | 2004-07-01 | 半導体装置とその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7211876B2 (ja) |
| JP (1) | JP4427399B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102007041207B4 (de) * | 2007-08-31 | 2015-05-21 | Globalfoundries Dresden Module One Limited Liability Company & Co. Kg | CMOS-Bauelement mit Gateisolationsschichten mit unterschiedlicher Art und Dicke und Verfahren zur Herstellung |
| KR100955839B1 (ko) | 2007-12-28 | 2010-05-06 | 주식회사 동부하이텍 | 멀티 커패시터 제조 방법 |
| US20100065943A1 (en) * | 2008-09-17 | 2010-03-18 | Tien-Chang Chang | Method for including decoupling capacitors into semiconductor circuit having logic circuit therein and semiconductor circuit thereof |
| JP6718452B2 (ja) * | 2015-07-31 | 2020-07-08 | 日本ピストンリング株式会社 | ピストンリング及びその製造方法 |
| CN112928170B (zh) * | 2019-12-06 | 2023-12-15 | 联华电子股份有限公司 | 压变电容器结构及其制造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56120166A (en) * | 1980-02-27 | 1981-09-21 | Hitachi Ltd | Semiconductor ic device and manufacture thereof |
| US5691223A (en) * | 1996-12-20 | 1997-11-25 | Mosel Vitelic Inc. | Method of fabricating a capacitor over a bit line DRAM process |
| US6146939A (en) * | 1998-09-18 | 2000-11-14 | Tritech Microelectronics, Ltd. | Metal-polycrystalline silicon-N-well multiple layered capacitor |
| US6677637B2 (en) * | 1999-06-11 | 2004-01-13 | International Business Machines Corporation | Intralevel decoupling capacitor, method of manufacture and testing circuit of the same |
| JP2002261298A (ja) | 2001-03-02 | 2002-09-13 | Toko Inc | 可変容量ダイオード装置 |
| US6410955B1 (en) * | 2001-04-19 | 2002-06-25 | Micron Technology, Inc. | Comb-shaped capacitor for use in integrated circuits |
| JP2002353469A (ja) | 2001-05-29 | 2002-12-06 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| US7079829B2 (en) * | 2002-11-15 | 2006-07-18 | Matsushita Electric Industrial Co, Ltd. | Semiconductor differential circuit, oscillation apparatus, switching apparatus, amplifying apparatus, mixer apparatus and circuit apparatus using same, and semiconductor differential circuit placement method |
-
2004
- 2004-07-01 JP JP2004195484A patent/JP4427399B2/ja not_active Expired - Fee Related
-
2005
- 2005-03-10 US US11/075,688 patent/US7211876B2/en not_active Expired - Fee Related
-
2007
- 2007-03-29 US US11/730,178 patent/US20070170467A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20060001125A1 (en) | 2006-01-05 |
| JP2006019485A (ja) | 2006-01-19 |
| US20070170467A1 (en) | 2007-07-26 |
| US7211876B2 (en) | 2007-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5629795B2 (ja) | Ｍｉｍキャパシタを含む半導体集積回路素子およびその製造方法 | |
| KR100275096B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US6340832B2 (en) | MIM capacitor having reduced capacitance error and phase rotation | |
| US7211876B2 (en) | Semiconductor device utilizing multiple capacitors each having an insulating layer having a different thickness | |
| JPH06326273A (ja) | 半導体記憶装置 | |
| JP4153233B2 (ja) | ｐｎバラクタ | |
| JP4323392B2 (ja) | 半導体集積回路 | |
| KR100544631B1 (ko) | 반도체장치 및 그 제조방법 | |
| KR100712491B1 (ko) | 다저항소자와 고정전용량의 커패시터를 구비하는 반도체소자의 제조방법 | |
| KR101159112B1 (ko) | 가변 용량 캐패시터 및 그 제조방법 | |
| KR20060077654A (ko) | 엠보싱형 커패시터의 제조 방법 | |
| KR100517152B1 (ko) | Ｐｉｐ 커패시터 및 로직 트랜지스터를 갖는 엠베디드 반도체 소자의 제조 방법 | |
| KR100611005B1 (ko) | 반도체 소자의 캐패시터 및 그 제조방법 | |
| JP2003179146A (ja) | 半導体装置及びその製造方法 | |
| JP2007311785A (ja) | Ｍｉｍキャパシタを含む半導体集積回路素子およびその製造方法 | |
| JPH06291276A (ja) | 半導体メモリ及びその製造方法 | |
| KR100591171B1 (ko) | 금속 절연체 금속 캐패시터 및 그 제조 방법 | |
| KR100225848B1 (ko) | 커패시터 및 커패시터의 제조 방법 | |
| JPH0812929B2 (ja) | マイクロ波集積回路の製造方法 | |
| JP4777618B2 (ja) | 半導体装置の製造方法 | |
| KR100281107B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| KR100940112B1 (ko) | 반도체소자의 아날로그 커패시터 제조방법 | |
| KR20030011706A (ko) | 고주파 반도체 소자 및 그 제조 방법 | |
| KR20040096267A (ko) | 캐패시터 형성 방법 | |
| JP2001094049A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061027 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080508 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081028 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090105 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20090114 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090428 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090507 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090629 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091117 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091214 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131218 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |