JP4323392B2 - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP4323392B2 JP4323392B2 JP2004207138A JP2004207138A JP4323392B2 JP 4323392 B2 JP4323392 B2 JP 4323392B2 JP 2004207138 A JP2004207138 A JP 2004207138A JP 2004207138 A JP2004207138 A JP 2004207138A JP 4323392 B2 JP4323392 B2 JP 4323392B2
- Authority
- JP
- Japan
- Prior art keywords
- gate oxide
- oxide film
- region
- film
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 238000009792 diffusion process Methods 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 11
- 230000008569 process Effects 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 239000010408 film Substances 0.000 description 82
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 230000010355 oscillation Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- E—FIXED CONSTRUCTIONS
- E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
- E02D—FOUNDATIONS; EXCAVATIONS; EMBANKMENTS; UNDERGROUND OR UNDERWATER STRUCTURES
- E02D29/00—Independent underground or underwater structures; Retaining walls
- E02D29/12—Manhole shafts; Other inspection or access chambers; Accessories therefor
- E02D29/14—Covers for manholes or the like; Frames for covers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/93—Variable capacitance diodes, e.g. varactors
-
- E—FIXED CONSTRUCTIONS
- E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
- E02D—FOUNDATIONS; EXCAVATIONS; EMBANKMENTS; UNDERGROUND OR UNDERWATER STRUCTURES
- E02D2300/00—Materials
- E02D2300/0004—Synthetics
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Environmental & Geological Engineering (AREA)
- Life Sciences & Earth Sciences (AREA)
- General Life Sciences & Earth Sciences (AREA)
- Mining & Mineral Resources (AREA)
- Paleontology (AREA)
- Civil Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Structural Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
本発明は、回路素子としてＭＯＳ型の可変容量ダイオードを備えた半導体集積回路に関するものである。
可変容量ダイオードは、バラクタとも呼ばれ、電極間に印加される直流電圧の値によって静電容量が変化するダイオードで、例えばＰＬＬ（位相同期回路）におけるＶＣＯ（電圧制御発振器）の周波数制御用の回路素子として使用される。
半導体集積回路中に設けられる可変容量ダイオードは、一般的にＭＯＳトランジスタと同様の構成で形成され、ソース電極とドレイン電極を接続し、ゲート電極との間に形成されたゲート酸化膜による静電容量をコンデンサとして用いるようになっている。
図２は、可変容量ダイオードを備えた半導体集積回路の一般的な構成図である。
この半導体集積回路は、クロック信号ＣＬＫ等を含む外部信号が与えられる複数の入力端子１を有し、この入力端子１が入力回路２を介して内部回路３に接続されている。内部回路３は、入力端子１に与えられる外部信号に従って所定の論理演算処理を行うもので、複数のＭＯＳトランジスタによる論理ゲート等を組み合わせて構成されている。
この半導体集積回路は、クロック信号ＣＬＫ等を含む外部信号が与えられる複数の入力端子１を有し、この入力端子１が入力回路２を介して内部回路３に接続されている。内部回路３は、入力端子１に与えられる外部信号に従って所定の論理演算処理を行うもので、複数のＭＯＳトランジスタによる論理ゲート等を組み合わせて構成されている。
内部回路３は、図示していないが、外部から与えられるクロック信号ＣＬＫに同期してその周波数とは異なる周波数の内部クロック信号を生成するために、ＶＣＯとＰＬＬを有している。ＶＣＯは、例えばコイルとコンデンサによるＬＣ共振回路のコンデンサとして可変容量ダイオード４を使用し、この可変容量ダイオード４の制御電極に印加する直流電圧を変化させることによって発振周波数を制御するものである。内部回路３の処理結果の信号は、出力回路５を介して出力端子６に出力されるようになっている。
ここで、入力回路２は、入力端子１を通して侵入する静電サージ電圧から内部回路３を保護するもので、この入力端子１と図示しない電源端子及び接地端子との間に接続された保護用のダイオードを備えると共に、入力信号を内部回路３へ与えるためのバッファアンプを備えている。出力回路５も同様に、出力端子６を通して侵入する静電サージ電圧から内部回路３を保護するためのバッファアンプを備えている。
これらの入力回路２と出力回路５に設けられたバッファアンプは、静電サージ電圧によって破壊されないように、内部回路３に比べて厚いゲート酸化膜を有するトランジスタで構成されている。例えば、内部回路３中のトランジスタのゲート酸化膜の厚さは２．５ｎｍであり、入力回路２と出力回路５中のトランジスタのゲート酸化膜の厚さは５．０ｎｍである。
従って、可変容量ダイオード４は、内部回路３中のトランジスタと同様に、ゲート酸化膜が２．５ｎｍの厚さで形成され、そのパターンは、ＶＣＯの発振周波数の可変範囲に応じて必要となるキャパシタンスが得られるような面積に設計されている。
前記半導体集積回路では、内蔵するＶＣＯの発振周波数を変更する場合には、可変容量ダイオード４の面積を変えなければならない。このため、回路構成が全く同じであっても、発振周波数に応じて回路パターンを変更しなければならないという課題があった。
本発明は、回路パターンを変更せずに静電容量の可変範囲を製造工程で任意に変えることができる可変容量ダイオードを備えた半導体集積回路を提供することを目的としている。
本発明の半導体集積回路は、半導体基板の回路形成面に形成された複数の拡散領域と、前記回路形成面上で前記拡散領域によって挟まれるゲート領域に形成されたゲート酸化膜と、前記ゲート酸化膜上に形成された制御電極と、前記拡散領域及び前記制御電極の上に形成された絶縁膜と、前記絶縁膜上に形成され該絶縁膜を貫通して設けられたコンタクトによって前記複数の拡散領域を電気的に接続する第１の配線パターンと、前記絶縁膜上に形成され該絶縁膜を貫通して設けられたコンタクトによって複数の前記制御電極と電気的に接続される第２の配線パターンとを有する可変容量ダイオードを備え、前記ゲート酸化膜は、第１の膜厚で形成された第１領域と、該第１の膜厚とは異なる第２の膜厚で形成された第２領域とを有している。
更に、本発明の半導体集積回路は、前記半導体基板上に形成され、前記第１の膜厚の前記ゲート酸化膜を有する第１のＭＯＳトランジスタと、前記半導体基板上に形成され、前記第２の膜厚の前記ゲート酸化膜を有する第２のＭＯＳトランジスタとを備え、前記第１領域の前記ゲート酸化膜は前記第１のＭＯＳトランジスタの前記ゲート酸化膜と同一の工程で形成され、前記第２領域の前記ゲート酸化膜は前記第２のＭＯＳトランジスタの前記ゲート酸化膜と同一の工程で形成されている。
更に、本発明の半導体集積回路は、前記半導体基板上に形成され、前記第１の膜厚の前記ゲート酸化膜を有する第１のＭＯＳトランジスタと、前記半導体基板上に形成され、前記第２の膜厚の前記ゲート酸化膜を有する第２のＭＯＳトランジスタとを備え、前記第１領域の前記ゲート酸化膜は前記第１のＭＯＳトランジスタの前記ゲート酸化膜と同一の工程で形成され、前記第２領域の前記ゲート酸化膜は前記第２のＭＯＳトランジスタの前記ゲート酸化膜と同一の工程で形成されている。
本発明では、ＭＯＳ型の可変容量ダイオードのゲート酸化膜を、第１の膜厚で形成された第１領域と、第２の膜厚で形成された第２領域に分けている。これにより、第１領域と第２領域の面積の割合を変更することにより、可変容量ダイオードのパターンを変更せずに、静電容量の可変範囲を変更することができるという効果がある。
可変容量ダイオードのゲート酸化膜の一部の領域（第１領域）を、例えば、入出力回路のトランジスタのゲート酸化膜と同一工程で形成し、５ｎｍの膜厚とする。また、可変容量ダイオードのゲート酸化膜の残りの領域（第２領域）を、内部回路のトランジスタのゲート酸化膜と同一工程で形成し、２．５ｎｍの膜厚とする。このとき、所望する可変容量ダイオードのキャパシタンスに応じて、ゲート酸化膜の第１領域と第２領域の面積の割合を変える。
この発明の前記並びにその他の目的と新規な特徴は、次の好ましい実施例の説明を添付図面と照らし合わせて読むと、より完全に明らかになるであろう。但し、図面は、もっぱら解説のためのものであって、この発明の範囲を限定するものではない。
図１（ａ），（ｂ）は、本発明の実施例を示す可変容量ダイオードの構成図であり、同図（ａ）は平面図、同図（ｂ）は同図（ａ）の断面Ａ−Ａを示す断面図である。
この可変容量ダイオードは、図２中の可変容量ダイオード４として形成されたＭＯＳ型のもので、ｐ型のシリコン基板１０にｎ型ウエル１１が形成され、このｎ型ウエル１１の表面には平行線状にｎ＋イオンが注入された拡散領域１２が設けられている。線状の拡散領域１２の間の表面には、平行線状に複数本のゲート酸化膜１３が形成されている。このゲート酸化膜１３のうち、何本かのゲート酸化膜１３ａ〜１３ｃは、入力回路２と出力回路５中のトランジスタのゲート酸化膜と同じ５．０ｎｍの厚さに形成され、残りのゲート酸化膜１３ｄ〜１３ｆは、内部回路３中のトランジスタのゲート酸化膜と同じ２．５ｎｍの厚さに形成されている。
ゲート酸化膜１３ａ〜１３ｃ，１３ｄ〜１３ｆの表面には、ポリシリコン等による制御電極１４が形成されている。拡散領域１２と制御電極１４が形成されたシリコン基板１０の表面は層間絶縁膜１５で覆われ、この層間絶縁膜１５の表面に第１メタル１６ａ，１６ｂによる配線パターンが形成されている。第１メタル１６ａと拡散領域１２との間は、複数のコンタクト１７ａで接続され、第１メタル１６ｂと制御電極１４との間は、複数のコンタクト１７ｂで接続されている。
以下、この可変容量ダイオードの製造方法を説明する。
この可変容量ダイオードは、図２の半導体集積回路の製造工程で、入力回路２、内部回路３及び出力回路５中のＭＯＳトランジスタと同時に形成される。
この可変容量ダイオードは、図２の半導体集積回路の製造工程で、入力回路２、内部回路３及び出力回路５中のＭＯＳトランジスタと同時に形成される。
まず、ｐ型のシリコン基板１０に、可変容量ダイオードを形成する領域にｎ型ウエル１１を形成した後、素子分離を行う。この後、閾値電圧調整のためにチャネルにｎ型イオンを注入し、拡散領域１２を形成する。そして、１回目の酸化膜形成処理によって、ウエハ全面に膜厚が４．５ｎｍとなるように酸化膜を形成する。
次に、入力回路２及び出力回路５となる領域と、膜厚５．０ｎｍのゲート酸化膜１３ａ〜１３ｃを形成する領域ＡＲＥＡにレジストを形成する。そして、このレジストをマスクとして、酸化膜エッチング処理を行う。これにより、マスクされていない箇所、即ち、内部回路３となる領域と、膜厚２．５ｎｍのゲート酸化膜１３ｄ〜１３ｆを形成する領域の酸化膜は完全に無くなる。
この後、レジストを除去し、ウエハ全面に２回目の酸化膜形成処理を施し、酸化膜の無い領域が膜厚２．５ｎｍの酸化膜で覆われるように酸化を行う。これにより、内部回路３となる領域と、ゲート酸化膜１３ｄ〜１３ｆを形成する領域には厚さ２．５ｎｍの酸化膜が形成される。一方、酸化膜エッチングの際に酸化膜がそのまま残された入力回路２及び出力回路５となる領域と、ゲート酸化膜１３ａ〜１３ｃを形成する領域ＡＲＥＡでは、２回目の酸化膜形成処理の開始時に膜厚が４．５ｎｍあったため、酸化膜成長率が小さくなり、新たな酸化膜は０．５ｎｍ程度しか堆積されない。これにより、入力回路２及び出力回路５の酸化膜とゲート酸化膜１３ａ〜１３ｃの厚さは、５ｎｍとなる。
その後、ポリシリコン膜の生成とこのポリシリコン膜の整形加工によって制御電極１４を形成し、更に、ウエハ全面に層間絶縁膜１５を形成し、この層間絶縁膜１５にコンタクトホールを形成する。そして、コンタクトホール中にアルミニウム等のコンタクト１７ａ，１７ｂの材料を充填すると共に、層間絶縁膜１５の表面に第１メタル１６ａ，１６ｂによる配線パターンを形成する。
これにより、図１の可変容量ダイオードが完成する。なお、図示していないが、この可変容量ダイオードと同時に、入力回路２、内部回路３及び出力回路５内のトランジスタも完成する。
このように、本実施例の可変容量ダイオードは、そのゲート酸化膜の膜厚が一部の領域で５ｎｍ、残りの領域が２．５ｎｍとなっている。そして、この２つの領域の割合は、酸化膜エッチング処理で使用するレジストマスクの形状で任意に変えることができる。即ち、ゲート酸化膜の平均膜厚は、レジストマスクの形状を変えることによって、２．５ｎｍから５．０ｎｍまでの間で任意に設定することができる。
静電容量は、対向する電極の寸法形状と電極間の絶縁膜の誘電率が同一であれば、膜厚に反比例するので、本実施例の可変容量ダイオードは、電極の形状を変更せずに、静電容量の可変範囲を変更することができる。従って、この可変容量ダイオードをＶＣＯに適用した場合、回路パターンを変更せずに内蔵するＶＣＯの発振周波数を製造工程で任意に変えることができる半導体集積回路が得られるという利点がある。
なお、本発明は、上記実施例１に限定されず、種々の変形が可能である。この変形例としては、例えば、次のようなものがある。
（１） 拡散領域１２は、ｎ型イオンではなくｐ型イオンを注入して形成するようにしても良い。この場合、制御電極に印加する電圧の変化方向と容量変化の方向は逆になる。
（２） シリコン基板１０に代えて、ＳＯＩ（シリコン・オン・インシュレータ）基板や、ＳＯＳ（シリコン・オン・サファイア）基板を用いることができる。
（３） ゲート酸化膜１３ａ〜１３ｆの厚さは、例示したものに限定されない。また、２種類の膜厚の区分は、平行するゲート酸化膜毎に変えるのではなく、１本のゲート酸化膜毎に厚い部分と薄い部分を設けるようにしても良い。
（４） ゲート酸化膜１３及び制御電極１４の形状は、短冊型を並行に配置したものである必要はなく、例えば、１つの正方形のものでも良い。
（５） ゲート酸化膜１３ａ〜１３ｆの内で、厚い膜厚を入出力回路のトランジスタの膜厚に合わせ、薄い膜厚を内部回路のトランジスタの膜厚に合わせているが、これに限定されない。例えば、内部回路が膜厚の異なる複数のトランジスタで構成されている場合、その内部回路のトランジスタの２種類の膜厚に合わせることができる。
（１） 拡散領域１２は、ｎ型イオンではなくｐ型イオンを注入して形成するようにしても良い。この場合、制御電極に印加する電圧の変化方向と容量変化の方向は逆になる。
（２） シリコン基板１０に代えて、ＳＯＩ（シリコン・オン・インシュレータ）基板や、ＳＯＳ（シリコン・オン・サファイア）基板を用いることができる。
（３） ゲート酸化膜１３ａ〜１３ｆの厚さは、例示したものに限定されない。また、２種類の膜厚の区分は、平行するゲート酸化膜毎に変えるのではなく、１本のゲート酸化膜毎に厚い部分と薄い部分を設けるようにしても良い。
（４） ゲート酸化膜１３及び制御電極１４の形状は、短冊型を並行に配置したものである必要はなく、例えば、１つの正方形のものでも良い。
（５） ゲート酸化膜１３ａ〜１３ｆの内で、厚い膜厚を入出力回路のトランジスタの膜厚に合わせ、薄い膜厚を内部回路のトランジスタの膜厚に合わせているが、これに限定されない。例えば、内部回路が膜厚の異なる複数のトランジスタで構成されている場合、その内部回路のトランジスタの２種類の膜厚に合わせることができる。
２ 入力回路
３ 内部回路
４ 可変容量ダイオード
５ 出力回路
１０ シリコン基板
１１ ｎ型ウエル
１２ 拡散領域
１３ａ〜１３ｆ ゲート酸化膜
１４ 制御電極
１５ 層間絶縁膜
１６ａ，１６ｂ 第１メタル
１７ａ，１７ｂ コンタクト
３ 内部回路
４ 可変容量ダイオード
５ 出力回路
１０ シリコン基板
１１ ｎ型ウエル
１２ 拡散領域
１３ａ〜１３ｆ ゲート酸化膜
１４ 制御電極
１５ 層間絶縁膜
１６ａ，１６ｂ 第１メタル
１７ａ，１７ｂ コンタクト
Claims (1)
- 半導体基板の回路形成面に形成された複数の拡散領域と、前記回路形成面上で前記拡散領域によって挟まれるゲート領域に形成されたゲート酸化膜と、前記ゲート酸化膜上に形成された制御電極と、前記拡散領域及び前記制御電極の上に形成された絶縁膜と、前記絶縁膜上に形成され該絶縁膜を貫通して設けられたコンタクトによって前記複数の拡散領域を電気的に接続する第１の配線パターンと、前記絶縁膜上に形成され該絶縁膜を貫通して設けられたコンタクトによって複数の前記制御電極と電気的に接続される第２の配線パターンとを有する可変容量ダイオードを備え、
前記ゲート酸化膜は、第１の膜厚で形成された第１領域と、該第１の膜厚とは異なる第２の膜厚で形成された第２領域とを有する半導体集積回路であって、
前記半導体基板上に形成され、前記第１の膜厚の前記ゲート酸化膜を有する第１のＭＯＳトランジスタと、前記半導体基板上に形成され、前記第２の膜厚の前記ゲート酸化膜を有する第２のＭＯＳトランジスタとを備え、
前記第１領域の前記ゲート酸化膜は前記第１のＭＯＳトランジスタの前記ゲート酸化膜と同一の工程で形成され、前記第２領域の前記ゲート酸化膜は前記第２のＭＯＳトランジスタの前記ゲート酸化膜と同一の工程で形成されたことを特徴とする半導体集積回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004207138A JP4323392B2 (ja) | 2004-07-14 | 2004-07-14 | 半導体集積回路 |
| US11/070,248 US20060012009A1 (en) | 2004-07-14 | 2005-03-03 | Semiconductor device |
| KR1020050024005A KR20060044617A (ko) | 2004-07-14 | 2005-03-23 | 반도체 집적회로 |
| CNB2005100637468A CN100481519C (zh) | 2004-07-14 | 2005-03-24 | 半导体集成电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004207138A JP4323392B2 (ja) | 2004-07-14 | 2004-07-14 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006032533A JP2006032533A (ja) | 2006-02-02 |
| JP4323392B2 true JP4323392B2 (ja) | 2009-09-02 |
Family
ID=35598588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004207138A Expired - Fee Related JP4323392B2 (ja) | 2004-07-14 | 2004-07-14 | 半導体集積回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20060012009A1 (ja) |
| JP (1) | JP4323392B2 (ja) |
| KR (1) | KR20060044617A (ja) |
| CN (1) | CN100481519C (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4993941B2 (ja) * | 2006-04-27 | 2012-08-08 | パナソニック株式会社 | 半導体集積回路及びこれを備えたシステムｌｓｉ |
| US20110098694A1 (en) * | 2009-10-28 | 2011-04-28 | Ethicon Endo-Surgery, Inc. | Methods and instruments for treating cardiac tissue through a natural orifice |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6239662B1 (en) * | 1998-02-25 | 2001-05-29 | Citizen Watch Co., Ltd. | Mis variable capacitor and temperature-compensated oscillator using the same |
| US6320474B1 (en) * | 1998-12-28 | 2001-11-20 | Interchip Corporation | MOS-type capacitor and integrated circuit VCO using same |
| DE10116557A1 (de) * | 2001-04-03 | 2002-10-17 | Infineon Technologies Ag | Integrierte, abstimmbare Kapazität |
| US6608747B1 (en) * | 2002-09-26 | 2003-08-19 | Oki Electric Industry Co., Ltd. | Variable-capacitance device and voltage-controlled oscillator |
| JP2004235577A (ja) * | 2003-01-31 | 2004-08-19 | Nec Electronics Corp | 電圧制御可変容量素子 |
-
2004
- 2004-07-14 JP JP2004207138A patent/JP4323392B2/ja not_active Expired - Fee Related
-
2005
- 2005-03-03 US US11/070,248 patent/US20060012009A1/en not_active Abandoned
- 2005-03-23 KR KR1020050024005A patent/KR20060044617A/ko not_active Application Discontinuation
- 2005-03-24 CN CNB2005100637468A patent/CN100481519C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1722471A (zh) | 2006-01-18 |
| JP2006032533A (ja) | 2006-02-02 |
| US20060012009A1 (en) | 2006-01-19 |
| KR20060044617A (ko) | 2006-05-16 |
| CN100481519C (zh) | 2009-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6995412B2 (en) | Integrated circuit with capacitors having a fin structure | |
| TWI515904B (zh) | 半導體裝置、鰭式場效電晶體裝置及其製造方法 | |
| US10187011B2 (en) | Circuits and methods including dual gate field effect transistors | |
| US8013379B2 (en) | Semiconductor variable capacitor and method of manufacturing the same | |
| US8148219B2 (en) | Thick oxide P-gate NMOS capacitor for use in a low-pass filter of a circuit and method of making same | |
| JP2004235577A (ja) | 電圧制御可変容量素子 | |
| JP2832279B2 (ja) | 高周波集積回路チヤンネル・キヤパシタ | |
| US7211876B2 (en) | Semiconductor device utilizing multiple capacitors each having an insulating layer having a different thickness | |
| JP4323392B2 (ja) | 半導体集積回路 | |
| US7321158B2 (en) | Method of manufacturing variable capacitance diode and variable capacitance diode | |
| US20050224884A1 (en) | Double-gate MOS transistor, double-gate CMOS transistor, and method for manufacturing the same | |
| KR102393667B1 (ko) | 커패시터 구조체를 포함하는 반도체 디바이스 및 반도체 디바이스의 형성 방법 | |
| JP4224149B2 (ja) | 非揮発性半導体素子の製造方法 | |
| US6645817B2 (en) | Method of manufacturing a semiconductor device comprising MOS-transistors having gate oxides of different thicknesses | |
| JPH1168091A (ja) | クローズド・トランジスタ | |
| KR100517152B1 (ko) | Ｐｉｐ 커패시터 및 로직 트랜지스터를 갖는 엠베디드 반도체 소자의 제조 방법 | |
| US20220189829A1 (en) | Compact and efficient cmos inverter | |
| TW587302B (en) | Manufacturing method for MOS capacitor | |
| JP2003282724A (ja) | 半導体装置 | |
| JP2004200426A (ja) | 半導体集積回路装置 | |
| JP4565825B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH0575123A (ja) | 半導体装置 | |
| JP2005175351A (ja) | 半導体装置の製造方法 | |
| JP2004281567A (ja) | 半導体装置およびその製造方法 | |
| JP2001094049A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061027 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080502 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081028 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090105 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20090114 |
|
| TRDD | Decision of grant or rejection written | ||
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090428 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090507 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090604 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130612 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |