JP2731662B2 - Ｌｓｉチップの位置決め方法 - Google Patents
Ｌｓｉチップの位置決め方法Info
- Publication number
- JP2731662B2 JP2731662B2 JP7107392A JP7107392A JP2731662B2 JP 2731662 B2 JP2731662 B2 JP 2731662B2 JP 7107392 A JP7107392 A JP 7107392A JP 7107392 A JP7107392 A JP 7107392A JP 2731662 B2 JP2731662 B2 JP 2731662B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- lsi chip
- positioning
- lsi
- chip carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Details Of Measuring And Other Instruments (AREA)
- Jigs For Machine Tools (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、高密度の実装形態を必
要とする電子計算機、電子交換機などに利用されるＬＳ
Ｉの製造方法に関し、特にＬＳＩチップの位置決め方法
に関する。
要とする電子計算機、電子交換機などに利用されるＬＳ
Ｉの製造方法に関し、特にＬＳＩチップの位置決め方法
に関する。
【０００２】
【従来の技術】ＬＳＩ組立工程において、シリコンウェ
ハー上に製造されたＬＳＩチップはきわめて薄い回転刃
を持つシリコン切断置によりウェハーから切り離され
る。切断後のＬＳＩチップは、ＬＳＩチップマウンタに
よりチップキャリアに搭載された後、ワイヤボンディン
グなどの接続方法によりＬＳＩチップとチップ外部の間
の電気的接続がなされる。
ハー上に製造されたＬＳＩチップはきわめて薄い回転刃
を持つシリコン切断置によりウェハーから切り離され
る。切断後のＬＳＩチップは、ＬＳＩチップマウンタに
よりチップキャリアに搭載された後、ワイヤボンディン
グなどの接続方法によりＬＳＩチップとチップ外部の間
の電気的接続がなされる。
【０００３】あるいは、切断後のＬＳＩチップはＴＡＢ
リードのボンディングにより外部と電気的に接続された
後パッケージに封入される。
リードのボンディングにより外部と電気的に接続された
後パッケージに封入される。
【０００４】現在用いられているＬＳＩチップマウンタ
は一般に画像処理によりＬＳＩチップの位置の判断を行
い、Ｘ−Ｙテーブルなどの機械的なチップ移動機構によ
りＬＳＩチップを移動し、ＬＳＩチップを所定の位置に
搭載する。
は一般に画像処理によりＬＳＩチップの位置の判断を行
い、Ｘ−Ｙテーブルなどの機械的なチップ移動機構によ
りＬＳＩチップを移動し、ＬＳＩチップを所定の位置に
搭載する。
【０００５】
【発明が解決しようとする課題】現在ＬＳＩの高集積
化、高機能化のため、ＬＳＩの入出力信号数は増加して
いる。
化、高機能化のため、ＬＳＩの入出力信号数は増加して
いる。
【０００６】しかし、上述した従来のＬＳＩチップマウ
ンタを用いたＬＳＩチップの搭載方法では、機械部分の
誤差、ばらつき、画像処理精度の限界などのためＬＳＩ
チップのチップキャリアへの搭載位置決め精度は１０数
μｍ程度であり、ワイヤボンディング等のＬＳＩチップ
と外部との接続方法も加工精度が低く、接続方法の微細
化が困難であり、ＬＳＩチップの入出力信号数にも制限
が生じた。
ンタを用いたＬＳＩチップの搭載方法では、機械部分の
誤差、ばらつき、画像処理精度の限界などのためＬＳＩ
チップのチップキャリアへの搭載位置決め精度は１０数
μｍ程度であり、ワイヤボンディング等のＬＳＩチップ
と外部との接続方法も加工精度が低く、接続方法の微細
化が困難であり、ＬＳＩチップの入出力信号数にも制限
が生じた。
【０００７】
【課題を解決するための手段】第１の発明は、チップキ
ャリア上のＬＳＩチップの位置決め方法において、予め
決められた第一の精度と第一の構造を有する前記ＬＳＩ
チップの搭載位置を決定する１つあるいは複数個の第一
の位置決め部分を備えたチップキャリア上に、前記第一
の部分と相対する位置に予め決められた第二の精度と第
二の構造を有する第二の位置決め部分を備えた前記ＬＳ
Ｉチップを仮搭載し、次に、前記ＬＳＩチップの第二の
位置決め部分と前記チップキャリアの第一の位置決め部
分の隙間に予め定められた液体を注入し、前記液体の表
面張力により前記ＬＳＩチップと前記チップキャリアの
位置ズレを修正することを特徴とする。
ャリア上のＬＳＩチップの位置決め方法において、予め
決められた第一の精度と第一の構造を有する前記ＬＳＩ
チップの搭載位置を決定する１つあるいは複数個の第一
の位置決め部分を備えたチップキャリア上に、前記第一
の部分と相対する位置に予め決められた第二の精度と第
二の構造を有する第二の位置決め部分を備えた前記ＬＳ
Ｉチップを仮搭載し、次に、前記ＬＳＩチップの第二の
位置決め部分と前記チップキャリアの第一の位置決め部
分の隙間に予め定められた液体を注入し、前記液体の表
面張力により前記ＬＳＩチップと前記チップキャリアの
位置ズレを修正することを特徴とする。
【０００８】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００９】図１は本発明の一実施例を示す外観斜視
図、図２（ａ）、（ｂ）、（ｃ）は本実施例の動作説明
図である。
図、図２（ａ）、（ｂ）、（ｃ）は本実施例の動作説明
図である。
【００１０】本発明のＬＳＩチップ１１はフォトエッチ
ング等のＬＳＩ製造プロセスを用いて数μｍの位置精度
で構成された１つあるいは複数個の位置決め構造１３を
有し、チップキャリア１２はＬＳＩチップ１１の位置決
め構造１３と相対する位置に同じ位置精度で構成された
位置決め構造１４を有する。
ング等のＬＳＩ製造プロセスを用いて数μｍの位置精度
で構成された１つあるいは複数個の位置決め構造１３を
有し、チップキャリア１２はＬＳＩチップ１１の位置決
め構造１３と相対する位置に同じ位置精度で構成された
位置決め構造１４を有する。
【００１１】まず、チップキャリア１２上にＬＳＩチッ
プ１１を固定せず仮搭載する。次に、ＬＳＩチップ１１
の位置決め構造１３とチップキャリア１２の位置決め構
造１４の隙間に液体１５を注入し、液体１５の表面張力
によりＬＳＩチップ１１とチップキャリア１２の位置ズ
レを改善する。
プ１１を固定せず仮搭載する。次に、ＬＳＩチップ１１
の位置決め構造１３とチップキャリア１２の位置決め構
造１４の隙間に液体１５を注入し、液体１５の表面張力
によりＬＳＩチップ１１とチップキャリア１２の位置ズ
レを改善する。
【００１２】ＬＳＩチップ側に構成される位置決め構造
１３とチップキャリア側に構成される位置決め構造１４
の具体例として、フォトエッチングを用いてＬＳＩチッ
プ外周とチップキャリア内周にくさび型の切り欠きを構
成する例、ウェットエッチングを用いてＬＳＩチップ裏
面とチップキャリア表面に半球型のへこみを構成する例
が考えられる。
１３とチップキャリア側に構成される位置決め構造１４
の具体例として、フォトエッチングを用いてＬＳＩチッ
プ外周とチップキャリア内周にくさび型の切り欠きを構
成する例、ウェットエッチングを用いてＬＳＩチップ裏
面とチップキャリア表面に半球型のへこみを構成する例
が考えられる。
【００１３】位置決め構造の間に注入される液体の一例
として、シリコンの濡れ性が良く、表面張力の大きい純
水が考えられる。
として、シリコンの濡れ性が良く、表面張力の大きい純
水が考えられる。
【００１４】次に、図２（ａ）、（ｂ）、（ｃ）の位置
決め構造の部分の拡大図を参照して位置決め方法を詳細
に説明する。
決め構造の部分の拡大図を参照して位置決め方法を詳細
に説明する。
【００１５】図２（ａ）に示す様に、まず従来技術を用
いてＬＳＩチップの仮搭載を行う。この時、機械精度の
誤差、ばらつきなどにより位置決め構造の間に１０数μ
ｍ程度の位置ズレが生じるが、まだＬＳＩチップの固定
はされていないため位置ズレの修正ができる。
いてＬＳＩチップの仮搭載を行う。この時、機械精度の
誤差、ばらつきなどにより位置決め構造の間に１０数μ
ｍ程度の位置ズレが生じるが、まだＬＳＩチップの固定
はされていないため位置ズレの修正ができる。
【００１６】次に、図２（ｂ）に示すように位置決め構
造１２と位置決め構造１４の間を満たすように液体１５
を注入する。
造１２と位置決め構造１４の間を満たすように液体１５
を注入する。
【００１７】位置決め構造１２と位置決め構造１４の間
に注入された液体１５の表面張力により位置決め構造の
位置ズレを小さくしようとする力が生じ、図２（ｃ）に
す示すように、ＬＳＩチップ１１とチップキャリア１３
の位置ズレが改善される。
に注入された液体１５の表面張力により位置決め構造の
位置ズレを小さくしようとする力が生じ、図２（ｃ）に
す示すように、ＬＳＩチップ１１とチップキャリア１３
の位置ズレが改善される。
【００１８】
【発明の効果】以上説明したように、本発明は、ＬＳＩ
チップとチップキャリアに１つあるいは複数個の同じ位
置精度で構成された位置決め構造を相対する位置に設
け、この位置決め構造の間に液体を注入し、表面張力の
力によって位置ズレを改善するようにしたことにより、
ＬＳＩの位置決め精度を改善しＬＳＩチップの入出力信
号数を増加させる効果がある。
チップとチップキャリアに１つあるいは複数個の同じ位
置精度で構成された位置決め構造を相対する位置に設
け、この位置決め構造の間に液体を注入し、表面張力の
力によって位置ズレを改善するようにしたことにより、
ＬＳＩの位置決め精度を改善しＬＳＩチップの入出力信
号数を増加させる効果がある。
【図１】本発明の一実施例を示す外観斜視図である。
【図２】本実施例の動作説明図である。
１１ ＬＳＩチップ １２ チップキャリア １３ 位置決め構造 １４ 位置決め構造 １５ 液体
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−216549（ＪＰ，Ａ) 特開 昭62−194488（ＪＰ，Ａ) 特開 昭63−56922（ＪＰ，Ａ) 特開 平４−221865（ＪＰ，Ａ)
Claims (1)
- 【請求項１】チップキャリア上のＬＳＩチップの位置決
め方法において、予め決められた第一の精度と第一の構
造を有する前記ＬＳＩチップの搭載位置を決定する１つ
あるいは複数個の第一の位置決め部分を備えたチップキ
ャリア上に、前記第一の部分と相対する位置に予め決め
られた第二の精度と第二の構造を有する第二の位置決め
部分を備えた前記ＬＳＩチップを仮搭載し、次に、前記
ＬＳＩチップの第二の位置決め部分と前記チップキャリ
アの第一の位置決め部分の隙間に予め定められた液体を
注入し、前記液体の表面張力により前記ＬＳＩチップと
前記チップキャリアの位置ズレを修正することを特徴と
するＬＳＩチップの位置決め方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7107392A JP2731662B2 (ja) | 1992-03-27 | 1992-03-27 | Ｌｓｉチップの位置決め方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7107392A JP2731662B2 (ja) | 1992-03-27 | 1992-03-27 | Ｌｓｉチップの位置決め方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05281374A JPH05281374A (ja) | 1993-10-29 |
| JP2731662B2 true JP2731662B2 (ja) | 1998-03-25 |
Family
ID=13449987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7107392A Expired - Lifetime JP2731662B2 (ja) | 1992-03-27 | 1992-03-27 | Ｌｓｉチップの位置決め方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2731662B2 (ja) |
-
1992
- 1992-03-27 JP JP7107392A patent/JP2731662B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05281374A (ja) | 1993-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3422675B2 (ja) | 電子集積回路パッケージ | |
| JP3739375B2 (ja) | 半導体装置及びその製造方法 | |
| JP2005085897A (ja) | リードフレーム、リードフレームの製造方法、及びこのリードフレームを用いた半導体装置 | |
| US6323058B1 (en) | Semiconductor device, tab tape for semiconductor device, method of manufacturing the tab tape and method of manufacturing the semiconductor device | |
| US6617236B2 (en) | Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device | |
| JP3564970B2 (ja) | テープキャリアおよびこれを用いたテープキャリアデバイス | |
| JP3569025B2 (ja) | 半導体装置、およびそれを用いた電子装置 | |
| JP2852178B2 (ja) | フィルムキャリアテープ | |
| EP1158833A2 (en) | Method for manufacturing condenser microphone | |
| JPH0697237A (ja) | 半導体装置及びその製造方法 | |
| JPH03270030A (ja) | 電子装置 | |
| JP2731662B2 (ja) | Ｌｓｉチップの位置決め方法 | |
| KR970000219B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2890621B2 (ja) | 混成集積回路装置 | |
| JPS6079763A (ja) | 半導体装置 | |
| KR940010548B1 (ko) | 반도체 리드 프레임 | |
| JPH07122589A (ja) | 半導体装置及びその製造方法 | |
| JPH08125154A (ja) | 半導体装置の製造方法 | |
| KR100373138B1 (ko) | 와이어본딩을 위한 리드프레임상의 도금부 제조 방법 | |
| JP2000252239A (ja) | 半導体電子部品並びにその製造方法 | |
| JP3024517B2 (ja) | 半導体装置及びその製造方法 | |
| KR200148753Y1 (ko) | 반도체 패키지 | |
| JPH0758268A (ja) | 半導体装置及びリードフレーム | |
| JPH07193169A (ja) | 樹脂封止型半導体装置及びその実装方法 | |
| JPH06302647A (ja) | 半導体電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971202 |