JP2000252239A - 半導体電子部品並びにその製造方法 - Google Patents

半導体電子部品並びにその製造方法

Info

Publication number
JP2000252239A
JP2000252239A JP5085299A JP5085299A JP2000252239A JP 2000252239 A JP2000252239 A JP 2000252239A JP 5085299 A JP5085299 A JP 5085299A JP 5085299 A JP5085299 A JP 5085299A JP 2000252239 A JP2000252239 A JP 2000252239A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
semiconductor
long hole
resin
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5085299A
Other languages
English (en)
Inventor
Hiroki Kamota
裕樹 加守田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp, Omron Tateisi Electronics Co filed Critical Omron Corp
Priority to JP5085299A priority Critical patent/JP2000252239A/ja
Publication of JP2000252239A publication Critical patent/JP2000252239A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Weting (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Dicing (AREA)

Abstract

(57)【要約】 【課題】 小型にして個々に十分な強度を備えた半導体
電子部品を提供すること。 【解決手段】 半導体ウェハ1上のチップ予定領域に電
子回路3をそれぞれ形成した状態において、それぞれの
電子回路の各構成領域を区画するようにして半導体ウェ
ハに長孔部4を形成する長孔部形成工程と、この長孔部
形成工程によって半導体ウェハに形成された長孔部に樹
脂6を注入する樹脂モールド工程と、樹脂モールド工程
によって樹脂注入された長孔部4を含むようにして各電
子回路単位で半導体ウェハ1を分割する分割工程とによ
って、複数の独立した半導体電子部品を得る。このよう
にして形成された半導体電子部品は、ウェハプロセスに
おいて樹脂によるモールディングが実行されるため、個
々に十分な強度を有する。また、大量生産に優れ安価な
半導体部品を提供することができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、半導体ウェハ上
に複数の独立した電子回路を形成し、これらの各電子回
路形成領域を避けて樹脂によるパッケージングを施した
後に、例えばダイシング等の手段により半導体ウェハを
分割することで得られるパッケージングされた半導体電
子部品およびその製造方法に関する。
【0002】
【従来の技術】現状における集積回路を構成する半導体
電子部品は、半導体ウェハ(シリコンウェハ)上に、周
知のホトレジスト加工や選択拡散等の工程により複数個
の電子回路を同時に形成し、各回路毎にダイサにより分
離した後、回路上に形成されたパッドとリード端子との
間でワイヤボンディングを行ないパッケージングがなさ
れる。
【0003】図6は前記のようにして形成される半導体
電子部品の構成例を示したものであり、半導体ウェハに
おいて形成されたそれぞれのチップ21と、リード端子
22との間でワイヤボンディングによってワイヤ23が
接続され、リード端子の端部を外側に露出させた形で樹
脂24により直方体形状にモールドした構成とされてい
る。
【0004】この構成によると、外部回路と接続するた
めのリード端子22における専有面積が大となり、製品
の小形化や薄型化が要求される現状における高密度実装
に対応できないという問題を抱えている。
【0005】そこで、昨今においてはパッケージ自体を
小形化したCSP(Chip Size Package )やBGA(Ba
ll Grid Array)と呼ばれる半導体部品の使用や、ベア
チップを直接回路基板に実装するCOB(Chip On Boar
d )技術や、FC(Flip Chip )実装技術等が採用され
ている。
【0006】図7は前記したCSPの構成例を示したも
のであり、半導体ウェハに形成された各デバイス(チッ
プ)21をダイシング等により分割した後に、個々にモ
ールド樹脂24によりパッケージを施し、バンプボンダ
などを用い、その一面に電極25を形成させた構成とさ
れている。
【0007】
【発明が解決しようとする課題】ところで、前記したC
SPやBGAなどの小型パッケージ部品においては、半
導体ウェハに形成され各電子回路領域に別けてダイシン
グ等により分割した後に、個々にパッケージを施すとい
う製造工程を経るために、ベアチップと同等の小形化は
原理的において不可能であり、その小形化には限界があ
る。
【0008】また、半導体ウェハ上において電子回路を
形成させるウェハプロセスと、パッケージングのプロセ
スとは別工程で実行せざるを得ないために、製造工数が
増加するという点においては、図6に示した例と同様の
問題点を抱えている。
【0009】さらに、前記したCOBやFCといったベ
アチップを回路基板に直載する工法においては、衝撃に
弱いベアチップを取り扱うために、これに対応した特別
な実装設備や装置が必要となり、コストが上昇するとい
う問題が発生する。
【0010】本発明は、現状の前記した問題点に着目し
てなされたものであり、半導体ウェハに電子回路を形成
するウェハプロセスにおいて、一括して各回路領域をモ
ールドパッケージングすることにより、小型にして個々
に十分な強度を備えた半導体電子部品を提供することを
課題とするものである。
【0011】
【課題を解決するための手段】前記した課題を達成する
ために成された本発明にかかる半導体電子部品は、半導
体ウェハ上の各チップ予定領域のそれぞれに電子回路を
作り込む工程中または電子回路を作り込んだ状態におい
て、前記半導体ウェハにおける各チップ予定領域の境界
に樹脂モールドを施し、該樹脂モールド部分を分割する
ことによって個々に分離されて得られる。
【0012】また、本発明にかかる半導体電子部品の製
造方法は、半導体ウェハ上にの各チップ予定領域のそれ
ぞれに電子回路を作り込む工程中または電子回路を作り
込んだ状態において、それぞれの電子回路の各構成領域
を区画するようにして前記半導体ウェハに長孔部を形成
する長孔部形成工程と、前記長孔部形成工程によって半
導体ウェハに形成された長孔部に樹脂を注入する樹脂モ
ールド工程と、前記樹脂モールド工程によって樹脂注入
された長孔部を含むようにして各電子回路単位で半導体
ウェハを分割する分割工程とを経ることにより、樹脂に
よりパッケージされた複数の独立した半導体電子部品を
得るようになされる。
【0013】この場合、前記半導体ウェハに長孔部を形
成する長孔部形成工程は、半導体ウェハの少なくとも一
方の面から、化学的なエッチング手段により半導体ウェ
ハを貫通する長孔部を形成するようになされる。
【0014】より好ましくは、前記半導体ウェハに長孔
部を形成する長孔部形成工程は、半導体ウェハの両面か
ら、それぞれ化学的なエッチング手段により半導体ウェ
ハを貫通する長孔部を形成し、半導体ウェハの長孔に沿
ってウェハ構成素材によるオーバハング領域を形成する
手段が採用される。
【0015】そして、前記分割工程においては、長孔部
に注入された樹脂部分をダイシングにより分割する手段
が採用される。また、樹脂モールド工程において、半導
体ウェハに形成された長孔部に沿って直線状の非モール
ド部分を形成し、分割工程において、非モールド部分に
よって形成された溝部に沿って分割する手段も採用し得
る。
【0016】そして、前記したいずれの手段を採用する
においても、各電子回路単位で半導体ウェハを分割する
分割工程前において、半導体ウェハ上にそれぞれ形成さ
れた各電子回路のパッド上に電極を形成するバンプ工程
が加えられる。
【0017】また、前記したいずれの手段を採用するに
おいても、前記樹脂モールド工程において用いられる樹
脂素材の熱膨張係数が、前記半導体ウェハの熱膨張係数
とほぼ同一に選定されることが望ましい。
【0018】以上のようになされた半導体電子部品なら
びにその製造方法によると、周知の手段によって半導体
ウェハ上に複数の各電子回路がそれぞれ形成される。こ
れに続いて半導体ウェハ上のそれぞれの電子回路の構成
領域を区画するようにして半導体ウェハに長孔部が形成
される。
【0019】そして、前記長孔部に対して樹脂が注入さ
れ、これにより半導体ウェハの形態において、それぞれ
の電子回路の構成領域を囲むようにして樹脂モールドが
施される。この場合、前記した長孔部の形成工程または
樹脂モールドの形成工程に前後して半導体ウェハ上に形
成された各電子回路のパット上に、例えばバンプボンダ
により電極が形成される。
【0020】斯くして、半導体ウェハに形成された各電
子回路の構成領域を囲むようにして樹脂によるモールド
が施され、このモールドによって各電子回路の構成領域
単位で補強がなされる。続いて、例えばダイシング等の
手段により前記モールド部分に沿って個々に分離するこ
とで、樹脂によりパッケージングされた半導体電子部品
を得ることができる。
【0021】このようにして得られた各半導体電子部品
は、前記したベアチップと同等の寸法となり、益々実装
密度を向上させることに寄与できる。しかもその周囲が
樹脂モールドによって補強された形態となされるため、
この半導体電子部品を回路基板に装填する工程において
も、通常のチップマウンタをそのまま利用することがで
き、その取り扱いも容易となる。
【0022】
【発明の実施の形態】以下、本発明にかかる半導体電子
部品ならびにその製造方法について、図に示す実施の形
態に基づいて説明する。図1は半導体ウェハ1上の各チ
ップ予定位置のそれぞれにウェハプロセスによって電子
回路を構成した状態を示すものであり、ウェハ周囲の一
部にはウェハの結晶方向の判別および位置合わせのため
の周知のオリフラ2が形成されている。
【0023】半導体ウェハ1上に形成された各電子回路
3は、図1に示すように通常縦横方向に格子状に配列さ
れており、この発明にかかる実施の形態においては、図
1における一部拡大図に示すように各電子回路3を形成
した四辺形の各領域を区画するようにして長孔部4がそ
れぞれウェハ1を貫通した状態で形成される。
【0024】図2は、前記長孔部4の形成工程を含む本
発明にかかる半導体電子部品の製造工程を、1つの電子
回路3の領域について示したものである。すなわち
(a)に示す1つの電子回路3の形成領域におけるウェ
ハ1の両面には、(b)に示すように電子回路3の形成
領域を覆うようにして、ウェハ素材を化学的にエッチン
グするためのマスク5を形成させる。(b)に示すマス
ク5はレジストマスクであり、このマスク5は後述する
工程でチップ化した場合の四隅および前記したように電
子回路3の形成領域を覆うように配置される。
【0025】続いて、ウェハ1の全体をエッチング液に
浸し、前記マスク5によって覆われてないウェハ1の露
出部分をエッチング液によって浸食する。図に示す実施
の形態においては、マスク5がウェハ1の両面に配置さ
れており、したがってマスク5に覆われないチップ化し
た場合の四隅および電子回路3の形成領域を除くウェハ
1の両面より、異方性のエッチング液でエッチングされ
る。なお、ここで使用されるエッチング液としては、4
5%(wt)のKOH水溶液を70℃にて用いるのが適当
である。
【0026】エッチングによる浸食は、その両面より断
面V字状に進行するため、両面からの浸食により貫通さ
れる長孔部4には、(c)に示すように長孔部4に沿っ
てウェハ構成素材によりオーバハング領域1aが形成さ
れる。
【0027】このようにして長孔部4を形成した後、マ
スク5を取り除き、水洗および乾燥工程を経た半導体ウ
ェハの状態を(d)に示す。これは、図1に拡大図とし
て示した構成と同一状態である。
【0028】続いて、半導体ウェハ1を金型に装着し、
(e)に示すように電子回路3の形成面に対する裏面よ
り、例えばインジェクション成型等の手段によって、前
記長孔部4に樹脂6を注入する。この場合、電子回路3
の形成面、特に後述するバンプ工程により電極を形成さ
せるパット部分には、樹脂が進入しないように図示せぬ
カバーを配置しておくか、成型用金型にこれを実現でき
る構成を施しておくことが望ましい。
【0029】前記樹脂モールド工程においては、電子回
路3の形成面に対する裏面に所定の厚さtの樹脂層が形
成できるように、金型形状が設計されており、したがっ
て、この樹脂モールド工程によって、(e)に示すよう
に長孔部4ならびに裏面に所定厚さtの樹脂層が形成さ
れる。
【0030】そして、実施の形態においては、前記した
ようにウェハ1の両面からのエッチングにより、長孔部
4には(c)に示すように長孔部4に沿ってウェハ構成
素材によりオーバハング領域1aが形成されているの
で、これがモールドされた樹脂との間でアンカー効果を
奏し、個々の電子回路3の形成部と樹脂6との間で機械
的な結合を強化させることができる。
【0031】また、前記樹脂モールド工程において用い
られる樹脂素材はその熱膨張係数が、前記半導体ウェハ
1の熱膨張係数とほぼ同一に選定されていることが望ま
しく、これによりモールド工程において、両者の間で熱
応力が発生するのを極力低減させることができ、製品の
変形またはクラックを発生させるという問題を回避する
ことができる。
【0032】ここで、半導体ウェハ1を例えばバンプボ
ンダに装着し、ウェハ上にそれぞれ形成された各電子回
路のパッド上に例えば金電極を形成する。図3は、1つ
の電子回路のパッド上にバンプボンダにより電極7を形
成させた状態を示しており、また図4は図3におけるA
−A切断線より矢印方向に視た断面図を示している。な
お、このバンプ工程は、ウェハ上に複数の各電子回路を
形成した状態から後述するダイシング工程以前のいずれ
かの間において実施される。
【0033】以上のようにして樹脂モールドおよびバン
プ工程を経たウェハ1は、図2(e)において矢印Bで
示す位置、すなわちモールド工程によって注入された長
孔部を含むモールド部分において、周知のダイサにより
ダイシングされる。図2(f)は、ダイシングによって
分離形成された独立した半導体電子部品(チップ)の形
態を示している。
【0034】この形態によると、チップの裏面に厚さt
の樹脂6による層が一様に形成されると共に、チップの
各隅角部を除いた周囲の四辺にも、樹脂によるモールド
部が形成された形態とされる。したがって、このように
して形成された各チップは、周知のチップマウンタを用
いて回路基板に実装することができ、この場合の取り扱
いも容易となる。
【0035】次に図5は、この発明にかかる半導体電子
部品の製造方法における他の実施の形態を示したもので
ある。図5における(a)は、図2に示した(e)の工
程に相当するものであり、図5(a)においては、半導
体ウェハに形成された長孔部4に沿って直線状の非モー
ルド部分8を形成するようにしている。
【0036】非モールド部分8を形成するには、成型金
型7の一部に図に示すように断面三角状の部材7aを配
置することで容易に実現することができる。そして、図
5(b)に示す工程において非モールド部分8によって
形成された溝部6aを利用して、機械的に分割(折り曲
げ分割)することができる。これによると、前記したダ
イサを用いずに、樹脂によりパッケージされた複数の独
立した半導体電子部品を容易に得ることができる。
【0037】なお、前記した実施の形態においては、ウ
ェハに長孔部を形成する長孔部形成工程において、半導
体ウェハの両面からそれぞれ化学的なエッチング手段に
より半導体ウェハを浸食により貫通させるようにしてい
るが、例えば半導体ウェハの一方の面のみから、化学的
なエッチング手段により半導体ウェハを貫通する長孔部
を形成するようにしても、樹脂モールドによって実用上
充分な強度を有する半導体電子部品を個々に得ることが
できる。
【0038】
【発明の効果】以上の説明で明らかなとおり、本発明に
かかる半導体電子部品ならびにその製造方法によると、
半導体ウェハ上におけるそれぞれの電子回路の構成領域
を区画するようにして半導体ウェハに長孔部を貫通して
形成し、この長孔部に樹脂を注入すると共に、樹脂注入
された長孔部を含むようにして各電子回路単位で半導体
ウェハを分割するようにしたので、半導体チップと同等
サイズの微小パッケージ部品を提供することができ、こ
れにより実装密度を格段に向上させることに寄与でき
る。
【0039】そして、ウェハプロセスにおいて樹脂によ
るモールディングが実行されるため、大量生産に優れ安
価な半導体部品を提供することができる。しかもウェハ
より分割した時点において、各チップは樹脂モールドに
よって補強された形態となされているため、これを回路
基板に装填する工程においても、通常のチップマウンタ
をそのまま利用することができ、その取り扱いも容易と
なる。
【図面の簡単な説明】
【図1】本発明にかかる半導体電子部品の製造工程にお
いて、半導体ウェハ上に各電子回路を格子状に形成させ
た状態を示す正面図である。
【図2】本発明にかかる半導体電子部品の製造工程を1
つの電子回路の領域について示した断面図である。
【図3】バンプ工程により電子回路のパッド上に電極を
形成させた状態を示す斜視図である。
【図4】図3におけるA−A切断線より矢印方向に視た
状態を示す断面図である。
【図5】この発明にかかる半導体電子部品の製造工程に
おける他の実施の形態を示した断面図である。
【図6】従来のリード端子付半導体電子部品の構成例を
示した断面図である。
【図7】従来のCSPの構成例を示した断面図である。
【符号の説明】
1 半導体ウェハ 1a オーバハング領域 2 オリフラ 3 電子回路 4 長孔部 5 レジストマスク 6 樹脂 6a 溝部 7 電極 8 非モールド部分

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 半導体ウェハ上の各チップ予定領域のそ
    れぞれに電子回路を作り込む工程中または電子回路を作
    り込んだ状態において、前記半導体ウェハにおける各チ
    ップ予定領域の境界に樹脂モールドを施し、該樹脂モー
    ルド部分を分割することによって個々に分離されて得ら
    れた半導体電子部品。
  2. 【請求項2】 半導体ウェハ上にの各チップ予定領域の
    それぞれに電子回路を作り込む工程中または電子回路を
    作り込んだ状態において、それぞれの電子回路の各構成
    領域を区画するようにして前記半導体ウェハに長孔部を
    形成する長孔部形成工程と、 前記長孔部形成工程によって半導体ウェハに形成された
    長孔部に樹脂を注入する樹脂モールド工程と、 前記樹脂モールド工程によって樹脂注入された長孔部を
    含むようにして各電子回路単位で半導体ウェハを分割す
    る分割工程とを経ることにより、樹脂によりパッケージ
    された複数の独立した半導体電子部品を得る半導体電子
    部品の製造方法。
  3. 【請求項3】 前記半導体ウェハに長孔部を形成する長
    孔部形成工程は、半導体ウェハの少なくとも一方の面か
    ら、化学的なエッチング手段により半導体ウェハを貫通
    する長孔部を形成する請求項2に記載の半導体電子部品
    の製造方法。
  4. 【請求項4】 前記半導体ウェハに長孔部を形成する長
    孔部形成工程は、半導体ウェハの両面から、それぞれ化
    学的なエッチング手段により半導体ウェハを貫通する長
    孔部を形成し、半導体ウェハの長孔部に沿ってウェハ構
    成素材によるオーバハング領域を形成する請求項2また
    は請求項3に記載の半導体電子部品の製造方法。
  5. 【請求項5】 前記分割工程は、長孔部に注入された樹
    脂部分をダイシングにより分割する請求項2乃至請求項
    4のいずれかに記載の半導体電子部品の製造方法。
  6. 【請求項6】 前記樹脂モールド工程において、半導体
    ウェハに形成された長孔部に沿って直線状の非モールド
    部分を形成し、前記分割工程において、前記非モールド
    部分によって形成された溝部に沿って分割する請求項2
    乃至請求項4のいずれかに記載の半導体電子部品の製造
    方法。
  7. 【請求項7】 各電子回路単位で半導体ウェハを分割す
    る分割工程前において、半導体ウェハ上にそれぞれ形成
    された各電子回路のパッド上に電極を形成するバンプ工
    程を加えた請求項2乃至請求項6のいずれかに記載の半
    導体電子部品の製造方法。
  8. 【請求項8】 前記樹脂モールド工程において用いられ
    る樹脂素材の熱膨張係数が、前記半導体ウェハの熱膨張
    係数とほぼ同一に選定されている請求項2乃至請求項7
    のいずれかに記載の半導体電子部品の製造方法。
JP5085299A 1999-02-26 1999-02-26 半導体電子部品並びにその製造方法 Pending JP2000252239A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5085299A JP2000252239A (ja) 1999-02-26 1999-02-26 半導体電子部品並びにその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5085299A JP2000252239A (ja) 1999-02-26 1999-02-26 半導体電子部品並びにその製造方法

Publications (1)

Publication Number Publication Date
JP2000252239A true JP2000252239A (ja) 2000-09-14

Family

ID=12870263

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5085299A Pending JP2000252239A (ja) 1999-02-26 1999-02-26 半導体電子部品並びにその製造方法

Country Status (1)

Country Link
JP (1) JP2000252239A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012186729A (ja) * 2011-03-07 2012-09-27 Seiko Instruments Inc ウエハおよびパッケージ製品の製造方法
JP2012199420A (ja) * 2011-03-22 2012-10-18 Fujitsu Ltd 半導体装置
WO2015040802A1 (ja) * 2013-09-18 2015-03-26 株式会社デンソー 半導体装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012186729A (ja) * 2011-03-07 2012-09-27 Seiko Instruments Inc ウエハおよびパッケージ製品の製造方法
JP2012199420A (ja) * 2011-03-22 2012-10-18 Fujitsu Ltd 半導体装置
WO2015040802A1 (ja) * 2013-09-18 2015-03-26 株式会社デンソー 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
KR100319609B1 (ko) 와이어 어래이드 칩 사이즈 패키지 및 그 제조방법
US7125751B2 (en) Semiconductor device and method for the fabrication thereof grinding frame portion such that plural electrode constituent portions
KR101753135B1 (ko) 적층 가능한 몰딩된 마이크로전자 패키지
US7919875B2 (en) Semiconductor device with recess portion over pad electrode
JP3797992B2 (ja) 半導体装置
US8659151B2 (en) Semiconductor device and manufacturing method thereof
US6452255B1 (en) Low inductance leadless package
KR100511728B1 (ko) 복수의 반도체 칩을 고밀도로 실장할 수 있는 소형 반도체장치 및 그의 제조 방법
US7615859B2 (en) Thin semiconductor package having stackable lead frame and method of manufacturing the same
KR900002908B1 (ko) 수지 봉지형 반도체 장치
CN107611099B (zh) 包括多个半导体裸芯的扇出半导体装置
US10483217B2 (en) Warpage balancing in thin packages
JP2009506572A (ja) 相互接続構造を含むマイクロフィーチャ組立品およびそのような相互接続構造を形成するための方法
JP2007518282A (ja) フリップチップqfnパッケージおよびそのための方法
JP2009212315A (ja) 半導体装置及びその製造方法
US20170005030A1 (en) Flat No-Leads Package With Improved Contact Pins
TWI430425B (zh) 採用凸塊技術之積體電路封裝件系統
US6936922B1 (en) Semiconductor package structure reducing warpage and manufacturing method thereof
US8101470B2 (en) Foil based semiconductor package
CN106653731B (zh) 半导体装置中的侧壁桥互连体
US7781259B2 (en) Method of manufacturing a semiconductor using a rigid substrate
US7332430B2 (en) Method for improving the mechanical properties of BOC module arrangements
JP2000252239A (ja) 半導体電子部品並びにその製造方法
KR20020080232A (ko) 베이스 배선 기판 및 그 제조방법과 반도체 장치 및 그제조방법
KR20180036947A (ko) 반도체 패키지용 상호 연결 구조체 및 상호 연결 구조체의 제조 방법