JP2726204B2 - 半導体導波路型素子の製造法 - Google Patents

半導体導波路型素子の製造法

Info

Publication number
JP2726204B2
JP2726204B2 JP4253387A JP25338792A JP2726204B2 JP 2726204 B2 JP2726204 B2 JP 2726204B2 JP 4253387 A JP4253387 A JP 4253387A JP 25338792 A JP25338792 A JP 25338792A JP 2726204 B2 JP2726204 B2 JP 2726204B2
Authority
JP
Japan
Prior art keywords
semiconductor
waveguide
type
layer
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4253387A
Other languages
English (en)
Other versions
JPH06104536A (ja
Inventor
和利 加藤
進 秦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP4253387A priority Critical patent/JP2726204B2/ja
Publication of JPH06104536A publication Critical patent/JPH06104536A/ja
Application granted granted Critical
Publication of JP2726204B2 publication Critical patent/JP2726204B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)
  • Optical Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体導波路型素子の製
造法に関し、具体的には導波路近傍の微細加工を可能と
して高速応答可能な半導体導波路型素子を得ることがで
きるように工夫したものである。
【0002】
【従来の技術】従来の一般的な半導体導波路型素子は、
例えば半導体型受光器を例にとると、図2(E)に示す
ような構成となっている。すなわち、導波路形成領域で
は、半絶縁性InP基板01上にn型InP下部導電層
02、ノンドープInGaAs光吸収層03及びp型導
電層04が順次形成されており、低キャリア濃度(この
場合ノンドープ)のInGaAs光吸収層03の上下に
p型導電層04とn型導電層02とを配置した構成とな
っている。そして、この半導体導波路光検出器において
は、p型導電層04とn型導電層02との間に逆バイア
ス電圧を印加してノンドープの光吸収層03内に空乏層
を形成し、この空乏層にかかる高電界を利用して半導体
導波路型光検出器の光吸収層03に入射された信号光を
光電変換するものである。このため、p型導電層04上
にp電極、下部のn型導電層02上にn電極を形成する
必要があるので、従来は図示するように、導波路の一方
側にポリイミド層05を介してn電極06を、他方側に
ポリイミド層05を介してp電極07を引き出してお
り、両電極同士の距離を離すことによって両電極間の寄
生容量を低減している。
【0003】このような半導体導波路型光検出器の製造
は図2(A)〜(E)に示す工程によって行う。 (1)図2(A)に示すように、半絶縁性InP基板0
1、n型下部導電層02、ノンドープInGaAs光吸
収層03、p型InP上部導電層04からなる半導体層
上に幅2μmのストライプ状のSiO2膜08を形成す
る。 (2)図2(B)に示すように、SiO2膜08をマス
クとしてn型InP下部導電層02が露出するまで一回
目の半導体層のエッチングを行い、その後SiO 2膜0
8を除去する。 (3)図2(C)に示すように、半導体層上にレジスト
09を塗布する。 (4)図2(D)に示すように、導波路の片側の領域の
レジスト09を露光し、現像除去する。その後このレジ
スト09をマスクとして二回目の半導体層のエッチング
を行いn型InP下部導電層02を除去する。 (5)図2(E)に示すように、レジスト09を除去
後、導波路をポリイミド層05で埋め込み、n型InP
下部導電層02上のポリイミド層05を除去してそこに
n型オーミック電極06を形成する。さらにp型InP
上部導電層04上のポリイミド層05を除去してそこに
p型オーミック電極07を形成する。
【0004】
【発明が解決しようとする課題】半導体導波路素子の導
波路の高さは通常2μm以上であるため、従来の製造法
の上記工程(3)において、レジスト09の持つ粘性に
より導波路近傍でのレジスト09の厚さは導波路から離
れた領域でのレジストの厚さの約3倍となる。したがっ
て、上記工程(4)においてp電極を引き出す側の導波
路近傍でのレジスト09を現像除去することが困難であ
るという問題がある。また、導波路幅は通常1μm程度
であるため、フォトプロセスにおいて精度よく導波路近
傍を露光することも困難である。この結果、上記工程
(4)の二回目の半導層のエッチングにおいてp電極を
引き出す側の導波路近傍にn型InP下部導電層02が
残存し、このn型導電層02とp型オーミック電極07
との間に寄生容量が生じて導体導波路型光検出器が高速
応答できないという問題がある。
【0005】本発明はこのような事情に鑑み、上述した
従来の寄生容量を解消して、高速応答可能な半導体導波
路型素子を得ることができる半導体導波路型素子の製造
法を提供することを目的とする。
【0006】
【課題を解決するための手段】前記目的を達成する本発
明に係る半導体導波路型素子の製造法は、半導体基板上
に設けられた半導体層により構成される半導体導波路型
素子を製造する方法において、半導体基板上あるいは半
導体基板上に設けられた半導体層上に、導波路形成領域
で厚く且つそれ以外の領域で薄い単層の誘電体膜からな
マスクを形成する工程と、このマスクを用いて上記半
導体基板あるいは半導体基板上に設けられた半導体層を
エッチング加工する工程と、上記マスク全体をエッチン
グして導波路形成領域にのみ上記マスクの一部を残す工
程と、導波路形成領域のみに残された上記マスクの一部
を用いて、さらに上記半導体基板あるいは半導体基板上
に設けられた半導体層をエッチング加工する工程、とを
含むことを特徴とする。
【0007】
【作用】上記構成では、一つのエッチングマスクを複数
回のエッチングに使用する。すなわち、エッチングマス
クに導波路形成領域で厚く、それ以外の領域で薄いとい
う三次元的構造を持たせることにより、一つのエッチン
グマスクを各エッチングプロセス毎にその形状を変化さ
せて使用する。これにより、エッチングマスクの形成を
エッチングプロセスの後に行う必要がなくなるので、二
回目以降のエッチングも精度よく行うことができ、導波
路近傍の加工形状に起因する寄生容量を低減することが
可能となる。
【0008】
【実施例】以下、本発明を実施例に基づいて説明する。
【0009】図1(F)には一実施例に係る半導体導波
路型受光器の構造を示す。同図に示すように、この半導
体導波路型受光器の導波路形成領域では、半絶縁性In
P基板1上に厚さ0.4μmのn型InP下部導電層
2、厚さ0.6μmのノンドープInGaAs光吸収層
3、及び厚さ0.5μmのp型上部導電層4が順次形成
されており、ノンドープInGaAs光吸収層3の上下
にp型導電層4とn型導電層2とを配置した構成となっ
ている。また、導波路の一方側にはポリイミド層5を介
してn型オーミック電極6が、他方側にはポリイミド層
5を介してp型オーミック電極7が設けられている。す
なわち、この半導体導波路型光検出器は、ノンドープI
nGaAs光吸収層3を光電変換層とするpinフォト
ダイオードの構成となっている。
【0010】かかる半導体導波路型光検出器の一製造法
を図1(A)〜(F)を参照しながら説明する。 (1)図(A)に示すように、半絶縁性InP基板1、
n型InP下部導電層2、ノンドープInGaAs光吸
収層3、p型InP上部導電層4からなる半導体層上全
面に厚さ0.4μmのSiO2膜8を形成する。その
後、フォトプロセスとエッチングによりSiO2膜8の
一部を除去し、p型InP上部導電層4を露出させる。 (2)図1(B)に示すように、さらにフォトプロセス
とエッチングによりSiO2膜8が幅1μmのストライ
プで厚く、他は薄くなるようにSiO2膜8を加工す
る。ただし、この工程ではSiO2膜8のエッチング深
さは0.2μmのみとしp型InP上部導電層4を露出
させない。 (3)図1(C)に示すように、SiO2膜8をマスク
として一回目のエッチングを行い、半導体層(p型上部
導電層4)を深さ0.4μmだけエッチング除去する。 (4)図1(D)に示すように、SiO2膜8全体を厚
さ0.2μmだけエッチングする。この工程で全体のS
iO2膜のうち厚さ0.2μmの部分は消滅し、半導体
層(p型上部導電層4)が露出する。この結果幅1μm
のストライプ状のSiO2膜8が残る。 (5)図1(E)に示すように、残されたSiO2膜8
をマスクとして二回目の半導体層のエッチングを行い、
半導体層を深さ1.1μmエッチングする。その結果、
幅1μmの導波路が形成され、かつ導波路の片側にはn
型InP下部導電層2が存在し、もう一方の側には全く
存在しないように半導体層が構成される。 (6)図1(F)に示すように、SiO2膜8を除去
後、導波路をポリイミド層5で埋め込み、n型InP下
部導電層2上のポリイミド層5を除去してそこにn型オ
ーミック電極6を形成する。さらにp型InP上部導電
層4上のポリイミド層5を除去してそこにp型オーミッ
ク電極7を形成する。
【0011】このようにして製造した半導体導波路型受
光器は、寄生容量が5fFと従来の方法で製造した半導
体導波路型受光器の容量の約四分の一であり、また、そ
の応答速度が60GHZで、従来のものと比べて約2倍
の性能を有していた。
【0012】本実施例においては、半導体材料としてI
nP基板と格子整合する材料を用いた例を示したが、こ
れらの一部または全部をInPと格子整合しない材料と
しても同様の効果が期待できる。また、信号光波長が
1.55μmの場合についての例を示したが、材料を適
当に選ぶことにより波長1.55μm以外の信号光に対
して本実施例と同様の効果がある半導体導波路型光検出
器が実現できる。さらに本製造法を半導体方向性結合
器、半導体レーザあるいは半導体光変調器などの他の光
素子に適用することが可能であることは言うまでもな
い。
【0013】
【発明の効果】以上説明したように、本発明方法では、
エッチングマスクに三次元的構造を持たせ、単一のエッ
チングマスクを用いて複数回のエッチングを行うように
しているので、導波路近傍の微細加工が可能となる。こ
の結果、寄生容量が小さい、すなわち高速応答可能な半
導体導波路型素子を実現することができるという効果を
奏する。
【図面の簡単な説明】
【図1】一実施例の製造工程を示す説明図である。
【図2】従来技術に係る製造工程を示す説明図である。
【符号の説明】
1 半絶縁性InP基板 2 n型InP下部導電層 3 ノンドープInGaAs光吸収層 4 p型InP上部導電層 5 ポリイミド層 6 n型オーミック電極 7 p型オーミック電極 8 SiO2

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体基板上に設けられた半導体層によ
    り構成される半導体導波路型素子を製造する方法におい
    て、 半導体基板上あるいは半導体基板上に設けられた半導体
    層上に、導波路形成領域で厚く且つそれ以外の領域で薄
    い単層の誘電体膜からなるマスクを形成する工程と、 このマスクを用いて上記半導体基板あるいは半導体基板
    上に設けられた半導体層をエッチング加工する工程と、 上記マスク全体をエッチングして導波路形成領域にのみ
    上記マスクの一部を残す工程と、 導波路形成領域のみに残された上記マスクの一部を用い
    て、さらに上記半導体基板あるいは半導体基板上に設け
    られた半導体層をエッチング加工する工程、 とを含むことを特徴とする半導体導波路型素子の製造
    法。
JP4253387A 1992-09-24 1992-09-24 半導体導波路型素子の製造法 Expired - Lifetime JP2726204B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4253387A JP2726204B2 (ja) 1992-09-24 1992-09-24 半導体導波路型素子の製造法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4253387A JP2726204B2 (ja) 1992-09-24 1992-09-24 半導体導波路型素子の製造法

Publications (2)

Publication Number Publication Date
JPH06104536A JPH06104536A (ja) 1994-04-15
JP2726204B2 true JP2726204B2 (ja) 1998-03-11

Family

ID=17250663

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4253387A Expired - Lifetime JP2726204B2 (ja) 1992-09-24 1992-09-24 半導体導波路型素子の製造法

Country Status (1)

Country Link
JP (1) JP2726204B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4828018B2 (ja) * 2000-11-06 2011-11-30 三菱電機株式会社 光変調器およびその製造方法並びに光半導体装置
JP4165244B2 (ja) 2003-02-06 2008-10-15 セイコーエプソン株式会社 受光素子の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2540964B2 (ja) * 1989-12-27 1996-10-09 日本電気株式会社 光変調器と集積型光変調器と光検出器及びその製造方法

Also Published As

Publication number Publication date
JPH06104536A (ja) 1994-04-15

Similar Documents

Publication Publication Date Title
JP4284634B2 (ja) 半導体受光装置
KR920009898B1 (ko) 수신용 광전집적회로 및 그 제조방법
US6501104B2 (en) High speed semiconductor photodetector
US5061977A (en) Semiconductor photodetector device
JP2726204B2 (ja) 半導体導波路型素子の製造法
JP3778406B2 (ja) フォトセンサおよびイメージセンサ
JP5150216B2 (ja) 導波路型光検出装置およびその製造方法
JP3276836B2 (ja) 半導体導波路型受光器
US20020197016A1 (en) Photodetector having a waveguide and resonant coupler and a method of manufacture therefor
JPH09139520A (ja) 導波路型受光素子及びその製造方法
JP3623638B2 (ja) 光半導体素子及びその製造方法
JP2766754B2 (ja) 半導体装置の製造方法
JPH0537005A (ja) 受光素子及びその製造方法
JP2001044486A (ja) 赤外線検出器
JP2685703B2 (ja) 半導体光検出器およびその製造方法
JP2711055B2 (ja) 半導体光検出器およびその製造方法
JP2682937B2 (ja) 半導体装置の製造方法
JPS63174361A (ja) 光・電子集積回路
JP2709008B2 (ja) 半導体光検出器の製造方法
JP2766761B2 (ja) 半導体光検出器およびその製造方法
JP2742358B2 (ja) 半導体光検出器およびその製造方法
JPH05291606A (ja) 受光素子及びその製造方法
JP2023097802A (ja) 受光素子及び受光素子の製造方法
JPH06151942A (ja) 半導体受光素子及びその製造方法
JPH11135823A (ja) 半導体受光素子の製造法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19971118

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071205

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081205

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091205

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101205

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101205

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121205

Year of fee payment: 15

EXPY Cancellation because of completion of term