JP2540964B2 - 光変調器と集積型光変調器と光検出器及びその製造方法 - Google Patents
光変調器と集積型光変調器と光検出器及びその製造方法Info
- Publication number
- JP2540964B2 JP2540964B2 JP1340101A JP34010189A JP2540964B2 JP 2540964 B2 JP2540964 B2 JP 2540964B2 JP 1340101 A JP1340101 A JP 1340101A JP 34010189 A JP34010189 A JP 34010189A JP 2540964 B2 JP2540964 B2 JP 2540964B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- stripe
- buffer layer
- substrate
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Lasers (AREA)
- Optical Integrated Circuits (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は高速光通信システムに用いられる光変調器、
集積型変調器、光検出器とその製造方法に関する。
集積型変調器、光検出器とその製造方法に関する。
（従来の技術） 近年の光通信システムの発展に伴い、超高速、低電圧
動作可能で、小型化、集積化が容易な光変調器の需要が
高まっている。半導体光変調器の中で光導波路に電界を
印加することにより光導波路の光吸収損失が増加する効
果（フランツケルディシュ効果又は量子シュタルク効
果）を利用したものは素子容量を低減すれば数十GHzの
変調帯域を有し、かつ分布帰還型半導体レーザ等の集積
化が容易であるという利点を持っている。変調器の例と
して脇田らの試作したInGaAlAs/InAlAsMQW構造を用いた
20GHzの光変調器が電子情報通信学会春季全国大会講演
予稿集Ｃ−474に記載されている。これは半導体のPIN構
造への逆バイアスによる電界で生ずるエキストンピーク
のシフトを利用した吸収型の変調器であり、ｎ−InP基
板上にｎ−InAlAsクラッド層、ｉ−MQWガイド層、ｐ−I
nAlAsクラッド層をMBE法により作成したものである。こ
の様な変調器の変調周波数帯域Δｆは素子の静電容量Ｃ
によりほぼ決定されΔｆ＝1/（πCR）で表される。また
素子容量はpn接合部での接合容量Cj、配線容量Ci、ボン
ディングパッド部でのパッド容量Cpの和で表される。上
述の変調器の場合、超高速変調を狙っているためにパッ
ド部の下をポリイミドで埋め込み低容量化を図り、その
結果、素子容量約0.2pFと非常に低い値を得ている。し
かし、この場合でも変調器に本質的な接合容量Cjは全体
の半分以下であり、残りはｎ−InP基板と配線電極間に
よって生ずる本来不要な配線容量とパッド容量である。
またこの変調器の素子長は約100μｍであり、スイッチ
の特性から考えて、これ以上の接合容量の大幅な低減は
困難であり、更にｎ−InP基板のような導電性の基板を
用いているために配線容量、パッド容量をこれ以上下げ
ることもまた困難である。従って従来の構造の光変調器
では、変調帯域は高々20〜25GHzであり、将来の超高速
光変調器（帯域≧50GHz）への適用は困難である。また
変調器と半導体レーザを集積した例として、雙田らによ
り、アイオーオーシ（IOOC'89）テクニカルダイジェス
ト20PDB−５（1989年）に記載されている。これはｎ−I
nP基板上にDFB−LDとフランツケルディッシュ効果によ
る光吸収を利用した変調器を集積したもので、LD及び変
調器の光導波路の両側を高抵抗InPで埋め込んだもので
ある。しかし導電性基板を用いているため寄生容量が大
きく、それを低減するために電極パッドの下にポリイミ
ド層を入れている。その結果素子容量0.55pF、変調帯域
10GHz程度を得ている。
動作可能で、小型化、集積化が容易な光変調器の需要が
高まっている。半導体光変調器の中で光導波路に電界を
印加することにより光導波路の光吸収損失が増加する効
果（フランツケルディシュ効果又は量子シュタルク効
果）を利用したものは素子容量を低減すれば数十GHzの
変調帯域を有し、かつ分布帰還型半導体レーザ等の集積
化が容易であるという利点を持っている。変調器の例と
して脇田らの試作したInGaAlAs/InAlAsMQW構造を用いた
20GHzの光変調器が電子情報通信学会春季全国大会講演
予稿集Ｃ−474に記載されている。これは半導体のPIN構
造への逆バイアスによる電界で生ずるエキストンピーク
のシフトを利用した吸収型の変調器であり、ｎ−InP基
板上にｎ−InAlAsクラッド層、ｉ−MQWガイド層、ｐ−I
nAlAsクラッド層をMBE法により作成したものである。こ
の様な変調器の変調周波数帯域Δｆは素子の静電容量Ｃ
によりほぼ決定されΔｆ＝1/（πCR）で表される。また
素子容量はpn接合部での接合容量Cj、配線容量Ci、ボン
ディングパッド部でのパッド容量Cpの和で表される。上
述の変調器の場合、超高速変調を狙っているためにパッ
ド部の下をポリイミドで埋め込み低容量化を図り、その
結果、素子容量約0.2pFと非常に低い値を得ている。し
かし、この場合でも変調器に本質的な接合容量Cjは全体
の半分以下であり、残りはｎ−InP基板と配線電極間に
よって生ずる本来不要な配線容量とパッド容量である。
またこの変調器の素子長は約100μｍであり、スイッチ
の特性から考えて、これ以上の接合容量の大幅な低減は
困難であり、更にｎ−InP基板のような導電性の基板を
用いているために配線容量、パッド容量をこれ以上下げ
ることもまた困難である。従って従来の構造の光変調器
では、変調帯域は高々20〜25GHzであり、将来の超高速
光変調器（帯域≧50GHz）への適用は困難である。また
変調器と半導体レーザを集積した例として、雙田らによ
り、アイオーオーシ（IOOC'89）テクニカルダイジェス
ト20PDB−５（1989年）に記載されている。これはｎ−I
nP基板上にDFB−LDとフランツケルディッシュ効果によ
る光吸収を利用した変調器を集積したもので、LD及び変
調器の光導波路の両側を高抵抗InPで埋め込んだもので
ある。しかし導電性基板を用いているため寄生容量が大
きく、それを低減するために電極パッドの下にポリイミ
ド層を入れている。その結果素子容量0.55pF、変調帯域
10GHz程度を得ている。
（発明が解決しようとする課題） 従来例では、導電性基板を用いているため素子容量の
低減に限界があり、変調帯域として変調器で25GHz程
度、レーザとの集積型変調器では10GHz程度と限られて
いた。これは導電性基板に形成された電極と、メサスト
ライプ及び高抵抗層の上に形成されたもう一方の電極の
間の高抵抗層の厚さがストライプ状のメサの両側で２〜
３μｍしかないため、素子容量が0.5pFに以下にできな
いためである。この厚さを大きくすることにより素子容
量を低減できるが、メサの高さには製作上の点から限界
があった。
低減に限界があり、変調帯域として変調器で25GHz程
度、レーザとの集積型変調器では10GHz程度と限られて
いた。これは導電性基板に形成された電極と、メサスト
ライプ及び高抵抗層の上に形成されたもう一方の電極の
間の高抵抗層の厚さがストライプ状のメサの両側で２〜
３μｍしかないため、素子容量が0.5pFに以下にできな
いためである。この厚さを大きくすることにより素子容
量を低減できるが、メサの高さには製作上の点から限界
があった。
本発明の目的は素子容量を下げることにより超高速変
調が可能な広帯域な光変調器、集積型光変調器と光検出
器を提供することにある。更にそれらが歩留り良く均一
性良く得られる製造方法を提供することにある。
調が可能な広帯域な光変調器、集積型光変調器と光検出
器を提供することにある。更にそれらが歩留り良く均一
性良く得られる製造方法を提供することにある。
（課題を解決するための手段） 本発明の光変調器は高抵抗半導体基板上に低キャリア
濃度であるＩ層を半導体光導波路層とするPIN構造を備
えたストライプ状のメサと該ストライプ状のメサの両側
面の高抵抗層と前記半導体光導波路層に電界を印加する
手段とを備えることを特徴とする。また本発明の集積型
光変調器は上述の光変調器とモノリシックに半導体レー
ザを集積し、半導体レーザの発振光と光変調器の導波路
が光学的に結合するよう配置し、光変調器に印加する電
界強度により、半導体レーザからの光強度を変調できる
ようにしたことを特徴とする。
濃度であるＩ層を半導体光導波路層とするPIN構造を備
えたストライプ状のメサと該ストライプ状のメサの両側
面の高抵抗層と前記半導体光導波路層に電界を印加する
手段とを備えることを特徴とする。また本発明の集積型
光変調器は上述の光変調器とモノリシックに半導体レー
ザを集積し、半導体レーザの発振光と光変調器の導波路
が光学的に結合するよう配置し、光変調器に印加する電
界強度により、半導体レーザからの光強度を変調できる
ようにしたことを特徴とする。
また本発明の光検出器は前記光変調器と構成は同じで
あるがＩ層を光吸収層となるよう検出する光より禁制帯
幅の狭い半導体で構成し、光電流を検知するための電極
を備えることを特徴とする。また本発明の製造方法は部
分的にストライプ状の第一導電型のバッファ層を有し表
面が平坦な高抵抗半導体基板上に少なくとも第一導電型
半導体層、ｉ型半導体層、第二導電型半導体層を含む半
導体多層を形成する工程と、前記バッファ層と前記高抵
抗基板の一方の境界に沿ったストライプ状のマスクを前
記半導体多層上に形成する工程とこのマスクを用いてメ
サストライプの一方の側では前記高抵抗基板、他方の側
ではバッファ層を露出するようエッチングしメサストラ
イプを形成する工程と、前記メサストライプの両側面に
高抵抗層を形成しほぼ平坦な表面とする工程と、前記高
抵抗層の一部を除去し露出した前記バッファ層の上に第
１の電極を形成し、前記メサストライプを含む領域の上
に第２の電極を形成する工程、とを備えることを特徴と
する。
あるがＩ層を光吸収層となるよう検出する光より禁制帯
幅の狭い半導体で構成し、光電流を検知するための電極
を備えることを特徴とする。また本発明の製造方法は部
分的にストライプ状の第一導電型のバッファ層を有し表
面が平坦な高抵抗半導体基板上に少なくとも第一導電型
半導体層、ｉ型半導体層、第二導電型半導体層を含む半
導体多層を形成する工程と、前記バッファ層と前記高抵
抗基板の一方の境界に沿ったストライプ状のマスクを前
記半導体多層上に形成する工程とこのマスクを用いてメ
サストライプの一方の側では前記高抵抗基板、他方の側
ではバッファ層を露出するようエッチングしメサストラ
イプを形成する工程と、前記メサストライプの両側面に
高抵抗層を形成しほぼ平坦な表面とする工程と、前記高
抵抗層の一部を除去し露出した前記バッファ層の上に第
１の電極を形成し、前記メサストライプを含む領域の上
に第２の電極を形成する工程、とを備えることを特徴と
する。
部分的にストライプ状の第一導電型のバッファ層を有
し、表面が平坦な高抵抗半導体基板を形成する方法の一
つは高抵抗半導体基板にストライプ状の溝を形成し、選
択的に溝の中に第一導電型バッファ層を形成する方法に
よる。二つめは高抵抗基板にストライプ状の溝を形成
し、全面に第一導電型のバッファ層を形成し、溝を平坦
に埋めるようにフォトレジストを塗布し、次に気相エッ
チングにより、溝の部分を除いて高抵抗基板が露出する
までエッチングする方法による。三つめは高抵抗基板に
ストライプ状に第一導電型の不純物をイオン注入又は拡
散により導入する方法による。四つめは高抵抗基板上に
第一導電型の半導体層を全面に形成し、ストライプ状の
部分を除いて第一導電型バッファ層を高抵抗化するイオ
ンを注入する方法による。
し、表面が平坦な高抵抗半導体基板を形成する方法の一
つは高抵抗半導体基板にストライプ状の溝を形成し、選
択的に溝の中に第一導電型バッファ層を形成する方法に
よる。二つめは高抵抗基板にストライプ状の溝を形成
し、全面に第一導電型のバッファ層を形成し、溝を平坦
に埋めるようにフォトレジストを塗布し、次に気相エッ
チングにより、溝の部分を除いて高抵抗基板が露出する
までエッチングする方法による。三つめは高抵抗基板に
ストライプ状に第一導電型の不純物をイオン注入又は拡
散により導入する方法による。四つめは高抵抗基板上に
第一導電型の半導体層を全面に形成し、ストライプ状の
部分を除いて第一導電型バッファ層を高抵抗化するイオ
ンを注入する方法による。
（作用） 本発明は高抵抗半導体基板を用い、更にPIN構造光導
波路を高抵抗層で埋め込むことにより、光変調器、集積
型光変調器あるいは光検出器の実際の動作とは無関係な
部分の容量を極力下げることにより、素子全体の容量を
低減し、その光変調器や光検出器の広帯域化を可能とし
たものである。
波路を高抵抗層で埋め込むことにより、光変調器、集積
型光変調器あるいは光検出器の実際の動作とは無関係な
部分の容量を極力下げることにより、素子全体の容量を
低減し、その光変調器や光検出器の広帯域化を可能とし
たものである。
一般に容量ＣはＣ＝εＳε0S/dで表すことが出来る。
ここではεＳは比誘電率、ε０は真空の誘電率、Ｓは電
極面積（またはpn接合面積）、ｄは電極間距離（または
空乏層厚）である。従来例の項でも述べたが、素子全体
の容量Ctは接合容量Cj、配線容量Ci、パッド容量Cpによ
り、Ct＝Cj＋Ci＋Cpで表される。接合容量Cjは光変調器
の静特性に影響を及ぼすため、それを劣化させない程度
に設計し、導波路幅２μｍ、導波路長100μｍ、空乏層
厚0.3μｍとすると接合容量Cjは約74fFとなる。残りの
配線容量Ci、パッド容量Cpは光変調器の広帯域化のため
には低減するのが望ましい。本発明によれば、高抵抗半
導体基板及び半導体あるいは誘電体の高抵抗層埋め込み
構造を用いることにより、電極間距離ｄを約100μｍ程
度と従来より長くすることができ、従来の導電性基板を
用い、パッド部の下だけをポリイミドなどの誘電体で埋
め込んだ構造（ｄ＝２〜３μｍ、εＳ〜３）に比べて約
1/10、パッド部の下のみを半導体の高抵抗層で埋め込ん
だ構造（ｄ＝２〜３μｍ、εＳ〜12）に比べて約1/30程
度まで、配線容量Ci、パッド容量Cpを低減することが出
来る。その結果、素子全体の容量Ctはほぼ接合容量Cjに
よって決まり、光変調器の広帯域化を図ることが出来
る。
ここではεＳは比誘電率、ε０は真空の誘電率、Ｓは電
極面積（またはpn接合面積）、ｄは電極間距離（または
空乏層厚）である。従来例の項でも述べたが、素子全体
の容量Ctは接合容量Cj、配線容量Ci、パッド容量Cpによ
り、Ct＝Cj＋Ci＋Cpで表される。接合容量Cjは光変調器
の静特性に影響を及ぼすため、それを劣化させない程度
に設計し、導波路幅２μｍ、導波路長100μｍ、空乏層
厚0.3μｍとすると接合容量Cjは約74fFとなる。残りの
配線容量Ci、パッド容量Cpは光変調器の広帯域化のため
には低減するのが望ましい。本発明によれば、高抵抗半
導体基板及び半導体あるいは誘電体の高抵抗層埋め込み
構造を用いることにより、電極間距離ｄを約100μｍ程
度と従来より長くすることができ、従来の導電性基板を
用い、パッド部の下だけをポリイミドなどの誘電体で埋
め込んだ構造（ｄ＝２〜３μｍ、εＳ〜３）に比べて約
1/10、パッド部の下のみを半導体の高抵抗層で埋め込ん
だ構造（ｄ＝２〜３μｍ、εＳ〜12）に比べて約1/30程
度まで、配線容量Ci、パッド容量Cpを低減することが出
来る。その結果、素子全体の容量Ctはほぼ接合容量Cjに
よって決まり、光変調器の広帯域化を図ることが出来
る。
また、高抵抗基板上に形成し、高抵抗層で埋めこんだ
PIN構造をもつ光導波路を半導体レーザとも構造的に類
似の点が多く、同様な構成で光変調器と半導体レーザの
集積素子への適用も容易であり、レーザとの集積型光変
調器としての超高速化も実現可能である。
PIN構造をもつ光導波路を半導体レーザとも構造的に類
似の点が多く、同様な構成で光変調器と半導体レーザの
集積素子への適用も容易であり、レーザとの集積型光変
調器としての超高速化も実現可能である。
また、本発明による光変調器の構造において、光導波
路層の組成を光源の波長より長いバンドギャップ波長を
もつ組成とし、光導波路層で吸収された光によるフォト
カレントをｐ側電極、ｎ側電極から検出することで、導
波型の光検出器として用いることができる。この場合も
先に示したように、素子の容量を非常に低減できるの
で、超広帯域の光検出器が得られる。
路層の組成を光源の波長より長いバンドギャップ波長を
もつ組成とし、光導波路層で吸収された光によるフォト
カレントをｐ側電極、ｎ側電極から検出することで、導
波型の光検出器として用いることができる。この場合も
先に示したように、素子の容量を非常に低減できるの
で、超広帯域の光検出器が得られる。
また本発明の光変調器及び光検出器の高抵抗基板を用
いたことによる効果を十分に引き出すためにｐ型電極の
下に高抵抗層、高抵抗基板をはさんで対向する位置にｎ
型電極があってはならない。容量を小さくするためにメ
サストライプをはさんで片側にｐ型電極他方の側にｎ型
電極を形成する必要がある。この構造はメサエッチング
を２回に分けて片側ずつエッチングすることで実現でき
るが、製作工程が複雑となる。本発明の製造方法によれ
ば自動的に形成できる。即ち、表面の一部にストライプ
状の第一導電型の半導体バッファ層を有する高抵抗基板
のその第一導電型バッファ層のストライプの端部の上に
PIN構造を備えたメサストライプをエッチングにより形
成する。エッチング深さとメサ幅を適当に設定すること
により、自動的にメサストライプの一方の側では前記高
抵抗基板、他方では第一導電型バッファ層が露出するよ
うにできる。このように一度のエッチングでストライプ
の片側にのみ導電層を形成できる。メサの両側に高抵抗
層を形成し、ほぼ平坦な表面とし、前記高抵抗層の一部
を除いて前記バッファ層を露出させ、ここに第一の電極
を形成し、メサストライプ及び高抵抗層の一部に第二の
電極を形成することにより本発明光変調器あるいは光検
出器が得られる。この製造方法では一度のメサエッチン
グでよいため工程が容易で歩留り、均一性良く作ること
ができる。また高抵抗基板の一部にストライプ状の第一
導電型バッファ層を形成する方法は選択成長また半導体
層とレジストに対する等速エッチングの気相エッチング
を用いて形成できる。あるいは高抵抗基板のそのバッフ
ァ層部となる部分へ拡散又はイオン注入により第一導電
型不純物を導入することによりストライプ状のバッファ
層を形成してもよいし、また逆に高抵抗基板に第一導電
型バッファ層を形成し、その後、プロトン注入によりス
トライプ状の部分を除いてバッファ層を高抵抗化しても
よい。いずれの方法でも、容易に歩留り良く、ストライ
プ状の導電型バッファ層を有する高抵抗基板が得られ
る。
いたことによる効果を十分に引き出すためにｐ型電極の
下に高抵抗層、高抵抗基板をはさんで対向する位置にｎ
型電極があってはならない。容量を小さくするためにメ
サストライプをはさんで片側にｐ型電極他方の側にｎ型
電極を形成する必要がある。この構造はメサエッチング
を２回に分けて片側ずつエッチングすることで実現でき
るが、製作工程が複雑となる。本発明の製造方法によれ
ば自動的に形成できる。即ち、表面の一部にストライプ
状の第一導電型の半導体バッファ層を有する高抵抗基板
のその第一導電型バッファ層のストライプの端部の上に
PIN構造を備えたメサストライプをエッチングにより形
成する。エッチング深さとメサ幅を適当に設定すること
により、自動的にメサストライプの一方の側では前記高
抵抗基板、他方では第一導電型バッファ層が露出するよ
うにできる。このように一度のエッチングでストライプ
の片側にのみ導電層を形成できる。メサの両側に高抵抗
層を形成し、ほぼ平坦な表面とし、前記高抵抗層の一部
を除いて前記バッファ層を露出させ、ここに第一の電極
を形成し、メサストライプ及び高抵抗層の一部に第二の
電極を形成することにより本発明光変調器あるいは光検
出器が得られる。この製造方法では一度のメサエッチン
グでよいため工程が容易で歩留り、均一性良く作ること
ができる。また高抵抗基板の一部にストライプ状の第一
導電型バッファ層を形成する方法は選択成長また半導体
層とレジストに対する等速エッチングの気相エッチング
を用いて形成できる。あるいは高抵抗基板のそのバッフ
ァ層部となる部分へ拡散又はイオン注入により第一導電
型不純物を導入することによりストライプ状のバッファ
層を形成してもよいし、また逆に高抵抗基板に第一導電
型バッファ層を形成し、その後、プロトン注入によりス
トライプ状の部分を除いてバッファ層を高抵抗化しても
よい。いずれの方法でも、容易に歩留り良く、ストライ
プ状の導電型バッファ層を有する高抵抗基板が得られ
る。
（実施例） 第１図は、本発明による請求項１の第１の実施例を示
す斜視図であり、第２図は第１の実施例の光変調器の製
造工程を示すストライプ方向に垂直な断面図である。材
料系としては、InGaAsP/InP系を用いDH構造の導波路に
つき説明するが、材料、構造はこれに限定されるもので
はなく、InGaAs/InAlAs系、GaAs/AlGaAs系の材料、更に
MQW構造などを用いてもよい。
す斜視図であり、第２図は第１の実施例の光変調器の製
造工程を示すストライプ方向に垂直な断面図である。材
料系としては、InGaAsP/InP系を用いDH構造の導波路に
つき説明するが、材料、構造はこれに限定されるもので
はなく、InGaAs/InAlAs系、GaAs/AlGaAs系の材料、更に
MQW構造などを用いてもよい。
まず第１図及び第２図を用いて本発明の第１の実施例
に示した光変調器の製造方法について説明する。高抵抗
InP基板１上にn+−InPバッファ層２を0.5μｍ、ｉ−InG
aAsP（バンドギャップ波長1.475μｍ）光導波路層３を
0.3μｍ、p+−InPクラッド層４を1.2μmMOVPE法により
順次成長し、導波路形成のためストライプ状のSiO2マス
ク10を通常のフォトリングラフィー法により形成する。
この時のストライプの幅は２μｍである。さらにｎ側電
極取り出しのため、ストライプを境に片側にのみ全面に
レジストマスク11をかける。この状態が第２図（ａ）に
示されている。これらのマスクを用い、レジストマスク
11がない側をエッチングにより落とし、n+−InP層２と
ほぼ同じ厚さ0.5μｍの段差を予めつけておくと第２図
（ｂ）に示すようになる。レジストマスク11を剥離後、
先に形成しておいたSiO2ストライプマスク10を用いて３
次元導波路形成のためのエッチングを行う。この時のエ
ッチングの深さを1.6μｍ程度とすると、先程つけた段
差のために、ストライプの一方では高抵抗InP基板１
が、反対側ではn+−InPバッファ層２が表面に露出す
る。第２図（ｃ）である。つぎにSiO2ストライプマスク
10をそのまま選択成長用のマスクとして用い、メサスト
ライプの両側をFeドープ高抵抗InP埋め込み層５により
選択的に埋め込むと第２図（ｄ）のようになる。SiO2ス
トライプマスク10を剥離後、メサストライプの上及びn+
−InPバッファ層２がない側、即ち高抵抗InP基板１上に
直接高抵抗InP埋め込み層５がある側に第１図のように
加工したｐ側電極６を形成し、最後にｐ側電極６と反対
側の高抵抗InP埋め込み層５の一部をエッチングによりn
+−InPバッファ層２が表面にでるまで落し、その部分に
ｎ側電極７を形成することにより第１図または第２図
（ｅ）に示す構造が完成する。ｎ側電極７とｐ側電極６
の距離は約100μｍとした。基板は研磨により約100μｍ
とし、素子長はへき開により100μｍとする。この時ｐ
側電極６の面積ストライプ部で100μｍ×２μｍ、配線
部で10μｍ×20μｍ、パッド部で100μｍ×100μｍであ
る。このように電極金属をストライプ部、パッド部及び
それを結ぐ配線部と分けて、面積を小さくすることで容
量を小さくできる。
に示した光変調器の製造方法について説明する。高抵抗
InP基板１上にn+−InPバッファ層２を0.5μｍ、ｉ−InG
aAsP（バンドギャップ波長1.475μｍ）光導波路層３を
0.3μｍ、p+−InPクラッド層４を1.2μmMOVPE法により
順次成長し、導波路形成のためストライプ状のSiO2マス
ク10を通常のフォトリングラフィー法により形成する。
この時のストライプの幅は２μｍである。さらにｎ側電
極取り出しのため、ストライプを境に片側にのみ全面に
レジストマスク11をかける。この状態が第２図（ａ）に
示されている。これらのマスクを用い、レジストマスク
11がない側をエッチングにより落とし、n+−InP層２と
ほぼ同じ厚さ0.5μｍの段差を予めつけておくと第２図
（ｂ）に示すようになる。レジストマスク11を剥離後、
先に形成しておいたSiO2ストライプマスク10を用いて３
次元導波路形成のためのエッチングを行う。この時のエ
ッチングの深さを1.6μｍ程度とすると、先程つけた段
差のために、ストライプの一方では高抵抗InP基板１
が、反対側ではn+−InPバッファ層２が表面に露出す
る。第２図（ｃ）である。つぎにSiO2ストライプマスク
10をそのまま選択成長用のマスクとして用い、メサスト
ライプの両側をFeドープ高抵抗InP埋め込み層５により
選択的に埋め込むと第２図（ｄ）のようになる。SiO2ス
トライプマスク10を剥離後、メサストライプの上及びn+
−InPバッファ層２がない側、即ち高抵抗InP基板１上に
直接高抵抗InP埋め込み層５がある側に第１図のように
加工したｐ側電極６を形成し、最後にｐ側電極６と反対
側の高抵抗InP埋め込み層５の一部をエッチングによりn
+−InPバッファ層２が表面にでるまで落し、その部分に
ｎ側電極７を形成することにより第１図または第２図
（ｅ）に示す構造が完成する。ｎ側電極７とｐ側電極６
の距離は約100μｍとした。基板は研磨により約100μｍ
とし、素子長はへき開により100μｍとする。この時ｐ
側電極６の面積ストライプ部で100μｍ×２μｍ、配線
部で10μｍ×20μｍ、パッド部で100μｍ×100μｍであ
る。このように電極金属をストライプ部、パッド部及び
それを結ぐ配線部と分けて、面積を小さくすることで容
量を小さくできる。
次にこの第１の実施例の光変調器の動作について説明
する。最初に静特性について述べる。入射光８の波長は
光通信用の1.55μｍとする。ｐ側電極６とｎ側電極７の
間に逆バイアス電圧が印加されていないときは、入射光
８はそのまま出射光９として出力される。この時の伝搬
損失は、素子長100μｍ、入射光と光導波路層のバンド
ギャップとの波長差が75nmであることにより、約1.5dB
と小さな値である。ｐ側電極６とｎ側電極７の間に逆バ
イアス電圧が印加され、ｉ−InGaAsPガイド層３に電界
が印加されると、フランツ・ケルディッシュ効果により
入射８はｉ−InGaAsP光導波路層３を伝搬中に吸収を受
け出射光９は出力されない。この時の消光比は電圧3Vで
10dB以上と良好な特性が得られている。次に変調特性に
ついて述べる。作用の項でも述べた様に、電界効果を用
いた変調器の帯域は素子の容量Ｃによりほぼ決定されΔ
ｆ＝1/（πCR）で表される。実施例の場合、半導体の非
誘電率を12.5として計算すると、接合容量Cjは74fF、配
線容量Ci及びパッド容量Cpは12fFであり、素子全体の容
量は86fFである。従って、本発明による高抵抗基板を使
用することにより、変調速度を決定する素子容量の値を
従来に比べ数分の１から1/10程度に低減でき、変調帯域
として74GHzが得られ、超高速変調が可能な変調器が得
られる。
する。最初に静特性について述べる。入射光８の波長は
光通信用の1.55μｍとする。ｐ側電極６とｎ側電極７の
間に逆バイアス電圧が印加されていないときは、入射光
８はそのまま出射光９として出力される。この時の伝搬
損失は、素子長100μｍ、入射光と光導波路層のバンド
ギャップとの波長差が75nmであることにより、約1.5dB
と小さな値である。ｐ側電極６とｎ側電極７の間に逆バ
イアス電圧が印加され、ｉ−InGaAsPガイド層３に電界
が印加されると、フランツ・ケルディッシュ効果により
入射８はｉ−InGaAsP光導波路層３を伝搬中に吸収を受
け出射光９は出力されない。この時の消光比は電圧3Vで
10dB以上と良好な特性が得られている。次に変調特性に
ついて述べる。作用の項でも述べた様に、電界効果を用
いた変調器の帯域は素子の容量Ｃによりほぼ決定されΔ
ｆ＝1/（πCR）で表される。実施例の場合、半導体の非
誘電率を12.5として計算すると、接合容量Cjは74fF、配
線容量Ci及びパッド容量Cpは12fFであり、素子全体の容
量は86fFである。従って、本発明による高抵抗基板を使
用することにより、変調速度を決定する素子容量の値を
従来に比べ数分の１から1/10程度に低減でき、変調帯域
として74GHzが得られ、超高速変調が可能な変調器が得
られる。
第３図は、本発明による光変調器の第２の実施例を示
す斜視図であり、第４図は第２の実施例の光変調器の製
造工程を示す図である。
す斜視図であり、第４図は第２の実施例の光変調器の製
造工程を示す図である。
まず第３図及び第４図を用いて本発明の第２の実施例
の製作は方法について説明する。高抵抗InP基板21上にn
+−InPバッファ層22を1.0μｍ、ｉ−InGaAsP（バンドギ
ャップ波長1.475μｍ）光導波路層23を0.3μｍ、p+−In
Pクラッド層24を1.2μmMOVPE法により順次成長し、導波
路形成のためストライプ状のSiO2マスク31を通常のフォ
トリソグラフィー法により形成する。この時のストライ
プの幅は２μｍである。SiOストライプマスク31を用い
てエッチングを行ない、第４図（ａ）に示すように３次
元導波路を形成する。この時のエッチングの深さを1.8
μｍ程度とすることにより、n+−InPバッファ層22を表
面に露出させる。つぎにSiO2ストライプマスク31をその
まま選択成長用のマスクとして用い、メサストライプの
両側を高抵抗InP埋め込み層25により選択的に埋め込
む。SiO2ストライプマスク31を剥離後、幅20μｍのSiO2
ストライプマスク32を先ほどのメサストライプを覆うよ
うに形成し、SiO2ストライプマスク32を用いて高抵抗In
P埋め込み層25及び、n+−InPバッファ層22がわずかにエ
ッチングされる程度まで約２μｍエッチングし、幅広の
メサストライプを形成する。これが第４図（ｂ）であ
る。このメサストライプを含み片側のみをSiO2マスク33
で覆い、反対側を高抵抗InP基板21が露出するまでエッ
チングする。これが第４図（ｃ）である。SiO2マスク33
を剥離後、p+−InPクラッド層24が露出しているメサス
トライプの上及びn+−InPバッファ層22がない側にSiO2
パッシベーション膜28を介してｐ側電極26を形成し、最
後にｐ側電極26と反対側のn+−InPバッファ層22が表面
にでている部分にｎ側電極27を形成する。このようにし
て第３図または第４図（ｄ）に示す構造が完成する。第
１の実施例と同様に、基板は研磨により約100μｍと
し、素子長はへき開により100μｍとする。また、ｐ側
電極はストライプ部で100μｍ×２μｍ、配線部で10μ
ｍ×20μｍ、バッド部で100μｍ×100μｍである。
の製作は方法について説明する。高抵抗InP基板21上にn
+−InPバッファ層22を1.0μｍ、ｉ−InGaAsP（バンドギ
ャップ波長1.475μｍ）光導波路層23を0.3μｍ、p+−In
Pクラッド層24を1.2μmMOVPE法により順次成長し、導波
路形成のためストライプ状のSiO2マスク31を通常のフォ
トリソグラフィー法により形成する。この時のストライ
プの幅は２μｍである。SiOストライプマスク31を用い
てエッチングを行ない、第４図（ａ）に示すように３次
元導波路を形成する。この時のエッチングの深さを1.8
μｍ程度とすることにより、n+−InPバッファ層22を表
面に露出させる。つぎにSiO2ストライプマスク31をその
まま選択成長用のマスクとして用い、メサストライプの
両側を高抵抗InP埋め込み層25により選択的に埋め込
む。SiO2ストライプマスク31を剥離後、幅20μｍのSiO2
ストライプマスク32を先ほどのメサストライプを覆うよ
うに形成し、SiO2ストライプマスク32を用いて高抵抗In
P埋め込み層25及び、n+−InPバッファ層22がわずかにエ
ッチングされる程度まで約２μｍエッチングし、幅広の
メサストライプを形成する。これが第４図（ｂ）であ
る。このメサストライプを含み片側のみをSiO2マスク33
で覆い、反対側を高抵抗InP基板21が露出するまでエッ
チングする。これが第４図（ｃ）である。SiO2マスク33
を剥離後、p+−InPクラッド層24が露出しているメサス
トライプの上及びn+−InPバッファ層22がない側にSiO2
パッシベーション膜28を介してｐ側電極26を形成し、最
後にｐ側電極26と反対側のn+−InPバッファ層22が表面
にでている部分にｎ側電極27を形成する。このようにし
て第３図または第４図（ｄ）に示す構造が完成する。第
１の実施例と同様に、基板は研磨により約100μｍと
し、素子長はへき開により100μｍとする。また、ｐ側
電極はストライプ部で100μｍ×２μｍ、配線部で10μ
ｍ×20μｍ、バッド部で100μｍ×100μｍである。
次にこの第２の実施例の光変調器の動作について説明
する。ｉ−InGaAsP光導波路23の組成及び層厚などの第
１の実施例と同一なため、静特性に関しても同様な結果
が得られ、波長1.55μｍの入射光29に対して、出射光30
の伝搬損失は、約1.5dBと小さく、更にｐ側電極26とｎ
側電極27の間に逆バイアス電圧が印加された時の消光比
は電圧3Vで10dB以上と良好な特性である。また変調特性
については、第１の実施例とは製造工程が異なるため、
配線部、パッド部の構造の違いにより素子容量も92fFと
多少異なり、従って変調帯域69GHzとなる。第１の実施
例に比べ帯域は多少狭いが、この程度は基板研磨の厚
さ、パッド部の面積の変更により十分改善可能な範囲で
あり、本発明による第２の実施例においても同様に、50
GHz以上の帯域を持つ超高速変調器が得られる。
する。ｉ−InGaAsP光導波路23の組成及び層厚などの第
１の実施例と同一なため、静特性に関しても同様な結果
が得られ、波長1.55μｍの入射光29に対して、出射光30
の伝搬損失は、約1.5dBと小さく、更にｐ側電極26とｎ
側電極27の間に逆バイアス電圧が印加された時の消光比
は電圧3Vで10dB以上と良好な特性である。また変調特性
については、第１の実施例とは製造工程が異なるため、
配線部、パッド部の構造の違いにより素子容量も92fFと
多少異なり、従って変調帯域69GHzとなる。第１の実施
例に比べ帯域は多少狭いが、この程度は基板研磨の厚
さ、パッド部の面積の変更により十分改善可能な範囲で
あり、本発明による第２の実施例においても同様に、50
GHz以上の帯域を持つ超高速変調器が得られる。
ここに示した第１、第２の実施例における光変調器の
素子長、導波路幅、パッド部の面積等はあくまでも一例
であって、これに限るものではない。また、各層の構造
に関しても、ｎ側のバッファ層をInP層とInGaAsP層に分
け一方をエッチングストップ層として用いること、また
ｐ側のInPクラッド層の上にInGaAsPキャップ層を設ける
こと、等の応用も十分適用可能である。
素子長、導波路幅、パッド部の面積等はあくまでも一例
であって、これに限るものではない。また、各層の構造
に関しても、ｎ側のバッファ層をInP層とInGaAsP層に分
け一方をエッチングストップ層として用いること、また
ｐ側のInPクラッド層の上にInGaAsPキャップ層を設ける
こと、等の応用も十分適用可能である。
また第１、第２の実施例に於ては、導波路のストライ
プの両側を高抵抗のInP層で埋め込んでいるが、この部
分にポリイミドなどの誘電体材料を用いても光変調器と
して得られる効果はほとんど同様で、素子容量の低減に
より超高速変調が可能な光変調器が得られる。
プの両側を高抵抗のInP層で埋め込んでいるが、この部
分にポリイミドなどの誘電体材料を用いても光変調器と
して得られる効果はほとんど同様で、素子容量の低減に
より超高速変調が可能な光変調器が得られる。
第５図は高抵抗半導体基板上に形成した半導体レーザ
（LD）と変調器を集積した請求項２の集積型光変調器の
実施例を示す図であり、（ａ）には光の伝搬方向の断面
図、（ｂ）にはＡ−Ａ′間の断面図、（ｃ）にはＢ−
Ｂ′間の断面図を示した。まずこの集積素子の製造方法
を第５図を用いて簡単に述べる。部分的にグレーティン
グを持つ高抵抗InP基板41上にn+−InGaAsP（バンドギャ
ップ波長1.2μｍ）バッファ層42を0.5μｍ、ｉ−InGaAs
P（バンドギャップ波長1.55μｍ）活性層43を0.3μｍを
MOVPE法によって成長した後、グレーティング上のｉ−I
nGaAsP活性層43だけを残し、他の部分をn+−InGaAsPバ
ッファ層42が露出するまでSiO2マスクを用い部分的にエ
ッチングし、エッチングされた部分に選択的にｉ−InGa
AsP（バンドギャップ波長1.475μｍ）光導波路層44を0.
3μｍ成長する。その結果、ｉ−InGaAsP活性層43とｉ−
InGaAsP光導波路44は光学的に縦続きに接続される。SiO
2マスク剥離後、p+−InPクラッド層45を1.2μｍ成長す
る。その後の製造工程は、光変調器の第１の実施例の第
２図（ａ）から（ｄ）までがそのまま適用でき、２回の
エッチング工程により、形成されたメサストライプの両
側の、一方は高抵抗InP基板41が、他方はn+−InGaAsPバ
ッファ層42が露出する形状を作り、それらを高抵抗InP
埋め込み層46で埋め込む。次にLD部と変調器部との電気
的な分離をとるため、深さ１μｍ、長さ10μｍの溝52を
形成する。最後にLD部のｐ側電極47、ｎ側電極48、変調
器部のｐ側電極49、ｎ側電極50それぞれ独立に形成す
る。基板は研磨により約100μｍとし、素子長はへき開
により400μｍとし、そのうちLD部が300μｍ、変調器部
が100μｍである。また、変調器のｐ側電極49の面積は
ストライプ部で100μｍ×２μｍ、配線部で10μｍ×20
μｍ、バッド部で100μｍ×100μｍである。
（LD）と変調器を集積した請求項２の集積型光変調器の
実施例を示す図であり、（ａ）には光の伝搬方向の断面
図、（ｂ）にはＡ−Ａ′間の断面図、（ｃ）にはＢ−
Ｂ′間の断面図を示した。まずこの集積素子の製造方法
を第５図を用いて簡単に述べる。部分的にグレーティン
グを持つ高抵抗InP基板41上にn+−InGaAsP（バンドギャ
ップ波長1.2μｍ）バッファ層42を0.5μｍ、ｉ−InGaAs
P（バンドギャップ波長1.55μｍ）活性層43を0.3μｍを
MOVPE法によって成長した後、グレーティング上のｉ−I
nGaAsP活性層43だけを残し、他の部分をn+−InGaAsPバ
ッファ層42が露出するまでSiO2マスクを用い部分的にエ
ッチングし、エッチングされた部分に選択的にｉ−InGa
AsP（バンドギャップ波長1.475μｍ）光導波路層44を0.
3μｍ成長する。その結果、ｉ−InGaAsP活性層43とｉ−
InGaAsP光導波路44は光学的に縦続きに接続される。SiO
2マスク剥離後、p+−InPクラッド層45を1.2μｍ成長す
る。その後の製造工程は、光変調器の第１の実施例の第
２図（ａ）から（ｄ）までがそのまま適用でき、２回の
エッチング工程により、形成されたメサストライプの両
側の、一方は高抵抗InP基板41が、他方はn+−InGaAsPバ
ッファ層42が露出する形状を作り、それらを高抵抗InP
埋め込み層46で埋め込む。次にLD部と変調器部との電気
的な分離をとるため、深さ１μｍ、長さ10μｍの溝52を
形成する。最後にLD部のｐ側電極47、ｎ側電極48、変調
器部のｐ側電極49、ｎ側電極50それぞれ独立に形成す
る。基板は研磨により約100μｍとし、素子長はへき開
により400μｍとし、そのうちLD部が300μｍ、変調器部
が100μｍである。また、変調器のｐ側電極49の面積は
ストライプ部で100μｍ×２μｍ、配線部で10μｍ×20
μｍ、バッド部で100μｍ×100μｍである。
次にこの実施例の集積型光変調器の動作について説明
する。電極47、48の間に順方向に電流を流すとLDは発振
し、活性層43と光学的に縦続接続されている光導波路44
を通って光出力51が得られる。LDの発振しきい値は50m
A、波長は1.55μｍ、また電極100mAの時の光出力51は5m
Wである。変調器部の電極49、50の間に逆バイアスを印
加すると、光導波路層44を伝搬してる光はフランツケル
ディシュ効果により吸収され変調を受ける。変調器の動
作については第１図に示した実施例と同様であり、既に
説明してあるためここでは省略するが、変調器の帯域は
50GHz以上あり、本発明のLDと変調器を集積した集積型
光変調器は超高速変調が可能な光源として用いることが
できる。
する。電極47、48の間に順方向に電流を流すとLDは発振
し、活性層43と光学的に縦続接続されている光導波路44
を通って光出力51が得られる。LDの発振しきい値は50m
A、波長は1.55μｍ、また電極100mAの時の光出力51は5m
Wである。変調器部の電極49、50の間に逆バイアスを印
加すると、光導波路層44を伝搬してる光はフランツケル
ディシュ効果により吸収され変調を受ける。変調器の動
作については第１図に示した実施例と同様であり、既に
説明してあるためここでは省略するが、変調器の帯域は
50GHz以上あり、本発明のLDと変調器を集積した集積型
光変調器は超高速変調が可能な光源として用いることが
できる。
また第５図においては、InP系の材料を用い、DFBLDと
第１図に示す本発明による変調器の第１の実施例を集積
したものについて示したが集積型光変調器の材料、構
造、製造方法は、この実施例に限るものではないことは
言うまでもない。例えば高出力化のために出力端面に無
反射膜、反射面を高反射面にしてもよい。
第１図に示す本発明による変調器の第１の実施例を集積
したものについて示したが集積型光変調器の材料、構
造、製造方法は、この実施例に限るものではないことは
言うまでもない。例えば高出力化のために出力端面に無
反射膜、反射面を高反射面にしてもよい。
また、請求項３の発明の例しとては第１図、第３図に
示した光変調器の構造において、ｉ−InGaAsPガイド層
の組成を光源の波長より長いバンドギャップ波長をもつ
組成、例えば1.7μｍとし、ガイド層で吸収された光に
よるフォトカレントをｐ側電極、ｎ側電極から検出する
ことで、導波型の光検出器として用いることができる。
構造、製造方法については第１図から第４図を用いて光
変調器の実施例として詳細に説明したものと同様であ
る。この場合素子容量が90fF程度まで低減できるので超
広帯域の光検出器が得られる。
示した光変調器の構造において、ｉ−InGaAsPガイド層
の組成を光源の波長より長いバンドギャップ波長をもつ
組成、例えば1.7μｍとし、ガイド層で吸収された光に
よるフォトカレントをｐ側電極、ｎ側電極から検出する
ことで、導波型の光検出器として用いることができる。
構造、製造方法については第１図から第４図を用いて光
変調器の実施例として詳細に説明したものと同様であ
る。この場合素子容量が90fF程度まで低減できるので超
広帯域の光検出器が得られる。
次に請求項４から８の製造方法について述べる。上記
の実施例ではPIN構造を含むメサストライプを形成する
ために２回のメサエッチングを行った。請求項４〜８の
方法では１度のメサエッチングで所望のメサストライプ
が得られる。
の実施例ではPIN構造を含むメサストライプを形成する
ために２回のメサエッチングを行った。請求項４〜８の
方法では１度のメサエッチングで所望のメサストライプ
が得られる。
第６図及び第７図を用いて請求項４及び５による本発
明の光変調器の第３の実施例の製造方法について述べ
る。第６図はこの製造方法によって得られる光変調器の
構造の斜視図であり、第７図（ａ）（ｂ）（ｃ）（ｄ）
は部分的にストライプ状の第一導電型のバッファ層を有
し表面が平坦な高抵抗半導体基板を製作する工程を示す
断面図である。
明の光変調器の第３の実施例の製造方法について述べ
る。第６図はこの製造方法によって得られる光変調器の
構造の斜視図であり、第７図（ａ）（ｂ）（ｃ）（ｄ）
は部分的にストライプ状の第一導電型のバッファ層を有
し表面が平坦な高抵抗半導体基板を製作する工程を示す
断面図である。
第６図に示した光変調器は部分的にストライプ状のｎ
型のバンドギャップに相当する波長組成1.1μｍのInGaA
sPバッファ層64を含む高抵抗InP基板61上にストライプ
状のバッファ層の端部の位置に下からｎ型InP下クラッ
ド層65、波長組成1.4μｍのアンドープInGaAsP光導波路
66、ｐ型InP上クラッド層67、p+−InGaAsキャップ層68
の多層構造からメサストライプ69を有している。各層の
厚さはバッファ層64が３μｍ、下クラッド層65が0.5μ
ｍ、光導波路66が0.3μｍ、上クラッド層67が1.5μｍ、
キャップ層68が0.5μｍである。メサストライプの幅は
1.5μｍである。メサストライプ69の両側はバッファ層6
4の上の一部を除いてFeをドープした高抵抗InP層70によ
って埋め込まれており、高抵抗層70の上にｐ側電極71
を、また露出したバッファ層64の上にｎ側電極72を有し
ている。光の入出射面に相当する前後の端面には光の反
射を抑制するための無反射コーティングが形成されてい
る。素子長は300μｍである。
型のバンドギャップに相当する波長組成1.1μｍのInGaA
sPバッファ層64を含む高抵抗InP基板61上にストライプ
状のバッファ層の端部の位置に下からｎ型InP下クラッ
ド層65、波長組成1.4μｍのアンドープInGaAsP光導波路
66、ｐ型InP上クラッド層67、p+−InGaAsキャップ層68
の多層構造からメサストライプ69を有している。各層の
厚さはバッファ層64が３μｍ、下クラッド層65が0.5μ
ｍ、光導波路66が0.3μｍ、上クラッド層67が1.5μｍ、
キャップ層68が0.5μｍである。メサストライプの幅は
1.5μｍである。メサストライプ69の両側はバッファ層6
4の上の一部を除いてFeをドープした高抵抗InP層70によ
って埋め込まれており、高抵抗層70の上にｐ側電極71
を、また露出したバッファ層64の上にｎ側電極72を有し
ている。光の入出射面に相当する前後の端面には光の反
射を抑制するための無反射コーティングが形成されてい
る。素子長は300μｍである。
次に本素子の製造方法を第７図を用いて説明する。第
７図（ａ）ではSiO2膜63をエッチングマスクとして高抵
抗InP基板61に深さ３μｍのストライプ状の溝62をケミ
カルエッチングにより形成したのち、同じSiO2膜63をマ
スクとしてｎ−InGaAsPバッファ層64を溝62の中に選択
的にハイドライドVPE法により平坦になるまで形成す
る。第７図（ｂ）ではSiO2膜63を除去したのち全面にｎ
−InP下クラッド層65、アンドープ（ｉ層）InGaAsP光導
波路層66、ｐ−InP上クラッド層67、p+−InGaAsキャッ
プ層68を順にMO−VPE法により結晶成長する。第７図
（ｃ）ではバッファ層64のストライプの端部位置にメサ
ストライプ69をフォトリソグラフィとエッチングにより
形成したのちに、MO−VPE法によりその両側をFeドープI
nP高抵抗ブロック層70で埋め込む。メサストライプ69を
形成する際は、メサ69の幅が1.5μｍとなり、かつメサ6
9の一方の裾において高抵抗基板61が、他方の裾におい
てバッファ層64が露出するようにエッチング深さと幅を
想定して加工する。第７図（ｄ）ではバッファ層64の上
の一部の高抵抗層70だけを、例えばInPのみを選択的に
エッチングするエッチャントであるHClを用いて除去
し、その後キャップ層68及び高抵抗ブロック層70の上に
Ti/Pt/Auからなる電極71を、また露出したバッファ層64
の上にはAuGaNiからなる電極72をそれぞれスパッタ法お
よび熱蒸着法により形成する。そしてへき開により素子
分離された各素子の両端面にSiNxからなる無反射コーテ
ィング膜をスパッタ法により形成する。
７図（ａ）ではSiO2膜63をエッチングマスクとして高抵
抗InP基板61に深さ３μｍのストライプ状の溝62をケミ
カルエッチングにより形成したのち、同じSiO2膜63をマ
スクとしてｎ−InGaAsPバッファ層64を溝62の中に選択
的にハイドライドVPE法により平坦になるまで形成す
る。第７図（ｂ）ではSiO2膜63を除去したのち全面にｎ
−InP下クラッド層65、アンドープ（ｉ層）InGaAsP光導
波路層66、ｐ−InP上クラッド層67、p+−InGaAsキャッ
プ層68を順にMO−VPE法により結晶成長する。第７図
（ｃ）ではバッファ層64のストライプの端部位置にメサ
ストライプ69をフォトリソグラフィとエッチングにより
形成したのちに、MO−VPE法によりその両側をFeドープI
nP高抵抗ブロック層70で埋め込む。メサストライプ69を
形成する際は、メサ69の幅が1.5μｍとなり、かつメサ6
9の一方の裾において高抵抗基板61が、他方の裾におい
てバッファ層64が露出するようにエッチング深さと幅を
想定して加工する。第７図（ｄ）ではバッファ層64の上
の一部の高抵抗層70だけを、例えばInPのみを選択的に
エッチングするエッチャントであるHClを用いて除去
し、その後キャップ層68及び高抵抗ブロック層70の上に
Ti/Pt/Auからなる電極71を、また露出したバッファ層64
の上にはAuGaNiからなる電極72をそれぞれスパッタ法お
よび熱蒸着法により形成する。そしてへき開により素子
分離された各素子の両端面にSiNxからなる無反射コーテ
ィング膜をスパッタ法により形成する。
このようにして得られた第７図に示した半導体光変調
器は、素子容量が0.25pFであり、波長1.55μｍの光を入
力した時の変調帯域として26GHzを得ることができた。
これらの性能は従来の素子の約２倍の改善になってい
る。
器は、素子容量が0.25pFであり、波長1.55μｍの光を入
力した時の変調帯域として26GHzを得ることができた。
これらの性能は従来の素子の約２倍の改善になってい
る。
尚本実施例しではバッファ層64の組成をInGaAsPとし
たが、バッファ層64はｎ−InPからなっていてもよい。
この製造方法では第７図（ｃ）での１回のメサエッチン
グにより、メサストライプの片方は高抵抗基板、他方
は、バッファ層64を露出させることができる。メサエッ
チングが１度で良く、メサエッチング時のフォトリソグ
ラフィも容易に行えるので歩留り、均一性が従来の２倍
に向上した。
たが、バッファ層64はｎ−InPからなっていてもよい。
この製造方法では第７図（ｃ）での１回のメサエッチン
グにより、メサストライプの片方は高抵抗基板、他方
は、バッファ層64を露出させることができる。メサエッ
チングが１度で良く、メサエッチング時のフォトリソグ
ラフィも容易に行えるので歩留り、均一性が従来の２倍
に向上した。
請求項6,7,8はそれぞれ請求項５と同様に部分的にス
トライプ状の第一導電型バッファ層を有し表面が平坦な
高抵抗基板を作る方法に関するものである。第８図は請
求項６の方法を説明する図である。第８図（ａ）では深
さ３μｍの溝73を形成した高抵抗基板61の全面にMO−VP
E法によりｎ−InGaAsPバッファ層64を約３μｍの厚さに
成長させる。その上にフォトレジスト74（例えばヘキス
ト社のAZシリーズ）をスピン塗布すると、フォトレジス
ト74は半導体基板上をほぼ平坦に覆う。第８図（ｂ）で
はその上からリアクティブイオンビームエッチング法
（RIBE）によりフォトレジスト74及び半導体層を等速で
エッチングする。このような等速エッチングは反応ガス
としてAr,O2,HClの混合ガスをもちいて、その混合比を
適当に調整すれば実現できる。エッチングは溝73以外の
領域で高抵抗基板61が露出した時点で終了し、残存レジ
スト74があればそれを除去する。こうして得られた基板
は基板表面の平坦性が良いため後の工程の制御性、歩留
りが良く、また面内均一性も一層良好である。
トライプ状の第一導電型バッファ層を有し表面が平坦な
高抵抗基板を作る方法に関するものである。第８図は請
求項６の方法を説明する図である。第８図（ａ）では深
さ３μｍの溝73を形成した高抵抗基板61の全面にMO−VP
E法によりｎ−InGaAsPバッファ層64を約３μｍの厚さに
成長させる。その上にフォトレジスト74（例えばヘキス
ト社のAZシリーズ）をスピン塗布すると、フォトレジス
ト74は半導体基板上をほぼ平坦に覆う。第８図（ｂ）で
はその上からリアクティブイオンビームエッチング法
（RIBE）によりフォトレジスト74及び半導体層を等速で
エッチングする。このような等速エッチングは反応ガス
としてAr,O2,HClの混合ガスをもちいて、その混合比を
適当に調整すれば実現できる。エッチングは溝73以外の
領域で高抵抗基板61が露出した時点で終了し、残存レジ
スト74があればそれを除去する。こうして得られた基板
は基板表面の平坦性が良いため後の工程の制御性、歩留
りが良く、また面内均一性も一層良好である。
請求項７の発明の製造方法は高抵抗基板の一部分にｎ
型に転換せしめる不純物をイオン注入または拡散する方
法である。イオン注入の場合にはSi+を不純物イオンと
して用いればｎ型の半導体が得られる。拡散による場合
もやはりSiを不純物として用いる。第９図はSi拡散の方
法を説明する図である。第９図（ａ）では高抵抗基板61
の上に部分的にアルモファスSi75を形成し、全面をSiN
膜76で覆う。第９図（ｂ）では約800℃近い高温で熱処
理を行ない、Siを拡散させた後SiN膜76およびアルモフ
ァスSi75を除去する。この一方法で得られる半導体基板
表面は完全に平坦であるため、メサストライプの形成が
請求項5,6の方法よりも容易になる。またDFBレーザ等と
の集積を行う場合に必要な回折格子の製作が容易になる
などの利点を有している。尚ここでは高抵抗半導体をｎ
型に転換させる例を述べたが、バッファ層４はｐ型であ
ってもよく、Siの代わりに、ｐ型不純物であるZnやCd等
を拡散してもよい。但しこの場合は他の全ての半導体層
の導電性を逆にする必要がある。
型に転換せしめる不純物をイオン注入または拡散する方
法である。イオン注入の場合にはSi+を不純物イオンと
して用いればｎ型の半導体が得られる。拡散による場合
もやはりSiを不純物として用いる。第９図はSi拡散の方
法を説明する図である。第９図（ａ）では高抵抗基板61
の上に部分的にアルモファスSi75を形成し、全面をSiN
膜76で覆う。第９図（ｂ）では約800℃近い高温で熱処
理を行ない、Siを拡散させた後SiN膜76およびアルモフ
ァスSi75を除去する。この一方法で得られる半導体基板
表面は完全に平坦であるため、メサストライプの形成が
請求項5,6の方法よりも容易になる。またDFBレーザ等と
の集積を行う場合に必要な回折格子の製作が容易になる
などの利点を有している。尚ここでは高抵抗半導体をｎ
型に転換させる例を述べたが、バッファ層４はｐ型であ
ってもよく、Siの代わりに、ｐ型不純物であるZnやCd等
を拡散してもよい。但しこの場合は他の全ての半導体層
の導電性を逆にする必要がある。
第10図に請求項８の製造方法を説明する図を示す。第
10図（ａ）では高抵抗基板61の上全面にｎ−InPバッフ
ァ層64を約３μｍの厚さに形成する。第10図（ｂ）では
一部分に半導体を高抵抗化せしめるイオンをバッファ層
64の厚さよりも深く注入する。イオンとしてはH+やB+を
用いれば良い。その結果、高抵抗基板61の表面に部分的
にｎ型のバッファ層64を形成できる。この方法は請求項
７の方法よりもバッファ層４の厚さを厚くできる利点を
有している。これはH+やB+といったイオンの方がSi+よ
りらも深く注入できるためである。これによりバッファ
層の設計の自由度が大きくできる。
10図（ａ）では高抵抗基板61の上全面にｎ−InPバッフ
ァ層64を約３μｍの厚さに形成する。第10図（ｂ）では
一部分に半導体を高抵抗化せしめるイオンをバッファ層
64の厚さよりも深く注入する。イオンとしてはH+やB+を
用いれば良い。その結果、高抵抗基板61の表面に部分的
にｎ型のバッファ層64を形成できる。この方法は請求項
７の方法よりもバッファ層４の厚さを厚くできる利点を
有している。これはH+やB+といったイオンの方がSi+よ
りらも深く注入できるためである。これによりバッファ
層の設計の自由度が大きくできる。
本発明の請求項４〜８の製造方法で作成した光変調器
集積型変調器光検出器は、請求項１〜３の実施例で示し
たものと同等の特性が得られる。また歩留り均一性は従
来の２倍向上する。
集積型変調器光検出器は、請求項１〜３の実施例で示し
たものと同等の特性が得られる。また歩留り均一性は従
来の２倍向上する。
以上述べた実施例ではｎ型、ｐ型を入れかえても同様
の効果がある。また光導波路層は多層量子井戸構造であ
ってもよい。また材料はInGaAsP/InPに限らずInGaAs/In
AlAs系やAlGaAs/GaAs系、AlGaInP/GaInP/GaAs系等通常
の半導体レーザや半導体ヘテロ接合検出器で用いられる
材料を使うことができる。また高抵抗層としてFeドープ
InPを用いたがCoやTi等他のドーパントをドープした高
抵抗半導体層でもよいし、ポリイミドのような高抵抗誘
電体を用いてもよい。ポリイミドは半導体と熱膨張係数
が異なるので半導体層にストレスがかかることが考えら
れるが、溝の幅を小さくしてポリイミドの体積を小さく
する等してストレスを低減して使えば信頼性に影響しな
い。半導体レーザのように発熱するものでは高抵抗半導
体の方がより好ましいが、光変調器や光検出器では簡便
に形成できるので有効である。
の効果がある。また光導波路層は多層量子井戸構造であ
ってもよい。また材料はInGaAsP/InPに限らずInGaAs/In
AlAs系やAlGaAs/GaAs系、AlGaInP/GaInP/GaAs系等通常
の半導体レーザや半導体ヘテロ接合検出器で用いられる
材料を使うことができる。また高抵抗層としてFeドープ
InPを用いたがCoやTi等他のドーパントをドープした高
抵抗半導体層でもよいし、ポリイミドのような高抵抗誘
電体を用いてもよい。ポリイミドは半導体と熱膨張係数
が異なるので半導体層にストレスがかかることが考えら
れるが、溝の幅を小さくしてポリイミドの体積を小さく
する等してストレスを低減して使えば信頼性に影響しな
い。半導体レーザのように発熱するものでは高抵抗半導
体の方がより好ましいが、光変調器や光検出器では簡便
に形成できるので有効である。
（発明の効果） 以上詳細に説明したように本発明によれば超高速変調
が可能な光変調器、集積型光変調器や光検出器が得られ
る。また本発明の製造方法によれば歩留りが従来の２倍
に向上する。
が可能な光変調器、集積型光変調器や光検出器が得られ
る。また本発明の製造方法によれば歩留りが従来の２倍
に向上する。
第１図は本発明の光変調器の第１の実施例を示す図であ
り、第２図（ａ）〜（ｅ）はその製造工程を示す図であ
り、第３図は本発明の光変調器の第２の実施例を示す図
であり、第４図（ａ）〜（ｄ）はその製造工程を示す図
であり、第５図は本発明による半導体レーザと光変調器
を集積した集積型光変調器の一実施例を示す図である。 第６図は本発明の光変調器の第３の実施例を示す図であ
る。第７図（ａ）〜（ｄ）はその製造工程を示す図であ
る。第８図、第９図、第10図はそれぞれ部分的に第一導
電型のバッファ層を有する高抵抗基板を製作する工程を
示す図である。 各図において 1,21,41,61は高抵抗基板、2,22,64はバッファ層3,23,4
4,66は光導波路層、4,24,45はクラッド層、5,25,46,70
は高抵抗層、6,265,47,49,71はｐ側電極、7,27,48,50,7
2はｎ側電極、8,29は入射光、9,30は出射光、10,31,32,
33,63はSiO2膜、11,74はフォトレジスト、28はSiO2パッ
シベーション膜、42はn+−InGaAsPクラッド層、43はｉ
−InGaAsP活性層、51は光出力、52,62,73は溝、65は下
クラッド層、67は上クラッド層、68はキャップ層、69は
メサストライプ、75はアモルファスシリコン、76はSiN
膜、である。
り、第２図（ａ）〜（ｅ）はその製造工程を示す図であ
り、第３図は本発明の光変調器の第２の実施例を示す図
であり、第４図（ａ）〜（ｄ）はその製造工程を示す図
であり、第５図は本発明による半導体レーザと光変調器
を集積した集積型光変調器の一実施例を示す図である。 第６図は本発明の光変調器の第３の実施例を示す図であ
る。第７図（ａ）〜（ｄ）はその製造工程を示す図であ
る。第８図、第９図、第10図はそれぞれ部分的に第一導
電型のバッファ層を有する高抵抗基板を製作する工程を
示す図である。 各図において 1,21,41,61は高抵抗基板、2,22,64はバッファ層3,23,4
4,66は光導波路層、4,24,45はクラッド層、5,25,46,70
は高抵抗層、6,265,47,49,71はｐ側電極、7,27,48,50,7
2はｎ側電極、8,29は入射光、9,30は出射光、10,31,32,
33,63はSiO2膜、11,74はフォトレジスト、28はSiO2パッ
シベーション膜、42はn+−InGaAsPクラッド層、43はｉ
−InGaAsP活性層、51は光出力、52,62,73は溝、65は下
クラッド層、67は上クラッド層、68はキャップ層、69は
メサストライプ、75はアモルファスシリコン、76はSiN
膜、である。
Claims (8)
- 【請求項１】高抵抗半導体基板上にＩ層を半導体光導波
路層とするPIN構造を備えたストライプ状のメサと該ス
トライプ状のメサの両側面の高抵抗層と前記半導体光導
波路層に電界を印加する手段とを備えることを特徴とす
る光変調器。 - 【請求項２】請求項１の光変調器において同一高抵抗半
導体基板上に半導体レーザが形成され、該半導体レーザ
の発振光と前記光変調器の光導波路層とが光学的に結合
する位置関係にあることを特徴とする集積型光変調器。 - 【請求項３】高抵抗半導体基板上にＩ層を光吸収層とす
るPIN構造を備えたストライプ状のメサと該ストライプ
状のメサの両側面の高抵抗層と前記光吸収層からの光電
流を検知する手段を備えることを特徴とする光検出器。 - 【請求項４】部分的にストライプ状の第一導電型のバッ
ファ層を有し、表面が平坦な高抵抗半導体基板上に、少
なくとも第一導電型半導体層、ｉ型半導体層、第二導電
型半導体層を順に含む半導体多層を形成する工程と、前
記バッファ層と前記高抵抗基板の一方の境界に沿ったス
トライプ状のマスクを前記半導体多層上に形成する工程
とこのマスクを用いてメサストライプの一方の側では前
記高抵抗基板、他方の側ではバッファ層を露出するよう
エッチングし、メサストライプを形成する工程と、前記
メサストライプの両側面に高抵抗層を形成し、ほぼ平坦
な表面とする工程と、前記高抵抗層の一部を除去し露出
した前記バッファ層の上に第１の電極を形成する工程
と、前記メサストライプの上に第２の電極を形成する工
程、とを備えることを特徴とする光変調器、または集積
型光変調器または光検出器の製造方法。 - 【請求項５】請求項４の部分的にストライプ状の第一導
電型のバッファ層を有し、表面が平坦な高抵抗半導体基
板を作る方法が高抵抗半導体基板上にストライプ状の誘
電体膜を形成する工程と、その誘電体膜をマスクとして
エッチングにより溝を形成する工程と、その誘電体膜を
マスクとして該溝の中に結晶成長により第一導電型バッ
ファ層を表面が平坦になるまで形成する工程と、前記誘
電体膜をエッチングにより除去する工程、とを備えるこ
とを特徴とする請求項４の製造方法。 - 【請求項６】請求項４の部分的にストライプ状の第一導
電型のバッファ層を有し、表面が平坦な高抵抗半導体基
板を作る方法が高抵抗半導体基板上にストライプ状の誘
電体膜を形成する工程とその誘電体膜をマスクとしてエ
ッチングにより溝を形成する工程と、その誘電体膜を除
去する工程と、全面にほぼ均等な厚さの第一導電型バッ
ファ層を形成する工程と、前記バッファ層の上に基板表
面の溝をほぼ平坦に埋めるようにフォトレジストを塗布
する工程と前記フォトレジスト及び半導体に対し等速の
エッチング速度を示す気相エッチング法を用いて前記溝
の部分を除いて高抵抗基板が露出するまで前記フォトレ
ジスト及びバッファ層の一部を除去する工程と、前記溝
に残存するフォトレジストを除去する工程を備えること
を特徴とする請求項４の製造方法。 - 【請求項７】請求項４の部分的にストライプ状の第一導
電型のバッファ層を有し表面が平坦な高抵抗基板を作る
工程が高抵抗基板の前記ストライプ状の部分にのみ第一
導電型となる不純物をイオン注入又は拡散により導入す
る工程を備えることを特徴とする請求項４の製造方法。 - 【請求項８】請求項４の部分的にストライプ状の第一導
電型のバッファ層を有し表面が平坦な高抵抗基板を作る
工程が高抵抗基板上に第一導電型バッファ層を全面に形
成する工程と、部分的に第一導電型バッファ層を高抵抗
化するイオンを注入する工程を備えることを特徴とする
請求項４の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1340101A JP2540964B2 (ja) | 1989-12-27 | 1989-12-27 | 光変調器と集積型光変調器と光検出器及びその製造方法 |
| CA 2033246 CA2033246C (en) | 1989-12-27 | 1990-12-27 | Optical semiconductor device |
| EP90125516A EP0437836B1 (en) | 1989-12-27 | 1990-12-27 | Optical semiconductor device |
| DE69019498T DE69019498T2 (de) | 1989-12-27 | 1990-12-27 | Optische Halbleitervorrichtung. |
| US08/307,036 US5825047A (en) | 1989-12-27 | 1994-09-16 | Optical semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1340101A JP2540964B2 (ja) | 1989-12-27 | 1989-12-27 | 光変調器と集積型光変調器と光検出器及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03198025A JPH03198025A (ja) | 1991-08-29 |
| JP2540964B2 true JP2540964B2 (ja) | 1996-10-09 |
Family
ID=18333729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1340101A Expired - Lifetime JP2540964B2 (ja) | 1989-12-27 | 1989-12-27 | 光変調器と集積型光変調器と光検出器及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2540964B2 (ja) |
| CA (1) | CA2033246C (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8358891B2 (en) | 2007-12-14 | 2013-01-22 | Nec Corporation | Waveguide type optical device |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2726204B2 (ja) * | 1992-09-24 | 1998-03-11 | 日本電信電話株式会社 | 半導体導波路型素子の製造法 |
| JPH11220205A (ja) * | 1998-01-30 | 1999-08-10 | Sharp Corp | 半導体レーザ素子及びその製造方法 |
| JP4828018B2 (ja) * | 2000-11-06 | 2011-11-30 | 三菱電機株式会社 | 光変調器およびその製造方法並びに光半導体装置 |
| JP5363679B2 (ja) * | 2011-03-17 | 2013-12-11 | 日本碍子株式会社 | 光変調素子 |
| JP5906593B2 (ja) * | 2011-06-27 | 2016-04-20 | 富士通株式会社 | 光半導体集積素子の製造方法 |
-
1989
- 1989-12-27 JP JP1340101A patent/JP2540964B2/ja not_active Expired - Lifetime
-
1990
- 1990-12-27 CA CA 2033246 patent/CA2033246C/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8358891B2 (en) | 2007-12-14 | 2013-01-22 | Nec Corporation | Waveguide type optical device |
Also Published As
| Publication number | Publication date |
|---|---|
| CA2033246C (en) | 1995-05-30 |
| JPH03198025A (ja) | 1991-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5825047A (en) | Optical semiconductor device | |
| US5446751A (en) | Optoelectronic device | |
| US6574260B2 (en) | Electroabsorption modulated laser | |
| US5680411A (en) | Integrated monolithic laser-modulator component with multiple quantum well structure | |
| JP3285426B2 (ja) | 半導体光集積素子及びその製造方法 | |
| JP2959902B2 (ja) | 半導体レーザとそれを有する装置とその製造方法 | |
| US6162655A (en) | Method of fabricating an expanded beam optical waveguide device | |
| JP2870632B2 (ja) | 半導体光集積回路およびその製造方法 | |
| JP3284994B2 (ja) | 半導体光集積素子及びその製造方法 | |
| JPH04397B2 (ja) | ||
| JP2540964B2 (ja) | 光変調器と集積型光変調器と光検出器及びその製造方法 | |
| US6574258B2 (en) | Semiconductor laser having an active layer provided between two different conduction types of semiconductor layers, and optical modules and communication systems formed therewith | |
| US4647339A (en) | Production of semiconductor devices | |
| JPH04105383A (ja) | 半導体光集積素子の製造方法 | |
| Tanbun-Ek et al. | DFB lasers integrated with Mach-Zehnder optical modulator fabricated by selective area growth MOVPE technique | |
| US6489177B1 (en) | Modulator-integrated semiconductor laser and method of fabricating the same | |
| EP0509236B1 (en) | Optical device with an optical coupler for effecting light branching/combining and a method for producing the same | |
| Zucker et al. | Interferometric quantum well modulators with gain | |
| JPH06112595A (ja) | 半導体光機能素子の製造方法 | |
| JP2002169132A (ja) | 電界吸収型光変調器およびその製造方法 | |
| CN115280609A (zh) | 光学器件 | |
| JP2605911B2 (ja) | 光変調器及び光検出器 | |
| JP2760276B2 (ja) | 選択成長導波型光制御素子 | |
| Yi-Yan et al. | GaAs/GaAlAs rib waveguide grating filters for λ= 1.5 μm | |
| US20200326476A1 (en) | Semiconductor integrated optical device, and method of fabricating semiconductor integrated optical device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070725 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090725 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100725 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100725 Year of fee payment: 14 |