JP2717994B2 - 電池駆動の携帯型端末装置 - Google Patents
電池駆動の携帯型端末装置Info
- Publication number
- JP2717994B2 JP2717994B2 JP3242059A JP24205991A JP2717994B2 JP 2717994 B2 JP2717994 B2 JP 2717994B2 JP 3242059 A JP3242059 A JP 3242059A JP 24205991 A JP24205991 A JP 24205991A JP 2717994 B2 JP2717994 B2 JP 2717994B2
- Authority
- JP
- Japan
- Prior art keywords
- battery
- cpu
- circuit
- voltage
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Power Sources (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
【０００１】
【産業上の利用分野】本発明は電池駆動による携帯型端
末装置であって、電池引き抜き時の異常処理制御に関す
る。
末装置であって、電池引き抜き時の異常処理制御に関す
る。
【０００２】近年、電子装置が電池で駆動することによ
って携帯が可能となり、用途が急速に広がっている。こ
のような電池で駆動する装置（ハンドヘルドコンピュー
タ，ラップトップコンピュータ，パームトップコンピュ
ータ，等）は使用していないときはできるだけ電源を切
断してバッテリの寿命をのばすことが費用、取扱いの点
から必要とされる。
って携帯が可能となり、用途が急速に広がっている。こ
のような電池で駆動する装置（ハンドヘルドコンピュー
タ，ラップトップコンピュータ，パームトップコンピュ
ータ，等）は使用していないときはできるだけ電源を切
断してバッテリの寿命をのばすことが費用、取扱いの点
から必要とされる。
【０００３】また、電池をしばしば交換するため、この
種の装置では装置動作中に電池が引き抜かれてもデータ
を保証しなければならなくなっている。しかし、何らか
の要因で終結処理が出来なかった場合、電池引き抜きに
よりメモリデータの保証が不可能であることをオペレー
タに通知する必要がある。
種の装置では装置動作中に電池が引き抜かれてもデータ
を保証しなければならなくなっている。しかし、何らか
の要因で終結処理が出来なかった場合、電池引き抜きに
よりメモリデータの保証が不可能であることをオペレー
タに通知する必要がある。
【０００４】
【従来の技術】従来、この種の装置は、動作中の電池引
き抜きに対し動作保証がされてないものが多い。また、
動作中の電池引き抜きを保証する装置では、電池引き抜
きによる電圧低下を検出し、コンデンサ等で電圧が保持
できる短時間の間に終結処理が行なえることを前提とし
て設計されていた。ここで副電池はニッケルカドミウム
電池で再充電可能であり、主電池より充電されて、主電
池が働かないときに回路に電圧を供給する電池であり、
その電圧は回路の動作には不足であるが、回路の状態保
持には充分なものである。
き抜きに対し動作保証がされてないものが多い。また、
動作中の電池引き抜きを保証する装置では、電池引き抜
きによる電圧低下を検出し、コンデンサ等で電圧が保持
できる短時間の間に終結処理が行なえることを前提とし
て設計されていた。ここで副電池はニッケルカドミウム
電池で再充電可能であり、主電池より充電されて、主電
池が働かないときに回路に電圧を供給する電池であり、
その電圧は回路の動作には不足であるが、回路の状態保
持には充分なものである。
【０００５】図４は、従来の携帯用端末装置の構成図で
ある。図にいて、１は制御を行うプロセッサ（以下ＣＰ
Ｕ）、２はプログラム及びデータを格納する記憶装置
（ＲＡＭ／ＲＯＭ）、３はＣＰＵ1 とデータの送受を行
うバス、４は装置の動作クロックを供給するクロック発
生部、５はクロックの発振を制御する発振制御部、７は
主電池9 と副電池11とから電圧を安定化して出力する電
源制御部、９は装置の動作電力を供給する主電池、１０
は電池を引き抜く時外す抑え金具を外すとき信号を送出
する電池引き抜き検出スイッチ、１１は主電池9 が引き
抜かれたとき装置の保持電力を供給する副電池、１３は
装置の動作を停止させるためにオペレータが押下する停
止スイッチである。
ある。図にいて、１は制御を行うプロセッサ（以下ＣＰ
Ｕ）、２はプログラム及びデータを格納する記憶装置
（ＲＡＭ／ＲＯＭ）、３はＣＰＵ1 とデータの送受を行
うバス、４は装置の動作クロックを供給するクロック発
生部、５はクロックの発振を制御する発振制御部、７は
主電池9 と副電池11とから電圧を安定化して出力する電
源制御部、９は装置の動作電力を供給する主電池、１０
は電池を引き抜く時外す抑え金具を外すとき信号を送出
する電池引き抜き検出スイッチ、１１は主電池9 が引き
抜かれたとき装置の保持電力を供給する副電池、１３は
装置の動作を停止させるためにオペレータが押下する停
止スイッチである。
【０００６】図の装置において、停止スイッチ13が押下
されるとＣＰＵ1 は押下を検出して発振制御部5 に指示
してクロック発生を停止させる。発振制御部5 はクロッ
ク発生部4 にクロックの発生を停止させる。そして、そ
のままで待機状態となる。
されるとＣＰＵ1 は押下を検出して発振制御部5 に指示
してクロック発生を停止させる。発振制御部5 はクロッ
ク発生部4 にクロックの発生を停止させる。そして、そ
のままで待機状態となる。
【０００７】また、ＣＰＵ1 は、動作中に主電池9 が引
き抜かれようとすると、引き抜き直前に電池引き抜き検
出スイッチ10より、マスクできない割り込み（ＮＭＩ）
を受け、終結処理に入る。
き抜かれようとすると、引き抜き直前に電池引き抜き検
出スイッチ10より、マスクできない割り込み（ＮＭＩ）
を受け、終結処理に入る。
【０００８】終結処理が正常に終了した場合には、発振
制御部5 へ指示を与えクロックを停止する。しかし、何
らかの要因（ソフトウェア処理で異常状態が発生した場
合等）で、一定時間内に処理が終わらない場合、副電池
の電圧が低下してしまうため、終結処理を完了すること
ができない。このような場合、再度主電池を挿入して
も、ＣＰＵは終結処理が完了していないためＣＰＵの内
部状態が保持されておらず、電源投入時の業務再開プロ
グラムの動作が異常となり、引き続いてＣＰＵの暴走等
を引き起こすことが多く、暴走要因が不明となってしま
っている。
制御部5 へ指示を与えクロックを停止する。しかし、何
らかの要因（ソフトウェア処理で異常状態が発生した場
合等）で、一定時間内に処理が終わらない場合、副電池
の電圧が低下してしまうため、終結処理を完了すること
ができない。このような場合、再度主電池を挿入して
も、ＣＰＵは終結処理が完了していないためＣＰＵの内
部状態が保持されておらず、電源投入時の業務再開プロ
グラムの動作が異常となり、引き続いてＣＰＵの暴走等
を引き起こすことが多く、暴走要因が不明となってしま
っている。
【０００９】
【発明が解決しようとする課題】動作中の電池引き抜き
に対してはＣＰＵの暴走等を引き起こすことが多いが、
この際、暴走要因が不明となってしまっているという問
題があった。
に対してはＣＰＵの暴走等を引き起こすことが多いが、
この際、暴走要因が不明となってしまっているという問
題があった。
【００１０】本発明はこのような点にかんがみて、ＣＰ
Ｕの終結処理が出来なかった場合にはリセットがかか
り、異常状態をしめすフラグを残すことにより異常状態
の把握ができる手段を提供することを目的とする。
Ｕの終結処理が出来なかった場合にはリセットがかか
り、異常状態をしめすフラグを残すことにより異常状態
の把握ができる手段を提供することを目的とする。
【００１１】
【課題を解決するための手段】上記の課題は下記の如く
に構成することによって解決される。図１は、本発明の
原理図である。
に構成することによって解決される。図１は、本発明の
原理図である。
【００１２】主電池と副電池を有して、主電池の引き抜
き動作を検出した電池引き抜き検出信号によって、ＣＰ
Ｕにマスクできない割り込みを行い、ＣＰＵが所定の終
結処理をしてクロックを停止した待機状態になって、該
待機状態で主電池が抜かれても副電池で該待機状態の保
持を行う電池駆動の携帯型端末装置において、電源電圧
が所定の電圧以下になったことを検出して、信号を送出
する電圧検出回路と、該電圧検出回路が検出し、且つＣ
ＰＵが前記クロックを停止した待機状態でない場合に、
ＣＰＵを強制的にリセットするリセット信号を供給する
ＣＰＵリセット制御回路と、該ＣＰＵリセット制御回路
の出力によりＣＰＵが前記クロックを停止した待機状態
でなかったことを記憶する異常記憶回路とで構成する。
き動作を検出した電池引き抜き検出信号によって、ＣＰ
Ｕにマスクできない割り込みを行い、ＣＰＵが所定の終
結処理をしてクロックを停止した待機状態になって、該
待機状態で主電池が抜かれても副電池で該待機状態の保
持を行う電池駆動の携帯型端末装置において、電源電圧
が所定の電圧以下になったことを検出して、信号を送出
する電圧検出回路と、該電圧検出回路が検出し、且つＣ
ＰＵが前記クロックを停止した待機状態でない場合に、
ＣＰＵを強制的にリセットするリセット信号を供給する
ＣＰＵリセット制御回路と、該ＣＰＵリセット制御回路
の出力によりＣＰＵが前記クロックを停止した待機状態
でなかったことを記憶する異常記憶回路とで構成する。
【００１３】
【作用】動作状態で主電池9 が引き抜く予備動作があっ
たときに、電池引き抜き検出スイッチ10により主電池9
が抜かれる予備動作の検出をＣＰＵ1 に通知する。
たときに、電池引き抜き検出スイッチ10により主電池9
が抜かれる予備動作の検出をＣＰＵ1 に通知する。
【００１４】ＣＰＵ1 がクロック停止を終えない場合に
は、該電圧検出回路8 の検出信号によりＣＰＵリセット
制御回路6 がＣＰＵ1にリセットをかけてＣＰＵ1 を初
期状態にし、かつ該電圧検出回路8の検出信号により異
常記憶回路12に異常動作があったことを記憶させる。
は、該電圧検出回路8 の検出信号によりＣＰＵリセット
制御回路6 がＣＰＵ1にリセットをかけてＣＰＵ1 を初
期状態にし、かつ該電圧検出回路8の検出信号により異
常記憶回路12に異常動作があったことを記憶させる。
【００１５】
【実施例】図２は、本発明の実施例の構成図である。図
において、６は電圧検出回路８の信号とＣＰＵ１が待機
状態でないこととによりＣＰＵ１にリセット信号を供給
するＣＰＵリセット制御回路、８は電源の電圧が所定の
電圧以下になったことを検出して信号を送出する電圧検
出回路、１２はＣＰＵリセット制御回路６が作動して、
ＣＰＵが異常状態にあったことを記憶する異常記憶回路
である。その他、図４と同一符号の物は同一物である。
において、６は電圧検出回路８の信号とＣＰＵ１が待機
状態でないこととによりＣＰＵ１にリセット信号を供給
するＣＰＵリセット制御回路、８は電源の電圧が所定の
電圧以下になったことを検出して信号を送出する電圧検
出回路、１２はＣＰＵリセット制御回路６が作動して、
ＣＰＵが異常状態にあったことを記憶する異常記憶回路
である。その他、図４と同一符号の物は同一物である。
【００１６】ＣＰＵ1 は、動作中に主電池9 が引き抜か
れようとすると、引き抜き直前に電池引き抜き検出スイ
ッチ10より、マスクできない割り込み（ＮＭＩ）を受
け、終結処理に入る。
れようとすると、引き抜き直前に電池引き抜き検出スイ
ッチ10より、マスクできない割り込み（ＮＭＩ）を受
け、終結処理に入る。
【００１７】終結処理が正常に終了した場合は、従来と
同じ動作を行う。しかし、何らかの要因で、一定時間内
に処理が終わらない場合、電圧の低下が発生する。電源
回路内には電圧安定化のためにコンデンサが挿入されて
おり、電池が引き抜かれた時も一定時間は回路が動作で
きる電圧が供給される。この期間を電圧保証時間とい
い、マイクロ秒程度の時間である。電圧保証時間内に終
結処理が終わらない場合には、クロックが動作してい
る。よって、一定レベル以下に電圧が低下しても、クロ
ックが動作している場合には、電圧検出回路８によって
ＣＰＵリセット制御回路６を作動する。
同じ動作を行う。しかし、何らかの要因で、一定時間内
に処理が終わらない場合、電圧の低下が発生する。電源
回路内には電圧安定化のためにコンデンサが挿入されて
おり、電池が引き抜かれた時も一定時間は回路が動作で
きる電圧が供給される。この期間を電圧保証時間とい
い、マイクロ秒程度の時間である。電圧保証時間内に終
結処理が終わらない場合には、クロックが動作してい
る。よって、一定レベル以下に電圧が低下しても、クロ
ックが動作している場合には、電圧検出回路８によって
ＣＰＵリセット制御回路６を作動する。
【００１８】そして、ＣＰＵリセット制御回路６により
強制的にＣＰＵ１にリセットをかけ、ＣＰＵ１を初期状
態にして暴走を阻止し、また、異常記憶回路12をセット
して異常が発生したことを記憶する。
強制的にＣＰＵ１にリセットをかけ、ＣＰＵ１を初期状
態にして暴走を阻止し、また、異常記憶回路12をセット
して異常が発生したことを記憶する。
【００１９】主電池９が挿入され再起動を行った時に、
異常記憶回路12が異常が発生したことを記憶しているた
め、異常要因をオペレータに通知もしくはロギングデー
タとして保存することができる。
異常記憶回路12が異常が発生したことを記憶しているた
め、異常要因をオペレータに通知もしくはロギングデー
タとして保存することができる。
【００２０】図３は、ＣＰＵリセット制御回路6 と異常
記憶回路12の一実施例である。図の２１〜２４は論理和
回路、２５，２６はフリップフロップ(FF)、２７は遅延
回路である。リセット信号は、ＰＯＷリセットとリセッ
トスイッチを論理和回路21で論理和をとり、本制御回路
で作成された異常検出のリセットとを論理和回路24で論
理和をとって構成される。ＰＯＷリセットは、副電池と
主電池の両者が一定電圧以下となった場合にＣＰＵ1の
暴走を防ぐためにＯＮとなり装置をリセットし主電池の
電圧が動作電圧に回復したときＯＦＦとなる信号であ
り、リセットスイッチはオペレータが装置の状態を初期
状態にしたい場合に操作して装置をリセットするスイッ
チの信号である。
記憶回路12の一実施例である。図の２１〜２４は論理和
回路、２５，２６はフリップフロップ(FF)、２７は遅延
回路である。リセット信号は、ＰＯＷリセットとリセッ
トスイッチを論理和回路21で論理和をとり、本制御回路
で作成された異常検出のリセットとを論理和回路24で論
理和をとって構成される。ＰＯＷリセットは、副電池と
主電池の両者が一定電圧以下となった場合にＣＰＵ1の
暴走を防ぐためにＯＮとなり装置をリセットし主電池の
電圧が動作電圧に回復したときＯＦＦとなる信号であ
り、リセットスイッチはオペレータが装置の状態を初期
状態にしたい場合に操作して装置をリセットするスイッ
チの信号である。
【００２１】本回路には、フリップフロップ（ＦＦ）が
２個使用されており、１段目のＦＦ25は、電圧検出回路
8 が電圧低下を検出した信号を送出している時に、クロ
ックの発振を制御する信号をサンプリングし、クロック
が停止していなければ、Ｑ出力をＯＮとし、異常リセッ
トを発生する。ここで遅延回路27はＦＦ25を電圧検出回
路8 の出力信号でリセットした後にクロックでセットす
るために設けられる。２段目のＦＦ26は異常状態の発生
を記憶しておくものであり、１段目のＦＦ25がセットさ
れたことによってセットされ、ＣＰＵからのステータス
クリアとＰＯＷリセット／リセットスイッチを論理和回
路22で論理和をとってクリアされる。
２個使用されており、１段目のＦＦ25は、電圧検出回路
8 が電圧低下を検出した信号を送出している時に、クロ
ックの発振を制御する信号をサンプリングし、クロック
が停止していなければ、Ｑ出力をＯＮとし、異常リセッ
トを発生する。ここで遅延回路27はＦＦ25を電圧検出回
路8 の出力信号でリセットした後にクロックでセットす
るために設けられる。２段目のＦＦ26は異常状態の発生
を記憶しておくものであり、１段目のＦＦ25がセットさ
れたことによってセットされ、ＣＰＵからのステータス
クリアとＰＯＷリセット／リセットスイッチを論理和回
路22で論理和をとってクリアされる。
【００２２】１段目のＦＦ25は、主電池が再度挿入され
電圧が復帰した場合、ＰＯＷリセットが論理和回路21,
論理和回路22, 論理和回路23を経由してリセット入力に
入ることによりクリアされ、ＦＦ25と論理和回路21の出
力を論理和回路24で作成するリセットが論理和回路21の
出力が終了すると解除される。
電圧が復帰した場合、ＰＯＷリセットが論理和回路21,
論理和回路22, 論理和回路23を経由してリセット入力に
入ることによりクリアされ、ＦＦ25と論理和回路21の出
力を論理和回路24で作成するリセットが論理和回路21の
出力が終了すると解除される。
【００２３】上記のように簡単な回路の付加によりリセ
ットの制御と異常状態の記憶を行うことによってＣＰＵ
を初期状態にして暴走を阻止し、また、電圧異常が発生
したことを記憶してオペレータに通知することができ
る。
ットの制御と異常状態の記憶を行うことによってＣＰＵ
を初期状態にして暴走を阻止し、また、電圧異常が発生
したことを記憶してオペレータに通知することができ
る。
【００２４】
【発明の効果】以上の説明から明らかなように本発明に
よれば主電池の引き抜きに対してＣＰＵの処理が終了し
ない場合にはリセットがかかり、異常状態をしめすフラ
グを残すことにより異常状態の把握ができるという著し
い工業的効果がある。
よれば主電池の引き抜きに対してＣＰＵの処理が終了し
ない場合にはリセットがかかり、異常状態をしめすフラ
グを残すことにより異常状態の把握ができるという著し
い工業的効果がある。
【図１】 本発明の原理図
【図２】 本発明の実施例の構成図
【図３】 ＣＰＵリセット制御回路と異常記憶回路の一
実施例
実施例
【図４】 従来の携帯用端末装置の構成図
１ ＣＰＵ ２ ＲＡＭ／ＲＯ
Ｍ ３ バス ４ クロック発生
部 ５ 発振制御部 ６ ＣＰＵリセッ
ト制御回路 ７ 電源 ８ 電圧検出回路 ９ 主電池 １０ 電池引抜き検
出スイッチ １１ 副電池 １２ 異常記憶回
路 １３ 停止スイッチ ２１〜２４ 論理和回路 ２５，２６ フリップフロップ（ＦＦ） ２７ 遅延回路
Ｍ ３ バス ４ クロック発生
部 ５ 発振制御部 ６ ＣＰＵリセッ
ト制御回路 ７ 電源 ８ 電圧検出回路 ９ 主電池 １０ 電池引抜き検
出スイッチ １１ 副電池 １２ 異常記憶回
路 １３ 停止スイッチ ２１〜２４ 論理和回路 ２５，２６ フリップフロップ（ＦＦ） ２７ 遅延回路
Claims (1)
- 【請求項１】主電池と副電池を有して、主電池の引き抜
き動作を検出した電池引き抜き検出信号によって、ＣＰ
Ｕにマスクできない割り込みを行い、ＣＰＵが所定の終
結処理をしてクロックを停止した待機状態になって、該
待機状態で主電池が抜かれても副電池で該待機状態の保
持を行う電池駆動の携帯型端末装置において、 電源電圧が所定の電圧以下になったことを検出して、信
号を送出する電圧検出回路と、該電圧検出回路が検出し、且つＣＰＵが前記クロックを
停止した待機状態でない場合に、 ＣＰＵを強制的にリセ
ットするリセット信号を供給するＣＰＵリセット制御回
路と、 該ＣＰＵリセット制御回路の出力によりＣＰＵが前記ク
ロックを停止した待機状態でなかったことを記憶する異
常記憶回路と、を設けた ことを特徴とする電池駆動の携帯型端末装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3242059A JP2717994B2 (ja) | 1991-09-20 | 1991-09-20 | 電池駆動の携帯型端末装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3242059A JP2717994B2 (ja) | 1991-09-20 | 1991-09-20 | 電池駆動の携帯型端末装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0581146A JPH0581146A (ja) | 1993-04-02 |
| JP2717994B2 true JP2717994B2 (ja) | 1998-02-25 |
Family
ID=17083674
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3242059A Expired - Fee Related JP2717994B2 (ja) | 1991-09-20 | 1991-09-20 | 電池駆動の携帯型端末装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2717994B2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58169219A (ja) * | 1982-03-31 | 1983-10-05 | Nec Home Electronics Ltd | マイクロコンピユ−タのメモリ内容保持方式 |
| JPS61169443U (ja) * | 1985-04-03 | 1986-10-21 | ||
| JPH02275516A (ja) * | 1989-04-17 | 1990-11-09 | Akai Electric Co Ltd | 着脱式バツテリパツク取り外し事前検出装置 |
| JPH03204739A (ja) * | 1990-01-08 | 1991-09-06 | Nec Corp | マイクロコンピュータ |
-
1991
- 1991-09-20 JP JP3242059A patent/JP2717994B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0581146A (ja) | 1993-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920002245B1 (ko) | 밧데리 구동 휴대용 기기 | |
| WO2003079673A1 (fr) | Dispositif electronique et procede de commande d'alimentation | |
| JP2983111B2 (ja) | 電気機器装置 | |
| CN111427722A (zh) | 一种计算机异常断电的数据保存方法及系统 | |
| US6538344B1 (en) | Uninterruptable power supply system with automatic data storing arrangement | |
| US20040103343A1 (en) | Method and related computer for processing suspend to ram during power failure | |
| JP2717994B2 (ja) | 電池駆動の携帯型端末装置 | |
| JPH07248858A (ja) | 停電処理機能を有する電子機器 | |
| JP2002041189A (ja) | 無停電電源装置 | |
| JP3164729B2 (ja) | バッテリー起動装置の電源管理機構 | |
| JP2786379B2 (ja) | 電池運用装置の電源制御回路 | |
| JPH0594237A (ja) | 電源制御装置 | |
| JP2534526B2 (ja) | 携帯型電子計算機 | |
| JPS63217455A (ja) | Ｒａｍバツクアツプシステム | |
| JP2000324719A (ja) | 電子機器、その制御方法および記憶媒体 | |
| JPH03282916A (ja) | 電源制御装置および方法 | |
| JPH04188209A (ja) | 情報処理装置 | |
| JPH10201132A (ja) | データ処理装置 | |
| JPH06110589A (ja) | バッテリバックアップ方式 | |
| JPH07129285A (ja) | 電源制御回路 | |
| JP2552247B2 (ja) | 情報処理装置 | |
| JPH10271690A (ja) | 携帯型電子装置及びその電池充電方法 | |
| JPH0715318Y2 (ja) | 無停電電源装置 | |
| JPH1011163A (ja) | パーソナルコンピュータの起動管理方法 | |
| JPH0793063A (ja) | 情報処理装置及び電源供給制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971007 |
|
| LAPS | Cancellation because of no payment of annual fees |