JP2706000B2 - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JP2706000B2
JP2706000B2 JP2303932A JP30393290A JP2706000B2 JP 2706000 B2 JP2706000 B2 JP 2706000B2 JP 2303932 A JP2303932 A JP 2303932A JP 30393290 A JP30393290 A JP 30393290A JP 2706000 B2 JP2706000 B2 JP 2706000B2
Authority
JP
Japan
Prior art keywords
resin
circuit board
semiconductor device
gate
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2303932A
Other languages
English (en)
Other versions
JPH04177753A (ja
Inventor
昌彦 脇
秀久男 竹之内
豊次 金沢
新吾 市川
博幸 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=17927020&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2706000(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP2303932A priority Critical patent/JP2706000B2/ja
Publication of JPH04177753A publication Critical patent/JPH04177753A/ja
Application granted granted Critical
Publication of JP2706000B2 publication Critical patent/JP2706000B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Credit Cards Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は回路基板上に設けられたIC等の電子部品を熱
硬化性樹脂で樹脂封止する方法に関するものである。
〔従来の技術〕
近年、ICカードや携帯用電子計算機等の小型で且つ薄
型の電子機器の開発が急速に進歩している。このような
電子機器では、小型・薄型の形状を保つために内部に収
納されているICチップ等の電子部品を小型・薄型に実装
することが要求されている。以下の説明では、従来のIC
カード及びICカードに収納されるICモジュールを例にし
て従来の技術を説明する。
第6図は従来のICカードの外観図、第7図は第6図の
A−A断面図、第8図はICカードのカード基体を示す外
観図、第9図は従来のICチップ樹脂封止構造を示す断面
図、第10図は従来のICモジュールを示す外観図である。
第6図において、ICカード30は表面に複数のデータ入
出力端33aが設けられており、全体の形状は第8図に示
したプラスチック製のカード基体31で決められている。
第7図に示すごとく、このカード基体31には、凹部31
aが形成されており、この凹部31a内には、CPU、メモリ
チップ等のICチップ43を回路基板33にボンディングし、
ICチップ43へ樹脂による封止部34を形成したICモジュー
ル32が収納固定される。
ICカード30は、カード基体31の凹部31a内にICモジュ
ール32を収納固定した後、カード基体31の両面をオーバ
ーシート35で覆って構成される。
又第7図に示す各素子の関係は、ICモジュール32は、
封止部34の上面が凹部31aの底面に当接して厚味が規制
され、又回路基板33の外周が凹部31aの内周に係合して
平面位置が規制されている。
一般にICカード30は、厚さが約0.8mmであり、携帯時
や使用時に受ける外力によって破壊されないようにする
ため、ある程度の曲げに耐える柔軟性が必要である。そ
のため、カード基体31の柔軟性はもちろん必要であると
ともに、ICモジュール32は、曲げによってICチップ43の
割れやボンディングワイヤーの断線等が生じない様に、
剛性が高く、又湿潤性にすぐれた樹脂で封止する必要が
ある。
しかも上記の如く薄いカード基体31の凹部31aの底面
に封止部34の上面が当接して厚味が規制されるので、封
止部34は、厚味のバラツキが生じないように外形形状を
管理しなければならない。従って、従来から多用してい
るICチップ上に溶融樹脂を滴下させるポッティング封止
方法では、封止部34の厚味にバラツキが生じ易いので、
ICモジュール32の封止部34は、形状精度が良く、かつ剛
性の高い熱硬化性樹脂を用いたトランスファーモールド
方法で形成するのが最適であった。
第9図に基づいて従来のトランスファーモールドによ
るICチップの樹脂封止構造を説明する。
第9図に於いて、36は下金型であり、その上面にはIC
チップ43をボンディングした回路基板33が載置される。
37はキャビティー37aが形成された上金型であり、上金
型37はキャビティー37aがICチップ43の上面を覆うよう
に下金型36に固定される。
上金型37にはゲート溝39aとランナー溝40aが形成され
ており、この上金型37と下金型36の合わせ面及び上金型
37と回路基板33の合わせ面には、樹脂38をキャビティー
37aに導くランナー40及びゲート39が構成され、いわゆ
るサイドゲート方式のトランスファーモールド方法にな
る。
封止部34は、加熱、溶融した樹脂38をプランジャー41
でランナー40へ注入し、ゲート39を通った樹脂38をキャ
ビティー37a内に充填することによって形成され、更に
樹脂38が硬化したら上金型37を外して封止部34が形成さ
れたICモジュール32が取出される。
しかし、前述した如く上金型37と回路基板33の合わせ
面にゲート39が構成されるため、ICモジュール32の回路
基板33上には、第10図に示す如く封止部34につながって
ゲート残り34aが形成されてしまうという問題があっ
た。
一般にカード基体31はポリ塩化ビニルシート(以下PV
Cシートと略記する)を多層に貼り合せて構成されてお
り、ICモジュール32の封止部34が収納される凹部31a
は、ザグリ加工によって形成されている。従って第10図
に示したようにICモジュール32にゲート残り34aが形成
されると、第8図に示す如くカード基板31には更にゲー
ト残り34aを収納するための溝部31bを形成しなければな
らないので、ザグリ加工が大変面倒なものとなってい
た。
そこでカード基体31に溝部31bを形成しないようにす
るため、回路基板33上のゲート残り34aを機械的に除去
すると、ゲート残り34aと回路基板33の面33cとの接着性
が高いので、第10図に示す如く1点鎖線で示すゲート残
り34a′を折取る時に、その力がゲート残り34aに及び、
回路基板33の面33cを剥離してしまい、場合によっては
回路パターンまでも切断してしまうという問題があっ
た。
そこでカード基体31に溝部31bを形成しなくても良い
ようにするため、ICモジュール32の回路基板33上にゲー
ト残り34aを形成しないでICチップ43を封止できるトラ
ンスファーモールド方法が望まれていた。
しかるに前記従来の樹脂封止方法の持つ欠点を解決す
る樹脂封止方法が特開平2−20033号公報に提案されて
いる。
この樹脂封止方法を第11図、第12図に基づいて説明す
る。尚、前述の第9図と第10図に示した構成と同一のも
のについては、同一番号を付してその説明を省略する。
第11図に示す如く上金型37のゲート溝39a、ランナー
溝40aに対向するICモジュール32の回路基板33上には、
予めシルク印刷等の方法によりソルダレジスト42が形成
されている。そして封止樹脂38はこのソルダレジスト42
上のランナー40、ゲート39を通ってキャビティー37a内
に充填されてICチップ43を封止している。従ってソルダ
レジスト42上で硬化した封止樹脂38は、ICモジュール32
を金型から取り出した時に切り取られるので、第13図に
一点鎖線で示す如く、回路基板33上のゲート残り34aは
存在せず、第9図に示したようなカード基体31の溝部31
bは不要となる。
〔発明が解決しようとする課題〕
しかしながら上記の如く、ICモジュールの回路基板上
にソルダレジストを形成してゲート残りを取り除く樹脂
封止構造においても、下記の如き問題があった。
即ち、ソルダレジストに対する封止樹脂の密着力は、
回路基板に対するそれよりも幾分弱いものの比較的強く
密着するので、完全に取り除こうとすると、結局機械的
な除去処理が必要となり面倒であった。
又、回路基板上のゲート残りを除去する時に回路基板
にキズをつけたり、ゲート残りが多少残ったまたのICモ
ジュールをカード基体の凹部に接着すると、この部分で
不完全接着となってカード基体からICモジュールが脱落
するという問題があった。
本発明の目的は上記問題点を解決し、サイドゲート方
式のトランスファーモールド方法において、回路基板上
に特別なレジストを形成せずに、しかも機械的な除去処
理をしなくても容易にゲート残りを取り除くことが可能
な樹脂封止構造を提供することである。
〔実施例〕
以下図面により本発明の実施例を詳述する。
第2図は本発明に於ける回路基板2の平面図であり、
回路基板2のダイパターン2cにはICチップ4が接着され
ており該ICチップ4の接続電極である各パッドはリード
パターン2bとワイヤーボンデングされている。又前記IC
チップ4のパッドの設けられていない一辺4aに面する回
路基板2上にはゲートパターン2aが形成されている。点
線で示す円は後述する封止部3の範囲を示しており前記
ゲートパターン2aは回路基板2の外端部から前記封止吹
3の範囲にすこし喰込むように形成されている。尚、第
2図に示すゲートパターン2aは電気的接続を有さない捨
パターンになっているが、点線で示すごとく細いパター
ンにてダイパターン2cに接続しておいてもよい。尚前記
ゲートパターン2aはリードパターン2bと同一工程によっ
て形成されており該リードパターン2bと同様銅箔上に薄
い金メッキ層を形成したものである。
次に本発明に於けるICモジュールの樹脂封止構造を第
3図、第4図及び第1図に基づいて説明する。尚、第9
図及び第11図と同一のものについては同一番号を付して
その説明を省略する。
第3図に示すごとく上金型37のゲート溝39a、ランナ
ー溝40aに対向するICモジュール1の回路基板2上には
前述のごとくゲートパターン2aが設けられており、封止
樹脂38はこのゲートパターン2a上のランナー40、ゲート
39を通ってキャビティー37a内に充填されることによりI
Cチップ4を封止している。
第4図は第3図のB−B断面図でありゲート溝39aと
ゲートパターン2aの断面を示すものである。
すなわちゲートパターン2aは銅箔層5の表面上に薄い
金層6をメッキ処理したものであり前記リードパターン
2bと同一工程によって形成されている。そして前記ゲー
トパターン2a上の金層6は基板やソルダーレジストに比
べて封止樹脂38との密着力が著しく低いためゲートパタ
ーン2a上で硬化した封止樹脂38はICモジュール1を金型
から取り出すときに簡単に切り取られてしまうため第1
図に一点鎖線で示す如く回路基板2上にはゲート残り3a
は存在しない。
第5図は本発明の他の実施例を示す回路基板2の平面
図であり、第2図と同一のものについては同一番号を付
し説明を省略する。
第5図に於いて第2図と異るところは、第2図のゲー
トパターン2aが電気的な接続を有さない捨パターンであ
るのに対し、第5図のゲートパターン2aは電源端子等の
電気的機能を有するパターンであり前記ICチップ4のパ
ッドとワイヤーボンデングされていることである。
すなわち第2図に示すICカード用のICモジュールの場
合はICチップ4にパッドを設けない辺が存在するので前
記ゲートリード2aを捨パターンとし設けることが出来る
が、第5図に示すメモリカード用のICモジュールの場合
にはパッドを設けない辺が存在しないので、リードパタ
ーンの1つを巾広にしてゲートパターンにする方式が適
している。
尚、本実施例に於いてはゲートパターン2aをリードパ
ターン2bと同一工程によって形成可能な金層6とした
が、これに限定されるものではなく、銀、クロム、ニッ
ケル等の面状態が安定した難酸化金属層であれば前記封
止樹脂38との密着力を低くすることが可能であり、ゲー
トパターンとして利用することが出来る。また上記実施
例ではICカード用のモジュールを示したが、本発明はこ
れに限定されるものではなく、回路基板の周縁から離れ
た内側樹脂封止するものであればどんなものでも良く、
例えばPGA(ピングリットアレイ)、BGA(ボールグリッ
ドアレイ)等の樹脂封止型半導体装置にも適用できるも
のである。
〔発明の効果〕
上記のごとく本発明によれば、回路基板上に形成した
金属層をゲートパターンとして封止樹脂のゲート残りを
除去するようにしているため回路基板面をキズしたり、
汚したりすることなく、又特別な機械的除去処理を必要
とすることなくゲート残りの存在しないICモジュールを
提供することが可能となる。
さらにゲートパターンの形成はリードパターンと同一
工程で行うことが出来るため特別な費用を必要としない
等、回路基板を用いたICモジュールの品質向上に大なる
効果を有する。
【図面の簡単な説明】
第1図〜第5図は本発明の実施例を示し、第1図はICモ
ジュールの外観図、第2図及び第5図は回路基板の平面
図、第3図はICチップ樹脂封止構造を示す断面図、第4
図は第3図のB−B断面図である。 第6図は従来のICカードの外観図、第7図は第6図のA
−A断面図、第8図はICカードのカード基体を示す外観
図、第9図及び第11図は従来のICチップ樹脂封止構造を
示す断面図、第10図及び第12図は従来のICモジュールを
示す外観図である。 1、32……ICモジュール、 2、33……回路基板、 4、43……ICチップ、 2a……ゲートパターン、 3a、34a……ゲート残り。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 金子 博幸 東京都田無市本町6丁目1番12号 シチ ズン時計株式会社田無製造所内 審査官 廣野 知子

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】電極パターンを有する樹脂基板上にICチッ
    プを搭載した回路基板の前記ICチップを、成形金型を用
    いて前記樹脂基板の周縁から離れた内側で樹脂封止して
    なる半導体装置において、前記樹脂基板は、前記成形金
    型に設けられた封止樹脂注入用のゲート溝に対応する基
    板面上に金属薄膜層を有することを特徴とする樹脂封止
    型半導体装置。
  2. 【請求項2】金属薄膜層が電極パターンと同一の金属層
    であることを特徴とする請求項1記載の樹脂封止型半導
    体装置。
  3. 【請求項3】金属薄膜層は銅箔上に難酸化金属処理を施
    した薄膜層であることを特徴とする請求項2記載の樹脂
    封止型半導体装置。
  4. 【請求項4】ICチップは接続電極を有さない部分を有
    し、前記金属薄膜層は前記接続電極を有さない部分に対
    応した樹脂基板上に設けられていることを特徴とする請
    求項1記載の樹脂封止型半導体装置。
  5. 【請求項5】金属薄膜層はICチップと電気的に接続され
    た電極パターンであり、かつ他の電極パターンに比べて
    巾広に形成されていることを特徴とする請求項1記載の
    樹脂封止型半導体装置。
JP2303932A 1990-11-13 1990-11-13 樹脂封止型半導体装置 Expired - Lifetime JP2706000B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2303932A JP2706000B2 (ja) 1990-11-13 1990-11-13 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2303932A JP2706000B2 (ja) 1990-11-13 1990-11-13 樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
JPH04177753A JPH04177753A (ja) 1992-06-24
JP2706000B2 true JP2706000B2 (ja) 1998-01-28

Family

ID=17927020

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2303932A Expired - Lifetime JP2706000B2 (ja) 1990-11-13 1990-11-13 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JP2706000B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5635671A (en) * 1994-03-16 1997-06-03 Amkor Electronics, Inc. Mold runner removal from a substrate-based packaged electronic device
FR2734948B1 (fr) * 1995-05-31 1997-07-18 Sgs Thomson Microelectronics Boitier d'encapsulation a reseau de boules de soudure et procede d'encapsulation.
FR2734947A1 (fr) * 1995-05-31 1996-12-06 Sgs Thomson Microelectronics Boitier d'encapsulation a reseau de boules de soudure et procede d'encapsulation.
JP3708292B2 (ja) * 1997-06-17 2005-10-19 三菱電機株式会社 Pwmインバータ装置の制御方法および制御装置
US20030205828A9 (en) * 2001-04-05 2003-11-06 Larry Kinsman Circuit substrates, semiconductor packages, and ball grid arrays

Also Published As

Publication number Publication date
JPH04177753A (ja) 1992-06-24

Similar Documents

Publication Publication Date Title
JP5887650B2 (ja) 半導体パッケージおよびこの製造方法
JP2702012B2 (ja) Icチップ用支持体
US5635671A (en) Mold runner removal from a substrate-based packaged electronic device
KR101037997B1 (ko) 반도체 다이 패키지와 반도체 다이 패키지용 기판 그리고 이들의 형성 방법, 및 리드 프레임 구조물의 제조 방법 및 처리 방법
US6642609B1 (en) Leadframe for a semiconductor device having leads with land electrodes
KR100280762B1 (ko) 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조방법
JP3416737B2 (ja) 半導体パッケージの製造方法
US5981873A (en) Printed circuit board for ball grid array semiconductor package
JP2706000B2 (ja) 樹脂封止型半導体装置
EP0254444A1 (en) Moulded integrated-circuit module
JP2977889B2 (ja) Icの樹脂封止方法
US7781259B2 (en) Method of manufacturing a semiconductor using a rigid substrate
JP3148218B2 (ja) Icモジュール
US11404361B2 (en) Method for fabricating package structure having encapsulate sensing chip
JPH0322467A (ja) Icのリード成形金型
KR970011135B1 (ko) 인쇄 회로 기판상에 디게이팅(Degating) 영역이 형성된 볼 그리드 어레이(Ball Grid Array : BGA) 집적 회로 패키지 및 그 몰딩 방법
JP3713306B2 (ja) 半導体チップの樹脂封止装置
JP3197847B2 (ja) 樹脂封止型半導体装置
KR960000220B1 (ko) 칩-온-보드형 반도체 패키지 및 그 제조 방법
JP3073467B2 (ja) 樹脂封止型半導体装置
KR0145767B1 (ko) 초박형 반도체 패키지 및 그 제조방법
JP2707673B2 (ja) Icモジュールおよびその製造方法
JP3858396B2 (ja) 半導体装置の製造方法
KR100476669B1 (ko) 칩온보드패키지용인쇄회로기판및그를이용한칩온보드패키지와칩카드
KR19990000701A (ko) 칩 온 보드(cob) 패키지용 인쇄회로기판 및 그를 이용한 칩 온 보드 패키지