JP2705107B2 - イメージデータ出力装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、LEDプリンタやレーザプリンタ等のラスタ
スキャン方式のプリンタによって画像を記録する際に用
いるイメージデータ出力装置に関するものである。

〔従来の技術〕

コンピュータや画像生成装置等で生成した印字データ
をレーザプリンタ等のラスタスキャン方式のプリンタに
よって記録する場合、両者の間に第13図に示すような構
成のイメージデータ出力装置が設けられる。すなわち、
コンピュータ等で生成された印字データは印字データメ
モリ１に格納される。印字データは文字データと図形デ
ータとに大別され、いずれもコード化されている。この
印字データメモリ１に格納された印字データは印字デー
タプロセッサ２によって読み出される。印字データプロ
セッサ２は読み出した印字データによって該印字データ
に対応するフォントが記憶されているフォントメモリ３
のアドレスを算出し、そのフォントアドレスデータをフ
ォントメモリ３に入力することにより、印字データに対
応したビットイメージのフォントデータを取出す。同時
に、フォントデータのイメージデータメモリ５への書込
みアドレスデータを出力したうえ、イメージバッファ書
込みコントローラ４を制御し、フォントデータの書込み
制御信号を発生させる。これにより、フォントメモリ３
から読み出されたビットイメージのフォントデータはイ
メージデータとしてイメージデータメモリ５に書込まれ
る。

イメージデータメモリ５に対し１頁分のイメージデー
タが記憶された後、プリンタ側からイメージデータの転
送要求が入力されると、イメージデータメモリ読出しコ
ントローラ６は読出しアドレスコントローラ７を制御
し、印字ヘッドのスキャン動作によって印字データを印
字させるための順次のスキャンライン位置に対応したア
ドレスデータを発生させ、イメージデータメモリ５のア
ドレス入力に入力させる。これと同時に、読出しコント
ローラ６は読出し制御信号を発生し、イメージデータメ
モリ５に入力する。これにより、イメージデータメモリ
５に記憶された１頁分のイメージデータは先頭のスキャ
ンライン位置のものから順次に読出される。この各スキ
ャンライン毎のイメージデータはレジスタ８に例えば８
ビット単位で記憶された後、プリンタ側へ転送される。

ここで、イメージデータメモリ読出しコントローラ６
はクロック発生器９から発生されるビデオクロック信号
に同期した周期でイメージデータを読出すためのアドレ
スデータを更新させる。またレジスタ８もビデオクロッ
ク信号に同期した周期でイメージデータをプリンタ側に
転送する。

ここで、イメージデータを転送する場合の出力形式と
して、画素単位でシリアルに出力する形式と、例えば８
ビット単位でパラレルに出力する形式がある。前者の場
合は、クロック発生器９から１画素のスキャン周期に対
応したピクセルクロック信号が発生され、またレジスタ
８としては第14図に示すようにシフトレジスタ８′が用
いられる。また、読出しコントローラ６としては第14図
に示すようにピクセルクロック信号CKP用の読出しコン
トローラ６′が用いられる。そして、１画素のスキャン
周期に対応したピクセルクロック信号CKPに同期してイ
メージデータメモリ５から読み出されたイメージデータ
は、シフトレジスタ８′にセットされた後、ピクセルク
ロック信号によって１ビットずつシフトされることによ
り、画素単位のシリアルデータIDSとして出力される。

一方、後者の場合は、クロック発生器９からは８画素
のスキャン周期に対応したバイトクロック信号CKbが発
生され、またレジスタ８としては第15図に示すようにラ
ッチ８″が用いられる。さらに、読出しコントローラ６
としては第15図に示すようにバイトクロック信号CKb用
の読出しコントローラ６″が用いられる。そして、バイ
トクロック信号に同期してイメージデータメモリ５から
８ビットパラレルに読み出されたイメージデータは、ラ
ッチ８″にセットされた後、バイトクロック信号CKbの
周期で８ビット単位のパラレルデータIDPとして出力さ
れる。

〔発明が解決しようとする課題〕

ところで、１つの画像生成装置にシリアルデータ形式
のプリンタを接続したり、パラレルデータ形式のプリン
タを接続する場合が多々ある。この場合、いずれの形式
のプリンタにもそれぞれ対応可能なように１系統は読出
しコントローラ６がピクセルクロック用の読出しコント
ローラ６′であるイメージデータ出力装置と、他の系統
は読出しコントローラ６がバイトクロック用の読出しコ
ントローラ６″であるイメージデータ出力装置を設ける
ことになる。

ところが、読出しコントローラ６′,6″、およびレジ
スタ８′,8″，クロック発生器９を除く他の部分はイメ
ージデータの出力形式に関係なく共通の構成である。こ
のため、構成が冗長となり、コストも嵩むという問題が
あった。

本発明の目的は、シリアルデータ形式とパラレルデー
タ形式のいずれのプリンタにも適合したイメージデータ
を簡単な構成で出力することができるイメージデータ出
力装置を提供することにある。

〔課題を解決するための課題〕

本発明は、クロック発生部が発生するピクセルクロッ
ク又はバイトクロックに基づいて、メモリに記憶したイ
メージデータをシリアル又はパラレルに出力するイメー
ジデータ出力装置において、前記メモリから読み出した
イメージデータを一時記憶し、該一時記憶したイメージ
データをシリアル又はパラレルのいずれかの出力形式で
出力するシフトレジスタと、前記クロック発生部から受
け取ったクロックが前記ピクセルクロック又はバイトク
ロックのいずれであるかを識別し、該識別結果と前記シ
フトレジスタの出力形式を示す所定の指示情報とに基づ
いて、前記所定の指示情報に対応するクロックを出力す
るクロック制御手段と、前記クロック制御手段から受け
取ったクロックと前記所定の指示情報とに基づいて、前
記シフトレジスタを出力制御するレジスタ制御手段とを
具備することを特徴とする。

また、本発明は、前記メモリに記憶したイメージデー
タを画素単位又は複数画素単位の読出し形式で読み出す
読出し制御手段をさらに具備し、前記クロック制御手段
は、前記識別結果に基づいて前記読出し制御手段の読出
し形式に適合するクロックを前期読出し制御手段に出力
することを特徴とする。

〔作用〕

クロック信号発生部が発生するクロック信号がピクセ
ルクロック信号であり、かつ、読出し制御手段が複数画
素単位の読出し形式であった場合に、イメージデータの
出力形式がパラレルならば、クロック制御手段は、ピク
セルクロック信号を分周して複数画素の周期に対応した
バイトクロック信号に変換し、読出し制御手段及びレジ
スタ制御手段に出力する。

一方、イメージデータの出力形式がシリアルならば、
クロック制御手段は、ピクセルクロック信号を分周して
バイトクロック信号に変換して読出し制御手段に出力す
るとともに、レジスタ制御手段にはピクセルクロック信
号をそのまま出力する。このため、メモリに記憶したイ
メージデータは、複数画素単位で読み出されてシフトレ
ジスタに一時記憶され、シフトレジスタからは１画素単
位のシリアルデータが出力される。

つまり、メモリの読出し制御手段が画素単位及びバイ
ト単位の読出し形式のいずれであっても、クロック信号
発生部から発生されるクロック信号を読み出し形式に適
合するクロック信号に変換し、読出し形式に適合する読
出しを行うことができる。

また、出力形式に従って周期変換したクロック信号を
レジスタ制御手段に出力することにより、読み出された
イメージデータは、指示された出力形式でシフトレジス
タから出力される。

したがって、画素単位又はバイト単位の読出し形式の
読出しコントローラが１系統だけの場合にも、出力形式
を指示するだけでシリアルデータを簡単に出力すること
ができる。

〔実施例〕

第１図は本発明によるイメージデータ出力装置の主要
部の一実施例を示す回路図であり、5,6″,7,9で示す部
分は従来構成と同じくイメージデータメモリ、バイトク
ロック用のイメージデータ読出しコントローラ、イメー
ジデータ読出しアドレスコントローラ、クロック発生器
である。また、８′はシフトレジスタである。10,11が
従来構成と異なる部分であり、10はクロックコントロー
ラ、11はシフトレジスタコントローラである。

ここで、読出しコントローラ６″はバイト単位での読
出し制御信号をRCBを発生するバイトクロック用のコン
トローラである。クロックコントローラ10は、クロック
発生器９から発生されるクロック信号CKを読出しコント
ローラ６の読出し形式およびシフトレジスタ８′の出力
形式に適合した周期に変換して出力するものである。ま
た、シフトレジスタコントローラ11は、クロックコント
ローラ10から入力されるコントロールクロック信号CCを
基に動作し、イメージデータの出力形式を指示する指示
情報OSに従ってシフトレジスタ８′に対するコントロー
ル信号CSRを出力するものである。

以上の構成において、クロック発生器９から発生され
るクロック信号CKがピクセルクロック信号CKPであった
とすると、このことを示す識別情報CSがクロックコント
ローラ10に入力される。クロックコントローラ10はこの
識別情報CSによってクロック信号CKがピクセルクロック
信号CKPであることを識別したならば、このクロック信
号CKPをバイトクロック用の読出しコントローラ６″の
読出し形式に適合した周期のバイトクロック信号CKBに
変換して読出しコントローラ６″に入力する。すなわ
ち、第２図（ａ）に示すようなピクセルクロック信号CK
Pを分周して同図（ｂ）に示すようなバイトクロック信
号CKBに変換し、読出しコントローラ６″に入力する。
これにり、読出しコントローラ６″は１バイトにつき１
個の読出し制御信号RCBを出力し、イメージデータメモ
リ５内のイメージデータIDをバイト単位で読み出す。

一方、クロックコントローラ10はイメージデータIDの
出力形式としてシリアルデータ形式が指示情報OSによっ
て指示されたものとすると、ピクセルクロック信号CKP
をそのままコントロールクロック信号CCとしてシフトレ
ジスタコントローラ11に入力する。

ここで、シフトレジスタ８′は第３図に示すように、
４ビットのパラレル入力端子（Ａ〜Ｄ）と４ビットのパ
ラレル出力端子（QA〜QD）を有するレジスタ素子を２個
並列に組合せたものであり、制御入力端子（S0,S1）に
入力されるコントロール信号CSRO,CSR1によってシリア
ルデータとして出力するか、パラレルデータとして出力
するかが決定される。また、シリアルデータとして出力
する場合の周期はクロック信号端子（CK）に入力される
クロック信号CKSRによって決定される。

そこで、シフトレジストコントローラ11はコントロー
ルクロック信号CCとしてピクセルクロック信号CKPが入
力され、かつシリアルデータ形式を指示する指示情報OS
が入力されたならば、第２図（ｃ）に示すようにピクセ
ルクロック信号CKPをシフトレジスタ８′のクロック信
号CKSRとして出力すると共に、第２図（ｄ），（ｅ）に
示すようにCSRO,CSR1から成るコントロール信号CSRを出
力する。

これにより、シフトレジスタ８′にセットされたイメ
ージデータIDは第２図（ｆ）に示すように１ビットずつ
シフトされながらシリアルデータ形式のイメージデータ
IDSとして出力される。

次に、イメージデータIDの出力形式としてパラレルデ
ータ形式が指示情報OSによって指示された場合、クロッ
クコントロール10はピクセルクロック信号CKPを分周
し、第４図（ｃ）に示すように読出しコントローラ６″
に対するバイトクロック信号CKBと同じ周期の信号をコ
ントロール11に対するコントローラクロック信号CCとし
て出力する。すると、コントローラ11はバイトクロック
信号CKBと同じ周期のコントローラクロック信号CCをシ
フトレジスタ８′のクロック信号CKSRとして出力すると
共に、第４図（ｄ），（ｅ）に示すようにCSRO,CSR1か
ら成るコントロール信号CSRを出力する。

これにより、シフトレジスタ８′にセットされたイメ
ージデータIDは第４図（ｆ）に示すようにパラレルデー
タ形式のイメージデータIDPとして出力される。

次に、クロック発生器９から発生されるクロック信号
CKがバイトクロック信号CKbであった場合について説明
する。この場合、バイトクロック信号CKbであることを
示す識別情報CSがクロックコントローラ10に入力され
る。クロックコントローラ10はこの識別情報CSによって
クロック信号CKがバイトクロック信号CKbであることを
識別したならば、このクロック信号CKBをバイトクロッ
ク用の読出しコントローラ６″に対するバイトクロック
信号CKbとしてそのまま出力する。すなわち、第５図
（ａ）に示すようなバイトルクロック信号CKbを同図
（ｂ）に示すようなバイトクロック信号CKBとして読出
しコントローラ６″に入力する。これにより、読出しコ
ントローラ６″は１バイトにつき１個の読出し制御信号
RCBを出力し、イメージデータメモリ５内のイメージデ
ータIDをバイト単位で読み出す。

一方、クロックコントローラ10はイメージデータIDの
出力形式としてシリアルデータ形式が指示情報OSによっ
て指示されたものとすると、バイトクロック信号CKbを
てい倍することにより、１画素周期のピクセルクロック
信号CKPに変換し、これを第５図（ｃ）に示すようなコ
ントロールクロック信号CCとしてシフトレジスタコント
ローラ11に入力する。

そこで、シフトレジスタコントローラ11はコントロー
ルクロック信号CCとしてピクセルクロック信号CKPが入
力され、かつシリアルデータ形式を指示する指示情報OS
が入力されたならば、ピクセルクロック信号CKPをシフ
トレジスタ８′のクロック信号CKSRとして出力すると共
に、第５図（ｄ），（ｅ）に示すようにCSRO,CSR1から
成るコントロール信号CSRを出力する。

これにより、シフトレジスタ８′にセットされたイメ
ージデータIDは第５図（ｆ）に示すように１ビットずつ
シフトされながらシリアルデータ形式のイメージデータ
IDSとして出力される。

次に、イメージデータIDの出力形式としてパラレルデ
ータ形式が指示情報OSによって指示された場合、クロッ
クコントローラ10はバイトクロック信号CKbを変換する
ことなく、第６図（ｃ）に示すように読出しコントロー
ラ６″に対するバイトクロック信号CKBと同じ周期の信
号をコントローラ11に対するコントロールクロック信号
CCとして出力する。すると、コントローラ11はバイトク
ロック信号CCをシフトレジスタ８′のクロック信号CKSR
として出力すると共に、第６図（ｄ），（ｅ）に示すよ
うなCSRO,CSR1から成るコントローラ信号CSRを出力す
る。

これにより、シフトレジスタ８′にセットされたイメ
ージデータIDは第６図（ｆ）に示すようにパラレルデー
タ形式のイメージデータIDPとして出力される。

以上は読出しコントローラ６がバイトクロック用のコ
ントローラであった場合に、 クロック発生器９から発生されるクロック信号CKがピ
クセルクロック信号CKPであり、シリアルデータ形式が
指示された時、 クロック発生器９から発生されるクロック信号がピク
セルクロックCKPであり、パラレルデータ形式が指示さ
れた時、 クロック発生器９から発生されるクロック信号がバイ
トクロック信号CKbであり、シリアルデータ形式が指示
された時、 クロック発生器９から発生されるクロック信号がバイ
トクロック信号CKbであり、パラレルデータ形式が指示
された時、 の動作である。

次に、読出しコントローラ６がピクセルクロック用の
コントローラ６′であった場合の構成と動作について第
７図の回路図および第８図〜第11図のタイミングチャー
トを参照して説明する。

第７図において、第１図と異なる点は読出しコントロ
ーラ６としてピクセルクロック用のコントローラ６′を
用いたことである。クロック発生器９から発生されるク
ロック信号CKがピクセルクロック信号CKPであったとす
ると、このことを示す識別情報CSがクロックコントロー
ラ10に入力される。クロックコントローラ10はこの識別
情報CSによってクロック信号CKがピクセルクロック信号
CKPであることを識別したならば、このクロック信号CKP
を変換することなく、読出しコントローラ６′のクロッ
ク信号CKP′として出力する。すなわち、第８図（ａ）
に示すようにピクセルクロック信号CKPをそのまま読出
しコントローラ６′のクロック信号CKP′（第８図
（ｂ））として出力する。これにより、読出しコントロ
ーラ６′は１画素につき１個の読出し制御信号RCBを出
力し、イメージデータメモリ５内のイメージデータIDを
１画素単位で読出す。この読出し動作が８回実行される
ことにより、シフトレジスタ８′には１バイトのイメー
ジデータIDがセットされる。

一方、クロックコントローラ10はイメージデータIDの
出力形式としてシリアルデータ形式が指示情報OSによっ
て指示されたものとすると、ピクセルクロック信号CKP
をそのままコントロールクロック信号CCとしてシフトレ
ジスタコントローラ11に入力する。

そこで、シフトレジスタコントローラ11はコントロー
ルクロック信号CCとしてピクセルクロック信号CKPが入
力され、シリアルデータ形式を指示する指示情報OSが入
力されたならば、第８図（ｃ）に示すようにピクセルク
ロック信号CKPをシフトレジスタ８′のクロック信号CKS
Rとして出力すると共に、第８図（ｄ），（ｅ）に示す
ようにCSRO,CSR1から成るコントロール信号CSRを出力す
る。

これにより、シフトレジスタ８′にセットされたイメ
ージデータIDは第８図（ｆ）に示すように１ビットずつ
シフトされながらシリアルデータ形式のイメージデータ
IDSとして出力される。

次に、イメージデータIDの出力形式としてパラレルデ
ータ形式が指示情報OSによって指示された場合、クロッ
クコントローラ10はピクセルクロック信号CKPを変換す
ることなく、コントローラ11に対するコントロールクロ
ック信号CCとして出力する。すると、コントローラ11
は、第９図（ｃ）に示すようにピクセルクロック信号CK
Pと同じ周期のコントロールクロック信号CCをシフトレ
ジスタ８′のクロック信号CKSRとして出力すると共に、
第８図（ｄ），（ｅ）に示すようにCSRO,CR1から成るコ
ントロール信号CSRを出力する。

これにより、シフトレジスタ８′にセットされたイメ
ージデータIDは第８図（ｆ）に示すようにパラレルデー
タ形式のイメージデータIDPとして出力される。

次に、クロック発生器９から発生されるクロック信号
CKがバイトクロック信号CKbであった場合について説明
する。この場合、バイトクロック信号CKbであることを
示す識別情報CSがクロックコントローラ10に入力され
る。クロックコントローラ10はこの識別情報CSによって
クロック信号SKがバイトクロック信号CKbであることを
識別したならば、第10図（ａ）に示すようなバイトクロ
ック信号CKbを同図（ｂ）に示すようにピクセルクロッ
ク信号CKP′に変換し、読出しコントローラ６′に入力
する。これにより、読出しコントローラ６′は１画素に
つき１個の読出し制御信号RCBを出力し、イメージデー
タメモリ５内のイメージデータIDを１画素単位で読出
す。

一方、クロックコントローラ10はイメージデータIDの
出力形式としてシリアルデータ形式が指示情報OSによっ
て指示されたものとすると、バイトクロック信号CKbを
てい倍することにより、第10図（ｃ）に示すような１画
素周期のピクセルクロック信号CKP′に変換し、これを
コントロールクロック信号CCとしてシフトレジスタコン
トローラ11に入力する。

そこで、シフトレジスタコントローラ11はコントロー
ルクロック信号CCとしてピクセルクロック信号CKP′が
入力され、かつシリアルデータ形式を指示する指示情報
OSが入力されたならば、ピクセルクロック信号CKP′を
シフトレジスタ８′のクロック信号CKSRとして出力する
と共に、第10図（ｄ），（ｅ）に示すようにCSRO,CSR1
から成るコントロール信号CSRを出力する。

これにより、シフトレジスタ８′にセットされたイメ
ージデータIDは第10図（ｆ）に示すように１ビットずつ
シフトされながらシリアルデータ形式のイメージデータ
OIDとして出力される。

次に、イメージデータIDの出力形式としてパラレルデ
ータ形式が指示された場合、クロックコントロール10は
バイトクロック信号CKbをてい倍し、読出しコントロー
ラ６′に対するピクセルクロック信号CKP′と同じ周期
の信号をコントローラ11に対するコントロールクロック
信号CCとして出力する。すると、コントローラ11はピク
セルクロック信号CKP′と同じ周期のコントローラ信号C
Cをシフトレジスタ８′のクロック信号CKSRとして出力
すると共に、第11図（ｄ），（ｅ）に示すようにCSRO、
CSR1とから成るコントローラ信号CSRを出力する。

これにより、シフトレジスタ８′にセットされたイメ
ージデータIDは第11図（ｆ）に示すようにパラレルデー
タ形式のイメージデータIDPとして出力される。

以上は読出しコントローラ６がピクセルクロック用の
コントローラであった場合の構成と動作であるが、第１
図および第７図の構成では読出しコントローラ６はピク
セルクロック用か、バイトクロック用かのいずれかであ
る。従って、クロック発生器９から発生されるクロック
信号CKがピクセルクロック信号か、バイトクロック信号
かによってその周期を分周またはてい倍することにより
変換するクロックコントローラ10が必要になる。しか
し、ピクセルクロック用の読出しコントローラ６′とバ
イトクロック用の読出しコントローラ６″の両方を設け
ておけばクロックコントローラ10は設ける必要はない。
しかし、クロック発生器９から発生されるクロック信号
CKがピクセルクロック信号かバイトクロック信号によっ
てどちらか一方の読出しコントローラのみの機能を有効
にさせる手段が必要になる。

第12図はピクセルクロック用の読出しコントローラ
６′とバイトクロック用の読出しコントローラ６″の両
方を設けた本発明の他の実施例を示す回路図であり、ピ
クセルクロック用の読出しコントローラ６′はクロック
信号CKの識別情報CSによってピクセルクロック信号CKP
であることが指示されている時に動作し、イメージデー
タメモリ５内のイメージデータIDを１画素単位で読出す
ための読出し制御信号RCBPを出力する。一方、バイトク
ロック用の読出しコントローラ６″はクロック信号CKの
識別情報CSによってバイトクロック信号CKbであること
が指示されている時に動作し、イメージデータIDをバイ
ト単位で読出すための読出し制御信号RCBBを出力する。

これらの読出し制御信号RCBP,RCBBはセレクタ12に入
力される。セレクタ12は識別情報CSがピクセルクロック
信号CKPを示しているものであれば、ピクセルクロック
用の読出しコントローラ６′から出力される読出し制御
信号RCBPを選択し、該信号RCBPをイメージデータメモリ
５に対し読出し制御信号RCBとして入力する。逆に、識
別情報CSがバイトクロック信号CKbを示しているもので
あれば、バイトクロック用コントローラ６″から出力さ
れる読出し制御信号RCBBを選択し、イメージデータメモ
リ５に読出し制御信号RCBとして入力する。

一方、シフトレジスタコントローラ11は、識別情報CS
がピクセルクロック信号CKPを示しており、しかも出力
形式を指示する指示情報OSがシリアルデータ形式を示し
ている時には、ピクセルクロック信号CKPと同じ周期の
クロック信号CKSRを出力すると共に、第８図で説明した
のと全く同じコントロール信号CSRを出力し、シフトレ
ジスタ８′を制御する。

また、識別情報CSがピクセルクロック信号CKPを示し
ており、かつ指示情報OSがパラレルデータ形式を示して
いる時には、第９図で説明したのと同様なクロック信号
CKSP,コントロール信号CSRを出力し、シフトレジスタ
８′を制御する。

一方、識別情報CSがバイトクロック信号CKbを示して
おり、かつ指示情報OSがシリアルデータ形式を示してい
る時には、第５図で説明したのと同様なクロック信号CK
SR,コントロール信号CSRを出力し、シフトレジスタ８′
を制御する。さらに、識別情報CSがバイトクロック信号
CKbを示しており、かつ指示情報OSがパラレルデータ形
式を示している時には、第６図で説明したのと同様なク
ロック信号CKSR,コントロール信号CSRを出力しシフトレ
ジスタ８′を制御する。

要約すれば、シフトレジスタコントローラ11は、ピク
セルクロック信号CKPをバイトクロック信号CKbと同じ周
期の信号に変換する分周回路と、バイトクロック信号CK
bをピクセルクロック信号CKPと同じ周期の信号に変換す
るてい倍回路とを有し、ピクセルクロック用の読出しコ
ントローラ６′およびバイトクロック用の読出しコント
ローラ６″と協働してシフトレジスタ８′のコントロー
ルを行う。従って、動作は第１図および第７図の場合と
同様であるので、その詳細な説明は省略する。

〔発明の効果〕

以上説明したように、第１の発明では、クロック発生
部から受け取ったクロックがピクセルクロック又はバイ
トクロックのいずれであるかを識別し、該識別結果とシ
フトレジスタの出力形式を示す所定の指示情報とに基づ
いて、所定の指示情報に対応するクロックを生成し、生
成したクロックと所定の指示情報とに基づいて、シフト
レジスタの出力形式を制御するよう構成したので、下記
に示す効果が得られる。

１）パラレル出力系とシリアル出力系を共用化すること
ができる。

２）イメージデータ出力装置の構成の簡素化を図り、も
ってコストを低減することができる。

３）柔軟な出力形式の選択が可能となる。

また、第２の発明は、画素単位又は複数画素単位でメ
モリからイメージデータを読出す読出し制御手段の読出
し形式に適合するクロックを該読出し制御手段に供給す
るよう構成したので、画素単位及びバイト単位の読み出
しを簡易に切り換えることが可能となる。

【図面の簡単な説明】

第１図は本発明の主要部の一実施例を示す回路図、第２
図はピクセルクロック信号を用いてシリアルデータ形式
で出力する際の動作を説明するためのタイミングチャー
ト、第３図はシフトレジスタの詳細構成を示す回路図、
第４図はピクセルクロック信号を用いたパラレルデータ
形式で出力する際の動作を説明するためのタイミングチ
ャート、第５図はバイトクロック信号を用いてシリアル
データ形式で出力する際の動作を説明するためのタイミ
ングチャート、第６図はバイトクロック信号を用いてパ
ラレルデータ形式で出力する際の動作を説明するための
タイミングチャート、第７図は本発明の主要部の他の実
施例を示す回路図、第８図は第７図においてピクセルク
ロック信号を用いてシリアルデータ形式で出力する際の
動作を説明するためのタイミングチャート、第９図は第
７図においてピクセルクロック信号を用いてパラレルデ
ータ形式で出力する際の動作を説明するためのタイミン
グチャート、第10図は第７図においてバイトクロック信
号を用いてシリアルデータ形式で出力する際の動作を説
明するためのタイミングチャート、第11図は第７図にお
いてバイトクロック信号を用いてパラレルデータ形式で
出力する際の動作を説明するためのタイミングチャー
ト、第12図は本発明の主要部の他の実施例を示す回路
図、第13図は従来のイメージデータ出力装置の全体構成
を示す回路図、第14図はピクセルクロック用の読出しコ
ントローラの周辺回路図、第15図はバイトクロック用の
読出しコントローラの周辺回路図である。 １…印字データメモリ、２…印字データプロセッサ、３
…フォントメモリ、４…イメージデータメモリ書込みコ
ントローラ、５…イメージデータメモリ、６…イメージ
データメモリ読出しコントローラ、６′…ピクセルクロ
ック用読出しコントローラ、６″…バイトクロック用読
出しコントローラ、７…イメージデータ読出しアドレス
コントローラ、８…レジスタ、８′…シフトレジスタ、
８″…ラッチ、９…クロック発生器、10…クロックコン
トローラ、11…シフトレジスタコントローラ、12…セレ
クタ。

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】クロック発生部が発生するピクセルクロッ
   ク又はバイトクロックに基づいて、メモリに記憶したイ
   メージデータをシリアル又はパラレルに出力するイメー
   ジデータ出力装置において、 前記メモリから読み出したイメージデータを一時記憶
   し、該一時記憶したイメージデータをシリアル又はパラ
   レルのいずれかの出力形式で出力するシフトレジスタ
   と、 前記クロック発生部から受け取ったクロックが前記ピク
   セルクロック又はバイトクロックのいずれであるかを識
   別し、該識別結果と前記シフトレジスタの出力形式を示
   す所定の指示情報とに基づいて、前記所定の指示情報に
   対応するクロックを出力するクロック制御手段と、 前記クロック制御手段から受け取ったクロックと前記所
   定の指示情報とに基づいて、前記シフトレジスタを出力
   制御するレジスタ制御手段と を具備することを特徴とするイメージデータ出力装置。
2. 【請求項２】前記メモリに記憶したイメージデータを画
   素単位又は複数画素単位の読出し形式で読み出す読出し
   制御手段 をさらに具備し、 前記クロック制御手段は、 前記識別結果に基づいて前記読出し制御手段の読出し形
   式に適合するクロックを前期読出し制御手段に出力する ことを特徴とする請求項（１）記載のイメージデータ出
   力装置。