JP2692405B2 - パルス波形生成装置 - Google Patents
パルス波形生成装置Info
- Publication number
- JP2692405B2 JP2692405B2 JP3070183A JP7018391A JP2692405B2 JP 2692405 B2 JP2692405 B2 JP 2692405B2 JP 3070183 A JP3070183 A JP 3070183A JP 7018391 A JP7018391 A JP 7018391A JP 2692405 B2 JP2692405 B2 JP 2692405B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse waveform
- output
- level
- pulse
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
【０００１】
【産業上の利用分野】本発明はＡＣサーボモータの駆動
制御部を構成するインバータ部に供給すべきパルス波形
を生成する場合等に使用して好適なパルス波形生成装置
に関する。
制御部を構成するインバータ部に供給すべきパルス波形
を生成する場合等に使用して好適なパルス波形生成装置
に関する。
【０００２】
【従来の技術】従来、パルス波形生成装置として、図５
に示すように、３個の入力パルス波形Ｐ１〜Ｐ３を加工
し、６個のパルス波形ＰＡ〜ＰＦを出力するようなもの
が提案されている。ここに、入力パルス波形Ｐ１〜Ｐ３
は、位相を異にするものである。また、パルス波形Ｐ
Ａ、ＰＢは、入力パルス波形Ｐ１を加工したものであ
り、Ｈレベルにおいて、オーバラップしていないもので
ある。また、パルス波形ＰＣ、ＰＤは、入力パルス波形
Ｐ２を加工したものであり、Ｈレベルにおいて、オーバ
ラップしていないものである。また、パルス波形ＰＥ、
ＰＦは、入力パルス波形Ｐ３を加工したものであり、Ｈ
レベルにおいて、オーバラップしていないものである。
に示すように、３個の入力パルス波形Ｐ１〜Ｐ３を加工
し、６個のパルス波形ＰＡ〜ＰＦを出力するようなもの
が提案されている。ここに、入力パルス波形Ｐ１〜Ｐ３
は、位相を異にするものである。また、パルス波形Ｐ
Ａ、ＰＢは、入力パルス波形Ｐ１を加工したものであ
り、Ｈレベルにおいて、オーバラップしていないもので
ある。また、パルス波形ＰＣ、ＰＤは、入力パルス波形
Ｐ２を加工したものであり、Ｈレベルにおいて、オーバ
ラップしていないものである。また、パルス波形ＰＥ、
ＰＦは、入力パルス波形Ｐ３を加工したものであり、Ｈ
レベルにおいて、オーバラップしていないものである。
【０００３】図６は、かかるパルス波形生成装置の使用
例を示す図であり、図中、１はＡＣサーボモータ、２は
ＡＣサーボモータ１を駆動するインバータ部であり、３
がパルス波形生成装置である。ここに、インバータ部２
を構成するトランジスタ４Ａ〜４Ｆは、パルス波形生成
装置３が生成するパルス波形ＰＡ〜ＰＦにより、そのＯ
Ｎ、ＯＦＦを制御され、ＡＣサーボモータ１を駆動する
に必要な正弦波電流を作り出すものである。
例を示す図であり、図中、１はＡＣサーボモータ、２は
ＡＣサーボモータ１を駆動するインバータ部であり、３
がパルス波形生成装置である。ここに、インバータ部２
を構成するトランジスタ４Ａ〜４Ｆは、パルス波形生成
装置３が生成するパルス波形ＰＡ〜ＰＦにより、そのＯ
Ｎ、ＯＦＦを制御され、ＡＣサーボモータ１を駆動する
に必要な正弦波電流を作り出すものである。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
パルス波形生成装置３は、パルス波形ＰＡ〜ＰＦを反転
したパルス波形ＰＡバー〜ＰＦバーを出力できるように
は構成されていない。このため、従来のパルス波形生成
装置３を、パルス波形ＰＡバー〜ＰＦバーを必要とする
システムに用いようとする場合には、図７に示すよう
に、従来のパルス波形生成装置３のほかにインバータ５
Ａ〜５Ｆからなる反転回路６を余分に用意しなければな
らず、この点において、利便性に欠けるという問題点が
あった。
パルス波形生成装置３は、パルス波形ＰＡ〜ＰＦを反転
したパルス波形ＰＡバー〜ＰＦバーを出力できるように
は構成されていない。このため、従来のパルス波形生成
装置３を、パルス波形ＰＡバー〜ＰＦバーを必要とする
システムに用いようとする場合には、図７に示すよう
に、従来のパルス波形生成装置３のほかにインバータ５
Ａ〜５Ｆからなる反転回路６を余分に用意しなければな
らず、この点において、利便性に欠けるという問題点が
あった。
【０００５】本発明は、かかる点に鑑み、複数のノンオ
ーバラップパルス波形を含む、互いに反転関係にある２
個のパルス波形群のいずれかを選択的に出力することが
できるようにし、利便性の向上を図ることができるよう
にしたパルス波形生成装置を提供することを目的とす
る。
ーバラップパルス波形を含む、互いに反転関係にある２
個のパルス波形群のいずれかを選択的に出力することが
できるようにし、利便性の向上を図ることができるよう
にしたパルス波形生成装置を提供することを目的とす
る。
【０００６】
【課題を解決するための手段】図１は本発明によるパル
ス波形生成装置の原理説明図であり、本発明によるパル
ス波形生成装置は、位相の異なる複数の入力パルス波
形、例えば、３個の入力パルス波形Ｐ１〜Ｐ３を加工
し、これら入力パルス波形Ｐ１〜Ｐ３の各々から一方又
は他方のレベルがオーバラップしていない複数のパルス
波形、例えば、Ｈレベルがオーバラップしていない２個
のパルス波形ＰＡとＰＢ、ＰＣとＰＤ、ＰＥとＰＦを生
成するノンオーバラップパルス波形生成回路７と、この
ノンオーバラップパルス波形生成回路７が生成したパル
ス波形ＰＡ〜ＰＦを反転する反転回路８1〜８6と、ノン
オーバラップパルス波形生成回路７が生成したパルス波
形又は反転回路８1〜８6から出力されるパルス波形ＰＡ
バー〜ＰＦバーを選択する選択回路９1〜９6とを設け、
この選択回路９1〜９6を通して、ノンオーバラップパル
ス波形生成回路７が生成したパルス波形ＰＡ〜ＰＦ又は
反転回路８1〜８6から出力されるパルス波形ＰＡバー〜
ＰＦバーのいずれかを出力することができるように構成
される。
ス波形生成装置の原理説明図であり、本発明によるパル
ス波形生成装置は、位相の異なる複数の入力パルス波
形、例えば、３個の入力パルス波形Ｐ１〜Ｐ３を加工
し、これら入力パルス波形Ｐ１〜Ｐ３の各々から一方又
は他方のレベルがオーバラップしていない複数のパルス
波形、例えば、Ｈレベルがオーバラップしていない２個
のパルス波形ＰＡとＰＢ、ＰＣとＰＤ、ＰＥとＰＦを生
成するノンオーバラップパルス波形生成回路７と、この
ノンオーバラップパルス波形生成回路７が生成したパル
ス波形ＰＡ〜ＰＦを反転する反転回路８1〜８6と、ノン
オーバラップパルス波形生成回路７が生成したパルス波
形又は反転回路８1〜８6から出力されるパルス波形ＰＡ
バー〜ＰＦバーを選択する選択回路９1〜９6とを設け、
この選択回路９1〜９6を通して、ノンオーバラップパル
ス波形生成回路７が生成したパルス波形ＰＡ〜ＰＦ又は
反転回路８1〜８6から出力されるパルス波形ＰＡバー〜
ＰＦバーのいずれかを出力することができるように構成
される。
【０００７】
【作用】かかる本発明によれば、ノンオーバラップパル
ス波形生成回路７が生成したパルス波形ＰＡ〜ＰＦ又は
反転回路８1〜８6から出力されるパルス波形ＰＡバー〜
ＰＦバーのいずれかを出力することができる。即ち、複
数のノンオーバラップパルス波形を含む、互いに反転関
係にある２個のパルス波形群のいずれかを選択的に出力
することができる。
ス波形生成回路７が生成したパルス波形ＰＡ〜ＰＦ又は
反転回路８1〜８6から出力されるパルス波形ＰＡバー〜
ＰＦバーのいずれかを出力することができる。即ち、複
数のノンオーバラップパルス波形を含む、互いに反転関
係にある２個のパルス波形群のいずれかを選択的に出力
することができる。
【０００８】
【実施例】以下、図２〜図４を参照して、本発明の一実
施例につき、本発明をＡＣサーボモータの駆動制御部を
構成するインバータ部に供給すべきパルス波形を生成す
るパルス波形生成装置に適用した場合を例にして説明す
る。
施例につき、本発明をＡＣサーボモータの駆動制御部を
構成するインバータ部に供給すべきパルス波形を生成す
るパルス波形生成装置に適用した場合を例にして説明す
る。
【０００９】図２は本発明の一実施例を示す図であり、
図中、１０はタイマ、１１はノンオーバラップパルス波
形生成回路である。ここに、タイマ１０は８個のパルス
波形ＲＴ００〜ＲＴ０７を出力するものであるが、本実
施例においては、図３ａ〜ｃ（図４ａ〜ｃ）に示すよう
な位相関係にあるパルス波形ＲＴ００、ＲＴ０２、ＲＴ
０４がノンオーバラップパルス波形生成回路１１に対す
る入力パルス波形として使用される。
図中、１０はタイマ、１１はノンオーバラップパルス波
形生成回路である。ここに、タイマ１０は８個のパルス
波形ＲＴ００〜ＲＴ０７を出力するものであるが、本実
施例においては、図３ａ〜ｃ（図４ａ〜ｃ）に示すよう
な位相関係にあるパルス波形ＲＴ００、ＲＴ０２、ＲＴ
０４がノンオーバラップパルス波形生成回路１１に対す
る入力パルス波形として使用される。
【００１０】また、ノンオーバラップパルス波形生成回
路１１において、１２は本装置を制御するための制御信
号を格納するコントロールレジスタ、１３はコントロー
ルレジスタ１２に格納された制御信号を使用して本装置
の動作制御を行う動作制御回路、１４はパルス波形ＲＴ
００のレベル値が変化すると、動作するように制御され
るリロードカウンタ、１５はパルス波形ＲＴ０２のレベ
ル値が変化すると、動作するように制御されるリロード
カウンタ、１６はパルス波形ＲＴ０４のレベル値が変化
すると、動作するように制御されるリロードカウンタで
ある。
路１１において、１２は本装置を制御するための制御信
号を格納するコントロールレジスタ、１３はコントロー
ルレジスタ１２に格納された制御信号を使用して本装置
の動作制御を行う動作制御回路、１４はパルス波形ＲＴ
００のレベル値が変化すると、動作するように制御され
るリロードカウンタ、１５はパルス波形ＲＴ０２のレベ
ル値が変化すると、動作するように制御されるリロード
カウンタ、１６はパルス波形ＲＴ０４のレベル値が変化
すると、動作するように制御されるリロードカウンタで
ある。
【００１１】また、１７はリロードカウンタ１４〜１６
のリロード値を保持しておくデータレジスタ、１８は外
部から供給されるクロックを分周する分周回路、１９は
外部から供給されるクロックと分周回路１８から出力さ
れる分周クロックを選択し、いずれかをカウントクロッ
クとしてリロードカウンタ１４〜１６に供給するセレク
タである。
のリロード値を保持しておくデータレジスタ、１８は外
部から供給されるクロックを分周する分周回路、１９は
外部から供給されるクロックと分周回路１８から出力さ
れる分周クロックを選択し、いずれかをカウントクロッ
クとしてリロードカウンタ１４〜１６に供給するセレク
タである。
【００１２】また、２０は、そのデータ入力端子Ｄにパ
ルス波形ＲＴ００が供給され、そのクロック信号入力端
子ＣＫにリロードカウンタ１４からのアンダーフロー信
号が供給されるＤフリップフロップ、２１は、そのデー
タ入力端子Ｄにパルス波形ＲＴ０２が供給され、そのク
ロック信号入力端子ＣＫにリロードカウンタ１５からの
アンダーフロー信号が供給されるＤフリップフロップ、
２２は、そのデータ入力端子Ｄにパルス波形ＲＴ０４が
供給され、そのクロック信号入力端子ＣＫにリロードカ
ウンタ１６からのアンダーフロー信号が供給されるＤフ
リップフロップである。
ルス波形ＲＴ００が供給され、そのクロック信号入力端
子ＣＫにリロードカウンタ１４からのアンダーフロー信
号が供給されるＤフリップフロップ、２１は、そのデー
タ入力端子Ｄにパルス波形ＲＴ０２が供給され、そのク
ロック信号入力端子ＣＫにリロードカウンタ１５からの
アンダーフロー信号が供給されるＤフリップフロップ、
２２は、そのデータ入力端子Ｄにパルス波形ＲＴ０４が
供給され、そのクロック信号入力端子ＣＫにリロードカ
ウンタ１６からのアンダーフロー信号が供給されるＤフ
リップフロップである。
【００１３】また、２３はパルス波形ＲＴ００を反転す
るインバータ、２４はパルス波形ＲＴ０２を反転するイ
ンバータ、２５はパルス波形ＲＴ０４を反転するインバ
ータである。
るインバータ、２４はパルス波形ＲＴ０２を反転するイ
ンバータ、２５はパルス波形ＲＴ０４を反転するインバ
ータである。
【００１４】また、２６はパルス波形ＲＴ００とＤフリ
ップフロップ２０のＱ出力のＡＮＤ処理を行い、パルス
波形ＰＡを出力するＡＮＤ回路、２７はパルス波形ＲＴ
０２とＤフリップフロップ２１のＱ出力のＡＮＤ処理を
行い、パルス波形ＰＣを出力するＡＮＤ回路、２８はパ
ルス波形ＲＴ０４とＤフリップフロップ２２のＱ出力の
ＡＮＤ処理を行い、パルス波形ＰＥを出力するＡＮＤ回
路、２９はインバータ２３の出力とＤフリップフロップ
２０のＱバー出力のＡＮＤ処理を行い、パルス波形ＰＢ
を出力するＡＮＤ回路、３０はインバータ２４の出力と
Ｄフリップフロップ２１のＱバー出力のＡＮＤ処理を行
い、パルス波形ＰＤを出力するＡＮＤ回路、３１はイン
バータ２５の出力とＤフリップフロップ２２のＱバー出
力のＡＮＤ処理を行い、パルス波形ＰＦを出力するＡＮ
Ｄ回路である。なお、これらＡＮＤ回路２６〜３１は出
力制御信号によって、その活性、非活性が制御される。
ップフロップ２０のＱ出力のＡＮＤ処理を行い、パルス
波形ＰＡを出力するＡＮＤ回路、２７はパルス波形ＲＴ
０２とＤフリップフロップ２１のＱ出力のＡＮＤ処理を
行い、パルス波形ＰＣを出力するＡＮＤ回路、２８はパ
ルス波形ＲＴ０４とＤフリップフロップ２２のＱ出力の
ＡＮＤ処理を行い、パルス波形ＰＥを出力するＡＮＤ回
路、２９はインバータ２３の出力とＤフリップフロップ
２０のＱバー出力のＡＮＤ処理を行い、パルス波形ＰＢ
を出力するＡＮＤ回路、３０はインバータ２４の出力と
Ｄフリップフロップ２１のＱバー出力のＡＮＤ処理を行
い、パルス波形ＰＤを出力するＡＮＤ回路、３１はイン
バータ２５の出力とＤフリップフロップ２２のＱバー出
力のＡＮＤ処理を行い、パルス波形ＰＦを出力するＡＮ
Ｄ回路である。なお、これらＡＮＤ回路２６〜３１は出
力制御信号によって、その活性、非活性が制御される。
【００１５】また、３２〜３７はノンオーバラップパル
ス波形生成回路１１から出力されるパルス波形ＰＡ〜Ｐ
Ｆを反転するインバータ、３８〜４３はセレクト信号Ｓ
Ｌ１により制御され、ノンオーバラップパルス波形生成
回路１１から出力されるパルス波形ＰＡ〜ＰＦとインバ
ータ３２〜３７から出力されるパルス波形ＰＡバー〜Ｐ
Ｆバーを選択するセレクタ、４４はセレクト信号ＳＬ２
によって制御され、セレクタ３８〜４３の出力とタイマ
１０の出力パルスＲＴ００〜ＲＴ０５とをセレクトする
セレクタである。なお、セレクタ３８〜４３のセレクト
動作を制御するセレクト信号ＳＬ１は、他の信号との論
理をとった信号（ゲート信号）であっても良いし、レジ
スタの値を使用するものであっても良いし、外部から供
給する信号であっても良い。
ス波形生成回路１１から出力されるパルス波形ＰＡ〜Ｐ
Ｆを反転するインバータ、３８〜４３はセレクト信号Ｓ
Ｌ１により制御され、ノンオーバラップパルス波形生成
回路１１から出力されるパルス波形ＰＡ〜ＰＦとインバ
ータ３２〜３７から出力されるパルス波形ＰＡバー〜Ｐ
Ｆバーを選択するセレクタ、４４はセレクト信号ＳＬ２
によって制御され、セレクタ３８〜４３の出力とタイマ
１０の出力パルスＲＴ００〜ＲＴ０５とをセレクトする
セレクタである。なお、セレクタ３８〜４３のセレクト
動作を制御するセレクト信号ＳＬ１は、他の信号との論
理をとった信号（ゲート信号）であっても良いし、レジ
スタの値を使用するものであっても良いし、外部から供
給する信号であっても良い。
【００１６】図３及び図４は、本実施例の動作を説明す
るためのタイムチャートであり、本実施例においては、
パルス波形ＲＴ００がＬレベルからＨレベルに反転する
と、リロードカウンタ１４は、図３ｄ（ｘ）に示すよう
にカウントを行う。そして、アンダーフローが起こる
と、リロードカウンタ１４からＤフリップフロップ２０
のクロック入力端子ＣＫにアンダーフロー信号が供給さ
れ、パルス波形ＲＴ００のＨレベル値がラッチされ、Ｄ
フリップフロップ２０のＱ出力は、図３ｅに示すよう
に、ＬレベルからＨレベルに反転する。
るためのタイムチャートであり、本実施例においては、
パルス波形ＲＴ００がＬレベルからＨレベルに反転する
と、リロードカウンタ１４は、図３ｄ（ｘ）に示すよう
にカウントを行う。そして、アンダーフローが起こる
と、リロードカウンタ１４からＤフリップフロップ２０
のクロック入力端子ＣＫにアンダーフロー信号が供給さ
れ、パルス波形ＲＴ００のＨレベル値がラッチされ、Ｄ
フリップフロップ２０のＱ出力は、図３ｅに示すよう
に、ＬレベルからＨレベルに反転する。
【００１７】次に、パルス波形ＲＴ００がＨレベルから
Ｌレベルに反転すると、リロードカウンタ１４が図３ｄ
（ｙ）に示すようにカウントを行う。そして、アンダー
フローが起こると、リロードカウンタ１４からＤフリッ
プフロップ２０のクロック入力端子ＣＫにアンダーフロ
ー信号が供給され、パルス波形ＲＴ００のＬレベル値が
ラッチされ、Ｄフリップフロップ２０のＱ出力は、図３
ｅに示すように、ＨレベルからＬレベルに反転する。
Ｌレベルに反転すると、リロードカウンタ１４が図３ｄ
（ｙ）に示すようにカウントを行う。そして、アンダー
フローが起こると、リロードカウンタ１４からＤフリッ
プフロップ２０のクロック入力端子ＣＫにアンダーフロ
ー信号が供給され、パルス波形ＲＴ００のＬレベル値が
ラッチされ、Ｄフリップフロップ２０のＱ出力は、図３
ｅに示すように、ＨレベルからＬレベルに反転する。
【００１８】ここに、ＡＮＤ回路２６においては、パル
ス波形ＲＴ００とＤフリップフロップ２０のＱ出力のＡ
ＮＤ処理が行われるので、その出力、即ち、パルス波形
ＰＡは、図３ｆに示すようになる。
ス波形ＲＴ００とＤフリップフロップ２０のＱ出力のＡ
ＮＤ処理が行われるので、その出力、即ち、パルス波形
ＰＡは、図３ｆに示すようになる。
【００１９】他方、インバータ２３の出力は、図３ｇに
示すように、パルス波形ＲＴ００を反転したパルス波形
になり、Ｄフリップフロップ２０のＱバー出力は、図３
ｈに示すように、Ｄフリップフロップ２０のＱ出力を反
転させた波形になる。
示すように、パルス波形ＲＴ００を反転したパルス波形
になり、Ｄフリップフロップ２０のＱバー出力は、図３
ｈに示すように、Ｄフリップフロップ２０のＱ出力を反
転させた波形になる。
【００２０】ここに、ＡＮＤ回路２９においては、イン
バータ２３の出力とＤフリップフロップ２０のＱバー出
力のＡＮＤ処理が行われるので、その出力、即ち、パル
ス波形ＰＢは、図３ｉに示すように、パルス波形ＰＡと
はＨレベルにおいてオーバラップしない波形となる。
バータ２３の出力とＤフリップフロップ２０のＱバー出
力のＡＮＤ処理が行われるので、その出力、即ち、パル
ス波形ＰＢは、図３ｉに示すように、パルス波形ＰＡと
はＨレベルにおいてオーバラップしない波形となる。
【００２１】また、パルス波形ＲＴ０２がＬレベルから
Ｈレベルに反転すると、リロードカウンタ１５は、図３
ｊ（ｘ）に示すようにカウントを行う。そして、アンダ
ーフローが起こると、リロードカウンタ１５からＤフリ
ップフロップ２１のクロック入力端子ＣＫにアンダーフ
ロー信号が供給され、パルス波形ＲＴ０２のＨレベル値
がラッチされ、Ｄフリップフロップ２１のＱ出力は、図
３ｋに示すように、ＬレベルからＨレベルに反転する。
Ｈレベルに反転すると、リロードカウンタ１５は、図３
ｊ（ｘ）に示すようにカウントを行う。そして、アンダ
ーフローが起こると、リロードカウンタ１５からＤフリ
ップフロップ２１のクロック入力端子ＣＫにアンダーフ
ロー信号が供給され、パルス波形ＲＴ０２のＨレベル値
がラッチされ、Ｄフリップフロップ２１のＱ出力は、図
３ｋに示すように、ＬレベルからＨレベルに反転する。
【００２２】次に、パルス波形ＲＴ０２がＨレベルから
Ｌレベルに反転すると、リロードカウンタ１５が図３ｊ
（ｙ）に示すようにカウントを行う。そして、アンダー
フローが起こると、リロードカウンタ１５からＤフリッ
プフロップ２１のクロック入力端子ＣＫにアンダーフロ
ー信号が供給され、パルス波形ＲＴ０２のＬレベル値が
ラッチされ、Ｄフリップフロップ２１のＱ出力は、図３
ｋに示すように、ＨレベルからＬレベルに反転する。
Ｌレベルに反転すると、リロードカウンタ１５が図３ｊ
（ｙ）に示すようにカウントを行う。そして、アンダー
フローが起こると、リロードカウンタ１５からＤフリッ
プフロップ２１のクロック入力端子ＣＫにアンダーフロ
ー信号が供給され、パルス波形ＲＴ０２のＬレベル値が
ラッチされ、Ｄフリップフロップ２１のＱ出力は、図３
ｋに示すように、ＨレベルからＬレベルに反転する。
【００２３】ここに、ＡＮＤ回路２７においては、パル
ス波形ＲＴ０２とＤフリップフロップ２１のＱ出力のＡ
ＮＤ処理が行われるので、その出力、即ち、パルス波形
ＰＣは、図３ｌに示すようになる。
ス波形ＲＴ０２とＤフリップフロップ２１のＱ出力のＡ
ＮＤ処理が行われるので、その出力、即ち、パルス波形
ＰＣは、図３ｌに示すようになる。
【００２４】他方、インバータ２４の出力は、図３ｍに
示すように、パルス波形ＲＴ０２を反転したパルス波形
になり、Ｄフリップフロップ２１のＱバー出力は、図３
ｎに示すように、Ｄフリップフロップ２１のＱ出力を反
転させた波形になる。
示すように、パルス波形ＲＴ０２を反転したパルス波形
になり、Ｄフリップフロップ２１のＱバー出力は、図３
ｎに示すように、Ｄフリップフロップ２１のＱ出力を反
転させた波形になる。
【００２５】ここに、ＡＮＤ回路３０においては、イン
バータ２４の出力とＤフリップフロップ２１のＱバー出
力のＡＮＤ処理が行われるので、その出力、即ち、パル
ス波形ＰＤは、図３ｏに示すように、パルス波形ＰＣと
はＨレベルにおいてオーバラップしない波形となる。
バータ２４の出力とＤフリップフロップ２１のＱバー出
力のＡＮＤ処理が行われるので、その出力、即ち、パル
ス波形ＰＤは、図３ｏに示すように、パルス波形ＰＣと
はＨレベルにおいてオーバラップしない波形となる。
【００２６】また、パルス波形ＲＴ０４がＬレベルから
Ｈレベルに反転すると、リロードカウンタ１６は、図３
ｐ（ｘ）に示すようにカウントを行う。そして、アンダ
ーフローが起こると、リロードカウンタ１６からＤフリ
ップフロップ２２のクロック入力端子ＣＫにアンダーフ
ロー信号が供給され、パルス波形ＲＴ０４のＨレベル値
がラッチされ、Ｄフリップフロップ２２のＱ出力は、図
３ｑに示すように、ＬレベルからＨレベルに反転する。
Ｈレベルに反転すると、リロードカウンタ１６は、図３
ｐ（ｘ）に示すようにカウントを行う。そして、アンダ
ーフローが起こると、リロードカウンタ１６からＤフリ
ップフロップ２２のクロック入力端子ＣＫにアンダーフ
ロー信号が供給され、パルス波形ＲＴ０４のＨレベル値
がラッチされ、Ｄフリップフロップ２２のＱ出力は、図
３ｑに示すように、ＬレベルからＨレベルに反転する。
【００２７】次に、パルス波形ＲＴ０４がＨレベルから
Ｌレベルに反転すると、リロードカウンタ１６が図３ｐ
（ｙ）に示すようにカウントを行う。そして、アンダー
フローが起こると、リロードカウンタ１６からＤフリッ
プフロップ２２のクロック入力端子ＣＫにアンダーフロ
ー信号が供給され、パルス波形ＲＴ０４のＬレベル値が
ラッチされ、Ｄフリップフロップ２２のＱ出力は、図３
ｑに示すように、ＨレベルからＬレベルに反転する。
Ｌレベルに反転すると、リロードカウンタ１６が図３ｐ
（ｙ）に示すようにカウントを行う。そして、アンダー
フローが起こると、リロードカウンタ１６からＤフリッ
プフロップ２２のクロック入力端子ＣＫにアンダーフロ
ー信号が供給され、パルス波形ＲＴ０４のＬレベル値が
ラッチされ、Ｄフリップフロップ２２のＱ出力は、図３
ｑに示すように、ＨレベルからＬレベルに反転する。
【００２８】ここに、ＡＮＤ回路２８においては、パル
ス波形ＲＴ０４とＤフリップフロップ２２のＱ出力のＡ
ＮＤ処理が行われるので、その出力、即ち、パルス波形
ＰＥは、図３ｒに示すようになる。
ス波形ＲＴ０４とＤフリップフロップ２２のＱ出力のＡ
ＮＤ処理が行われるので、その出力、即ち、パルス波形
ＰＥは、図３ｒに示すようになる。
【００２９】他方、インバータ２５の出力は、図３ｓに
示すように、パルス波形ＲＴ０４を反転したパルス波形
になり、Ｄフリップフロップ２２のＱバー出力は、図３
ｔに示すように、Ｄフリップフロップ２２のＱ出力を反
転させた波形になる。
示すように、パルス波形ＲＴ０４を反転したパルス波形
になり、Ｄフリップフロップ２２のＱバー出力は、図３
ｔに示すように、Ｄフリップフロップ２２のＱ出力を反
転させた波形になる。
【００３０】ここに、ＡＮＤ回路３１においては、イン
バータ２５の出力とＤフリップフロップ２２のＱバー出
力のＡＮＤ処理が行われるので、その出力、即ち、パル
ス波形ＰＦは、図３ｕに示すように、パルス波形ＰＥと
はＨレベルにおいてオーバラップしない波形となる。
バータ２５の出力とＤフリップフロップ２２のＱバー出
力のＡＮＤ処理が行われるので、その出力、即ち、パル
ス波形ＰＦは、図３ｕに示すように、パルス波形ＰＥと
はＨレベルにおいてオーバラップしない波形となる。
【００３１】そこで、また、インバータ３２〜３７の出
力には、図３においては、その図示を省略するが、図３
ｆ、ｌ、ｒ、ｉ、ｏ、ｕに示すパルス波形ＰＡ〜ＰＦを
反転したパルス波形ＰＡバー〜ＰＦバーを得ることがで
きる。ここに、図４は、パルス波形ＲＴ００、ＲＴ０
２、ＲＴ０４と、パルス波形ＰＡ〜ＰＦと、パルス波形
ＰＡバー〜ＰＦバーとの関係を図示したものである。
力には、図３においては、その図示を省略するが、図３
ｆ、ｌ、ｒ、ｉ、ｏ、ｕに示すパルス波形ＰＡ〜ＰＦを
反転したパルス波形ＰＡバー〜ＰＦバーを得ることがで
きる。ここに、図４は、パルス波形ＲＴ００、ＲＴ０
２、ＲＴ０４と、パルス波形ＰＡ〜ＰＦと、パルス波形
ＰＡバー〜ＰＦバーとの関係を図示したものである。
【００３２】したがって、セレクタ４４によってセレク
タ３８〜４３の出力をセレクトし、かつ、セレクタ３８
〜４３によってノンオーバラップパルス波形生成回路１
１の出力をセレクトする場合には、図４ｄ〜ｉに示すパ
ルス波形ＰＡ〜ＰＦを外部に出力でき、また、セレクタ
４４によってセレクタ３８〜４３の出力をセレクトし、
かつ、セレクタ３８〜４３によってインバータ３２〜３
７の出力をセレクトする場合には、図４ｊ〜ｏに示すパ
ルス波形ＰＡバー〜ＰＦバーを外部に出力することがで
きる。なお、本実施例においては、タイマ１０のパルス
波形ＲＴ００〜ＲＴ０５をセレクトすることもできる。
タ３８〜４３の出力をセレクトし、かつ、セレクタ３８
〜４３によってノンオーバラップパルス波形生成回路１
１の出力をセレクトする場合には、図４ｄ〜ｉに示すパ
ルス波形ＰＡ〜ＰＦを外部に出力でき、また、セレクタ
４４によってセレクタ３８〜４３の出力をセレクトし、
かつ、セレクタ３８〜４３によってインバータ３２〜３
７の出力をセレクトする場合には、図４ｊ〜ｏに示すパ
ルス波形ＰＡバー〜ＰＦバーを外部に出力することがで
きる。なお、本実施例においては、タイマ１０のパルス
波形ＲＴ００〜ＲＴ０５をセレクトすることもできる。
【００３３】以上のように、本実施例によれば、ノンオ
ーバラップパルス波形生成回路１１が出力するパルス波
形ＰＡ〜ＰＦ又はこれらパルス波形ＰＡ〜ＰＦを反転さ
せたＰＡバー〜ＰＦバーを選択的に出力させることがで
きるので、その利便性の向上を図ることができる。
ーバラップパルス波形生成回路１１が出力するパルス波
形ＰＡ〜ＰＦ又はこれらパルス波形ＰＡ〜ＰＦを反転さ
せたＰＡバー〜ＰＦバーを選択的に出力させることがで
きるので、その利便性の向上を図ることができる。
【００３４】なお、本実施例においては、出力制御信号
をＬレベルに設定する場合には、ノンオーバラップ波形
生成回路１１の出力をＬレベルに固定し、インバータ３
２〜３７の出力をＨレベルに固定させることができ、使
用するシステムの要求に応じて、これらを選択的に出力
させることもできる。また、ＡＮＤ回路２６〜３１の代
わりにＮＡＮＤ回路を使用することもでき、この場合に
おいて、出力制御信号をＬレベルに設定する場合には、
ノンオーバラップパルス波形生成回路１１の出力をＨレ
ベルに固定することもできる。
をＬレベルに設定する場合には、ノンオーバラップ波形
生成回路１１の出力をＬレベルに固定し、インバータ３
２〜３７の出力をＨレベルに固定させることができ、使
用するシステムの要求に応じて、これらを選択的に出力
させることもできる。また、ＡＮＤ回路２６〜３１の代
わりにＮＡＮＤ回路を使用することもでき、この場合に
おいて、出力制御信号をＬレベルに設定する場合には、
ノンオーバラップパルス波形生成回路１１の出力をＨレ
ベルに固定することもできる。
【００３５】
【発明の効果】本発明によれば、複数のノンオーバラッ
プパルス波形を含む、互いに反転関係にある２個のパル
ス波形群のいずれかを選択により出力することができる
ので、利便性を向上させることができる。
プパルス波形を含む、互いに反転関係にある２個のパル
ス波形群のいずれかを選択により出力することができる
ので、利便性を向上させることができる。
【図１】本発明の原理説明図である。
【図２】本発明の一実施例を示す図である。
【図３】本発明の一実施例の動作を説明するためのタイ
ムチャートである。
ムチャートである。
【図４】本発明の一実施例の動作を説明するためのタイ
ムチャートである。
ムチャートである。
【図５】従来のパルス波形生成装置を示す図である。
【図６】従来のパルス波形生成装置の使用例を示す図で
ある。
ある。
【図７】従来のパルス波形生成装置が有する問題点を説
明するための図である。
明するための図である。
７ ノンオーバラップ波形生成回路 ８1〜８6 反転回路 ９1〜９6 選択回路
Claims (2)
- 【請求項１】位相の異なる複数の入力パルス波形を加工
し、該複数の入力パルス波形の各々から一方又は他方の
レベルがオーバラップしていない２個のパルス波形を生
成するノンオーバラップパルス波形生成回路と、 該ノンオーバラップパルス波形生成回路が生成したパル
ス波形を反転する反転回路と、 前記ノンオーバラップパルス波形生成回路が生成したパ
ルス波形又は前記反転回路から出力されるパルス波形を
選択する選択回路とを設け、 該選択回路を通して、前記ノンオーバラップパルス波形
生成回路が生成したパルス波形又は前記反転回路から出
力されるパルス波形のいずれかを出力することができる
ように構成されていることを特徴とするパルス波形生成
装置。 - 【請求項２】前記ノンオーバラップパルス波形生成回路
は、出力制御信号によって、その出力を全てＨレベル又
はＬレベルに固定できるように構成されていることを特
徴とする請求項１記載のパルス波形生成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3070183A JP2692405B2 (ja) | 1991-04-03 | 1991-04-03 | パルス波形生成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3070183A JP2692405B2 (ja) | 1991-04-03 | 1991-04-03 | パルス波形生成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04306014A JPH04306014A (ja) | 1992-10-28 |
| JP2692405B2 true JP2692405B2 (ja) | 1997-12-17 |
Family
ID=13424159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3070183A Expired - Fee Related JP2692405B2 (ja) | 1991-04-03 | 1991-04-03 | パルス波形生成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2692405B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57160215A (en) * | 1981-03-30 | 1982-10-02 | Nissan Motor Co Ltd | Generator for plural pulses |
| JPH02194721A (ja) * | 1989-01-24 | 1990-08-01 | Hitachi Ltd | 半導体集積回路装置 |
-
1991
- 1991-04-03 JP JP3070183A patent/JP2692405B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04306014A (ja) | 1992-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4683523B2 (ja) | シフトレジスタ | |
| KR970704264A (ko) | 집적된 테스트 및 컨트롤을 갖는 디지탈 펄스폭 변조기 | |
| JPH0378998A (ja) | 加速器の制御装置 | |
| US7253810B2 (en) | Liquid crystal display having data driver and gate driver | |
| JPH08129360A (ja) | エレクトロルミネセンス表示装置 | |
| JP3557007B2 (ja) | 液晶電気光学装置の周辺駆動回路 | |
| JPH02894A (ja) | 表示装置をアドレス指定する装置及び方法 | |
| CN101536311B (zh) | 脉冲输出电路、使用该脉冲输出电路的显示装置的驱动电路、显示装置及脉冲输出方法 | |
| JP2692405B2 (ja) | パルス波形生成装置 | |
| US3946255A (en) | Signal generator | |
| JP2760670B2 (ja) | 表示素子の駆動用集積回路 | |
| JP3777242B2 (ja) | モータ制御装置 | |
| US5500653A (en) | Character data writing device | |
| KR100238208B1 (ko) | 동기식 직렬 입출력 회로 | |
| JPH02235093A (ja) | 表示パネル用階調表示回路 | |
| KR0168082B1 (ko) | 디지탈 펄스폭변조신호 발생장치 | |
| JPH0534409A (ja) | テストモード制御信号生成回路 | |
| JPH0879029A (ja) | ４相クロツクパルス発生回路 | |
| JP2880019B2 (ja) | パターン発生装置 | |
| KR940006512Y1 (ko) | 디지탈/아날로그신호 변환장치 | |
| JP2754654B2 (ja) | マイクロコンピュータの出力制御回路 | |
| KR0127532Y1 (ko) | 메모리를 이용한 64/8khz 콤포지트 클럭 발생회로 | |
| RU2006962C1 (ru) | Устройство для отображения символов на матричном индикаторе | |
| JP2797181B2 (ja) | 液晶駆動方法及び液晶表示装置 | |
| JPH0980375A (ja) | 液晶駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970805 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |