SU682950A1 - Регистр сдвига - Google Patents

Description

ни  режима двустороннего сдвига и етатичеекого хранени .

Поставленна  цель достигаетс  тем, что регистр сдвига, содержащий последовательно соединенные триггеры, каждый из которых выполнен на двух иоследовательно включенных туннельных диодах, один из которых подключены к шине нулевого потенциала , а другой к одной из управл ющих щин, св занных с соответствующими выходами формировател  тактовых импульсов, щины синхроимпульсов и щины сдвига влево и вправо, содержит дополнительный триггер, выполненный на двух последовательно включенных туннельных диодах, один из которых соединен с шиной нулевого потенциала, а другой - с другой управл ющей шиной, а входы формировател  тактовых импульсов соединены соответственно с шинами синхроимпульсов и сдвига влево и вправо, а также тем, что формирователь тактовых импульсов содержит два RS-триггера, входы которых соединены с выходами элементов И-ИЛИ, первые и вторые входы которых соединены с соответствующими входами формировател  тактовых импульсов, выходы RS-триггеров подключены к соответствующим выходам формировател  тактовых импульсов и третьим выходам элементов И-ИЛИ.

На фиг. 1 представлена схема предложенного регистра; на фиг. 2 - временна  диаграмма работы формировател .

Регистр содержит последовательно соединенные триггеры 1, выполненные на двух последовательно включенных туннельных диодах 2 и 3, причем диоды 2 подключены к шине 4 нулевого потенциала, диоды 3 - к соответствующим управл ющим шипам 5-8, которые св заны с соответствующими выходами формировател  9 тактовых импульсов , который состоит из двух RS-триггеров 10 и 11, входы которых соединены с выходами элементов И-ИЛИ 12, 13 и 14, 15. Шина синхронизации 16 и 17, и шина сдвига влево 18 и вправо 19, соединены со входами формировател  9.

Формирователь 9 обеспечивает формирование тактовых импульсов на шинах 5-8 в требуемой последовательности при подаче одного из зправл ющих сигналов «Вправо или «Влево. Формирование серий тактовых импульсов и сдвиг информации в регистре осуществл етс  при подаче одного из управл ющих сигналов «Вправо или «Влево. Одновременна  подача зказанных сигналов недопустима. При отсутствии обоих сигналов регистр обеспечивает статическое хранение ранее записанной информации . Синхронизаци  работы формировател  осуществл етс  двум  непрерывными сери ми импульсов по шинам 16 и 17, сдвин тыми друг относительно друга на полпериода (фиг. 2, в, г).

При подаче сигнала «Вправо (фиг. 2, а, временной промежзток TI) на щину 19 единичный выход триггера 10 через элемент 14 подключаетс  ко входу триггера 11, нулевой выход триггера 10 через элемент 15- ко входу триггера И, единичный выход триггера 11 через элемент 13 - ко входу / триггера 10, а нулевой выход триггера 11 через элемент 12 - ко входу 5 триггера 10.

Из непрерывных серий СИ1 и СИ2 по шинам 16 и 17 выдел ютс  «пакеты импульсов ПСИ1 и ПСИ2 (фиг. 2, д, е), которые в течение временного интервала TI поступают на выходы триггеров 10 и 11. Поскольку формирователь 9 на триггерах 10 и 11 представл ет собой триггер со счетным входом, то он осуществл ет пересчет импульсов ПСИ1 и ПСИ2 по модулю два. Выходные сигналы триггеров 10 и 11, используемые дл  регистра как тактовые серии ТИ1-ТИ4 (фиг. 2, ж, к), обеспечивают сдвиг информации в регистре вправо. При этом длительность TI сигнала «Вправо (фиг. 2, а) определ ет количество тактов сдвига, то есть число разр дов, на которое сдвигаетс  информаци  в регистре вправо.

При подаче сигнала «Влево (фиг. 2, б, интервал TZ) на щину 18 единичный выход

триггера 10 через элемент 15 подключаетс  ко входу R триггера II, нулевой выход триггера 10 через элемент 14 ко входу 5 триггера II, единичный выход триггера 11 через элемент 12 ко входу 5 триггера 10,

а нулевой выход триггера 11 через элемент 13 - ко входу R триггера 10. С помощью сигнала «Влево из серий СИ1 и СИ2 на элементах 12-15 выдел ютс  пакеты импульсов ПСИ1 и ПСИ2, которые в течение

временного интервала Т поступают на входы триггеров 10 и 11. Выходные сигналы триггеров 10 и 11 используютс  как тактовые серии ТИ4-ТИ1, обеспечивают сдвиг информации в регистре влево. Длительность Т определ ет количество тактов сдвига.

Рассмотрим работу регистра при сдвиге информации вправо. Дл  записи «1 на вход регистра должен

поступить импульс высокого зфовн , опережающий импульс серии ТИ1 на Д такта. При постзплении серии ТИ1 первый триггер первого разр да переключитс  в единичное состо ние. Если же на входе присутствует «О, то первый триггер первого разр да окажетс  в нулевом состо нии. Соответственно при поступлении импульса ТИ2 второй триггер первого разр да устанавливаетс  в то же состо ние, что и первый триггер. По окончании серии ТИ1 первый триггер устанавливаетс  в «О, а второй триггер хранит свое состо ние.

Аналогично, при по влении импульса серии ТИЗ информаци  переписываетс  со

второго триггера на третий, а при по влеНИИ импульса серии ТИ4 - с третьего на четвертый триггер иервого разр да.

При подаче сигпала сдвига «Влево (фиг. 2, б) процессы записи информации влево протекают подобно предыдущему, по только в обратном направлении, т. е. с выхода - входа 20 информации записываетс  на четвертый триггер последнего разр да и последовательно сдвигаетс  на третий, второй, первый триггеры последнего разр да , на триггеры предпоследнего разр да и т. д.

Предложенный регистр имеет большое быстоодействие (частота сдвига до 100 МГц), малую потребл емзю мощность (не более 1 -1,5 МВт на разр д) и характеризуетс  простотой и регул рностью схемы , что позвол ет легко реализовать указанный регистр в виде гибридной интегральной схемы. Формирователь реверсивиого регистра достаточно прост в схемном отношении , не содержит нестандартных элементов и дл  его построени  могут быть использованы серийные интегральные схемы ЭСЛ-типа. Один такой формирователь может обеспечить управление 20-30 разп дами регистра, а сам регистр сдвига обеспечивает сдвиг ипформации в требуедюм направлении , а также режим статического хранени  записанной информации и может быть использован дл  построени  различных устройств последовательностных машин , сверхоперативных заполшнаюших устройств магазинного и циклического типа, ассоциативных запоминающих устройств и коммутируюших регистровых матриц однородных вычислительных структур.

Claims (2)

1. Регистр сдвига, содержащий последовательно соединенные триггеры, каждый из

которых выполнен на двух последовательно включенных туннельных диодах, один из которых подключен к щине нулевого потенциала , а другой - к одной из управл ющих шин, св занных с соответствующнмп выходами формировател  тактовых ИМПУЛЬСОВ , шины синхроимпульсов и шины сдвига влево и вправо, отлпчающийс  тем, что, с целью расширени  области применени  регистра за счет обеспечени  режима двустороннего сдвига и статического хранени , он содержит дополнительный триггер, выполненный на двух последовательно включенных туннельных диодах.

один из которых соединен с шиной нулевого потенциала, а другой - с другой управл ющей щиной, а входы формировател  тактовых импульсов соединены соответственно с шинами синхроимиульсов и сдвига влево

и вираво.

2. Регистр по п. 1, о т л п ч а ю HI и и с   тем, что формирователь тактовых ИМПУЛЬСОВ содержит два RS-триггера, входы котопых соединены с выходами элементов И- ИЛИ, иервые и вторые входы которых соединены с соответствующими входами формировател  тактовых импульсов, выходы RS-TpnrrepOB подключены к соответствующим выходам формировател  тактовых ИМПУЛЬСОВ и третьим выходам элемеитов И-ИЛИ.

Источники информации, прин тые во внимание нри экспертизе

1.Майоров С. А. и др. Структуры цифровых вычислительных мащин. Л., «Машиностроение , 1970, с. 69.

2.Котт В. М. и др. Туннельные диоды в вычислительной технике, М., «Советское

радио, 1967.

72

10

7J

СИ1 fnpaSo Вле8о

IS13

IpUl-J

П

п

15

СИ2

С.; ППППППППППППП ПЛ П ,,, ППППППППППППППППП ,,,, ППППППППП П П П П П