JP2692206B2 - 短絡保護回路 - Google Patents
短絡保護回路Info
- Publication number
- JP2692206B2 JP2692206B2 JP63309925A JP30992588A JP2692206B2 JP 2692206 B2 JP2692206 B2 JP 2692206B2 JP 63309925 A JP63309925 A JP 63309925A JP 30992588 A JP30992588 A JP 30992588A JP 2692206 B2 JP2692206 B2 JP 2692206B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- switching element
- transistor
- overcurrent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 発明の背景 技術分野 この発明は，近接スイッチ等のセンサの出力信号によ
ってオン，オフ制御されるスイッチング素子を含む出力
回路において，このスイッチング素子を負荷の短絡事故
から保護する短絡保護回路に関する。
ってオン，オフ制御されるスイッチング素子を含む出力
回路において，このスイッチング素子を負荷の短絡事故
から保護する短絡保護回路に関する。
従来技術とその問題点 近接スイッチの出力回路に適用される短絡保護回路の
例として第３図に示すものがある。これは特公昭58-425
70号公報に記載されている回路を簡略化して示すもので
ある。
例として第３図に示すものがある。これは特公昭58-425
70号公報に記載されている回路を簡略化して示すもので
ある。
第３図を参照して出力トランジスタ（出力回路のスイ
ッチング素子）１のベース端子に禁止回路10が設けら
れ，この禁止回路10が禁止解除状態のときに物体の有無
を検出するセンサからの出力信号が出力トランジスタ１
のベース端子に与えられる。この出力トランジスタ１に
直列に抵抗R,電源６および負荷７が接続されている。ま
た禁止回路10を制御するための２つの第1,第２のタイマ
11,12が設けられている。
ッチング素子）１のベース端子に禁止回路10が設けら
れ，この禁止回路10が禁止解除状態のときに物体の有無
を検出するセンサからの出力信号が出力トランジスタ１
のベース端子に与えられる。この出力トランジスタ１に
直列に抵抗R,電源６および負荷７が接続されている。ま
た禁止回路10を制御するための２つの第1,第２のタイマ
11,12が設けられている。
第１のタイマ11は出力トランジスタ１に流れようとす
る過電流を検出するもので，出力トランジスタ１に第１
の一定時間t1の間，過電流が流れていると後述する第２
のタイマ12に過電流検出信号を出力する。第２のタイマ
12はこの過電流検出信号に応答して禁止回路10を禁止状
態とし出力トランジスタ１を強制的にオフとする。過電
流は接続点Ｅに生じる電位が第１の一定時間t1の間連続
して所定電位以上であるかどうかによって検出される。
第１のタイマ11は第１の一定時間t1の間連続して過電流
が流れていることを検出したときに動作するので，突入
電流やノイズの発生によって誤動作し誤って出力トラン
ジスタ１が強制的にオフとされることはない。
る過電流を検出するもので，出力トランジスタ１に第１
の一定時間t1の間，過電流が流れていると後述する第２
のタイマ12に過電流検出信号を出力する。第２のタイマ
12はこの過電流検出信号に応答して禁止回路10を禁止状
態とし出力トランジスタ１を強制的にオフとする。過電
流は接続点Ｅに生じる電位が第１の一定時間t1の間連続
して所定電位以上であるかどうかによって検出される。
第１のタイマ11は第１の一定時間t1の間連続して過電流
が流れていることを検出したときに動作するので，突入
電流やノイズの発生によって誤動作し誤って出力トラン
ジスタ１が強制的にオフとされることはない。
第２のタイマ12は電源電圧Vsの投入直後から第２の一
定時間t2の間，禁止回路10を禁止状態にする電源リセッ
ト回路である。電源投入直後から第２の一定時間t2の
間，出力トランジスタ１はセンサからの出力信号の状態
に関係なく強制的にオフとされる。これによりたとえセ
ンサから信号が出力されていても出力回路は動作しない
こととなる。これは電源投入直後の不安定な状態による
誤動作を防止し，動作の確実性を期するためである。こ
の第２のタイマ12は出力トランジスタ１に流れる過電流
が第１のタイマ11によって検出されたときにも電源リセ
ット動作を行ない第２の一定時間t2の間，禁止回路10を
禁止状態にする。
定時間t2の間，禁止回路10を禁止状態にする電源リセッ
ト回路である。電源投入直後から第２の一定時間t2の
間，出力トランジスタ１はセンサからの出力信号の状態
に関係なく強制的にオフとされる。これによりたとえセ
ンサから信号が出力されていても出力回路は動作しない
こととなる。これは電源投入直後の不安定な状態による
誤動作を防止し，動作の確実性を期するためである。こ
の第２のタイマ12は出力トランジスタ１に流れる過電流
が第１のタイマ11によって検出されたときにも電源リセ
ット動作を行ない第２の一定時間t2の間，禁止回路10を
禁止状態にする。
第４図に示すように電源投入から第２の一定時間t2経
過後は出力トランジスタ１はセンサからの出力信号によ
って制御されうる状態となる。すなわちセンサからの出
力信号が出力トランジスタ１のベースに与えられると出
力トランジスタ１がオンし，このトランジスタ１を通し
て負荷７に電流I1が流れる。
過後は出力トランジスタ１はセンサからの出力信号によ
って制御されうる状態となる。すなわちセンサからの出
力信号が出力トランジスタ１のベースに与えられると出
力トランジスタ１がオンし，このトランジスタ１を通し
て負荷７に電流I1が流れる。
このような通常の動作において，負荷７の短絡事故等
により過電流が流れると，第５図に示すようにトランジ
スタ１は一定時間t2の間オフとされるが，この後再びオ
ンとされ時間t1にわたる過電流検出が再び行なわれる。
上述のように第１のタイマは一定時間t1の間，連続して
過電流が流れているかどうかを検出するものであるの
で，この一定時間t1の間過電流がトランジスタ１に流れ
続けることになる。トランジスタ１に流れる電流はその
hfeにより制限されるが，負荷７の短絡事故のような場
合にはトランジスタ１にかなりのパワーがかかるために
出力トランジスタ１の破壊や劣化が引き起こされること
がある。
により過電流が流れると，第５図に示すようにトランジ
スタ１は一定時間t2の間オフとされるが，この後再びオ
ンとされ時間t1にわたる過電流検出が再び行なわれる。
上述のように第１のタイマは一定時間t1の間，連続して
過電流が流れているかどうかを検出するものであるの
で，この一定時間t1の間過電流がトランジスタ１に流れ
続けることになる。トランジスタ１に流れる電流はその
hfeにより制限されるが，負荷７の短絡事故のような場
合にはトランジスタ１にかなりのパワーがかかるために
出力トランジスタ１の破壊や劣化が引き起こされること
がある。
発明の概要 発明の目的 この発明は，出力回路のスイッチング素子の破壊や劣
化を防止することができる短絡保護回路を提供すること
を目的とする。
化を防止することができる短絡保護回路を提供すること
を目的とする。
発明の構成および効果 この発明による短絡保護回路は，入力信号によりオ
ン，オフ制御されるスイッチング素子を含む出力回路，
上記スイッチング素子に直列に接続され，上記スイッチ
ング素子に流れる負荷電流によって電圧降下を生じさせ
る抵抗回路，上記スイッチング素子に第１の所定時間の
間連続して第１の所定値以上の電流が流れているかどう
かを，上記抵抗回路に現れる降下電圧に基づいて検出す
る過電流検出回路，上記過電流検出回路による過電流検
出によって上記スイッチング素子を第２の所定時間の間
強制的にオフする制御回路，および上記第１の所定時間
の間に上記スイッチング素子に流れる電流が第２の所定
値以上にならないように上記スイッチング素子に流れる
電流を，上記抵抗回路に現れる降下電圧に基づいて制限
する電流制限回路を備えている。
ン，オフ制御されるスイッチング素子を含む出力回路，
上記スイッチング素子に直列に接続され，上記スイッチ
ング素子に流れる負荷電流によって電圧降下を生じさせ
る抵抗回路，上記スイッチング素子に第１の所定時間の
間連続して第１の所定値以上の電流が流れているかどう
かを，上記抵抗回路に現れる降下電圧に基づいて検出す
る過電流検出回路，上記過電流検出回路による過電流検
出によって上記スイッチング素子を第２の所定時間の間
強制的にオフする制御回路，および上記第１の所定時間
の間に上記スイッチング素子に流れる電流が第２の所定
値以上にならないように上記スイッチング素子に流れる
電流を，上記抵抗回路に現れる降下電圧に基づいて制限
する電流制限回路を備えている。
この発明によると，上記電流制限回路を設けているの
で上記過電流検出回路が第１の所定値以上の電流が流れ
ているかどうかを検出する第１の所定時間の間において
上記スイッチング素子に流れる負荷電流が第２の所定値
以上にならないように制限されることとなる。このた
め，スイッチング素子の過電流を原因とする破壊や劣化
から保護することができる。
で上記過電流検出回路が第１の所定値以上の電流が流れ
ているかどうかを検出する第１の所定時間の間において
上記スイッチング素子に流れる負荷電流が第２の所定値
以上にならないように制限されることとなる。このた
め，スイッチング素子の過電流を原因とする破壊や劣化
から保護することができる。
この発明では，スイッチング素子に流れる負荷電流を
検出するために，スイッチング素子に直列に抵抗回路を
接続している。この抵抗回路は少なくとも２つの抵抗が
直列に接続されてなる分圧回路である。上記過電流検出
回路は上記分圧回路の大きい方の降下電圧に基づいて過
電流を検出し，上記電流制限回路は上記分圧回路の小さ
い方の降下電圧に基づいて電流を制限する。したがっ
て，上記過電流検出回路が過電流を検出するよりも先に
上記電流制限回路によって負荷電流が制限されてしまう
ことがない。しかも回路構成が簡素であり，調整も容易
である。
検出するために，スイッチング素子に直列に抵抗回路を
接続している。この抵抗回路は少なくとも２つの抵抗が
直列に接続されてなる分圧回路である。上記過電流検出
回路は上記分圧回路の大きい方の降下電圧に基づいて過
電流を検出し，上記電流制限回路は上記分圧回路の小さ
い方の降下電圧に基づいて電流を制限する。したがっ
て，上記過電流検出回路が過電流を検出するよりも先に
上記電流制限回路によって負荷電流が制限されてしまう
ことがない。しかも回路構成が簡素であり，調整も容易
である。
実施例の説明 第１図はこの発明による短絡保護回路の実施例を示す
回路図である。この図において第３図に示すものと同一
物には同一符号を付して説明を省略する。
回路図である。この図において第３図に示すものと同一
物には同一符号を付して説明を省略する。
第１図に示す回路は第３図に示す回路と比較して，出
力トランジスタ１のエミッタに２つの抵抗R1と抵抗R2と
が直列に接続されており，かつトランジスタ２が設けら
れている。トランジスタ２は出力トランジスタ１に流れ
る電流を制限するための電流制限用トランジスタであ
る。電源制限用トランジスタ２のベースは抵抗R1と抵抗
R2との接続点Ｂに接続されている。電流制限用トランジ
スタ２のコレクタは出力トランジスタ１のベースと接続
点Ｃにおいて接続され，電流制限用トランジスタ２のエ
ミッタは電源６の負の端子と接続されている。
力トランジスタ１のエミッタに２つの抵抗R1と抵抗R2と
が直列に接続されており，かつトランジスタ２が設けら
れている。トランジスタ２は出力トランジスタ１に流れ
る電流を制限するための電流制限用トランジスタであ
る。電源制限用トランジスタ２のベースは抵抗R1と抵抗
R2との接続点Ｂに接続されている。電流制限用トランジ
スタ２のコレクタは出力トランジスタ１のベースと接続
点Ｃにおいて接続され，電流制限用トランジスタ２のエ
ミッタは電源６の負の端子と接続されている。
禁止回路10が禁止解除状態でセンサからの出力信号が
出力トランジスタ１のベースに与えられており出力トラ
ンジスタ１にある限度以上の電流が流れようとすると電
流制限用トランジスタ２によって出力トランジスタ１に
流れる電流が制限される。すなわち，トランジスタ１に
流れる電流I1が増大して接続点Ｂの電位が上昇するとト
ランジスタ２が導通状態の方向に移行していき，接続点
Ｃすなわちトランジスタ１のベースに流入する電流がト
ランジスタ２を通って流れるようになり，これによりト
ランジスタ１に流れる電流I1が減少する。接続点Ｂの電
位による負帰還がトランジスタ１のベースにかかること
になる。
出力トランジスタ１のベースに与えられており出力トラ
ンジスタ１にある限度以上の電流が流れようとすると電
流制限用トランジスタ２によって出力トランジスタ１に
流れる電流が制限される。すなわち，トランジスタ１に
流れる電流I1が増大して接続点Ｂの電位が上昇するとト
ランジスタ２が導通状態の方向に移行していき，接続点
Ｃすなわちトランジスタ１のベースに流入する電流がト
ランジスタ２を通って流れるようになり，これによりト
ランジスタ１に流れる電流I1が減少する。接続点Ｂの電
位による負帰還がトランジスタ１のベースにかかること
になる。
この電流制限動作を次に定量的に説明する。出力トラ
ンジスタ１に流れる制限電流（すなわち最大電流）をI0
とする。この制限電流I0は以下のようにして決定され
る。ただし第１のタイマ11に流入する電流値の小さい電
流I4は無視しており，かつトランジスタの電流増幅率hf
eはhfe＞＞１とする。また出力トランジスタ１のベース
に流入する電流をI2,電流制限用トランジスタ２のコレ
クタ電流をI3とする。
ンジスタ１に流れる制限電流（すなわち最大電流）をI0
とする。この制限電流I0は以下のようにして決定され
る。ただし第１のタイマ11に流入する電流値の小さい電
流I4は無視しており，かつトランジスタの電流増幅率hf
eはhfe＞＞１とする。また出力トランジスタ１のベース
に流入する電流をI2,電流制限用トランジスタ２のコレ
クタ電流をI3とする。
接続点Ｂの電位はトランジスタ２のベース／エミッタ
間電位差VBE2に等しく，この電位差VBE2を用いると電流
I1と電流I3には次式が成立する。
間電位差VBE2に等しく，この電位差VBE2を用いると電流
I1と電流I3には次式が成立する。
I1R2＝VBE2＝（KT/Q）log（I3/Is）…（１） Ｋはボルツマン定数,Tは絶対温度,Qは電子の電荷量,I
sは電流制限用トランジスタ２の逆方向の飽和電流であ
る。
sは電流制限用トランジスタ２の逆方向の飽和電流であ
る。
また出力トランジスタ１のコレクタに流れる電流I1は
次式で表わされる。
次式で表わされる。
I1＝（I2−I3）hfe1 …（２） hfe1は出力トランジスタ１の電流増幅率である。
電流I2は禁止回路10から送られてくる電流であるから
一定である。上記第（１）式からI3を求めてこれを第
（２）式に代入すれば制限電流I0（I1値）が求まる。
一定である。上記第（１）式からI3を求めてこれを第
（２）式に代入すれば制限電流I0（I1値）が求まる。
制限電流I0を越える電流が出力トランジスタ１に流れ
ようとすると接続点Ｂに所定以上の電位が生じ電流制限
用トランジスタ２が導通状態の方向に移行する。これに
より電流制限用トランジスタ２のコレクタ電流I3が増大
し，出力トランジスタ１のベースに流入する電流I2−I3
が減少するので出力トランジスタ１のコレクタ電流I1が
小さくなる。この負帰還回路によってトランジスタ１の
電流I1を一定とする定電流回路，すなわち電流制限回路
が構成される。
ようとすると接続点Ｂに所定以上の電位が生じ電流制限
用トランジスタ２が導通状態の方向に移行する。これに
より電流制限用トランジスタ２のコレクタ電流I3が増大
し，出力トランジスタ１のベースに流入する電流I2−I3
が減少するので出力トランジスタ１のコレクタ電流I1が
小さくなる。この負帰還回路によってトランジスタ１の
電流I1を一定とする定電流回路，すなわち電流制限回路
が構成される。
第１のタイマ11によって過電流が検出されるよりも先
に電流制限用トランジスタ２によって出力トランジスタ
１に流れる電流が制限されないように抵抗R1とR2による
分圧回路を形成し，接続点Ａの電位よりも接続点Ｂの電
位を低くする。
に電流制限用トランジスタ２によって出力トランジスタ
１に流れる電流が制限されないように抵抗R1とR2による
分圧回路を形成し，接続点Ａの電位よりも接続点Ｂの電
位を低くする。
このようにして，第２図に示すように，タイマ11が過
電流を検出するための時間帯t1において電流I1が一定電
流に制限されるので，出力トランジスタ１の破壊ないし
は劣化を防止することができる。また制限電流I0を抵抗
R2の値によって設定できるので設計が容易となる。
電流を検出するための時間帯t1において電流I1が一定電
流に制限されるので，出力トランジスタ１の破壊ないし
は劣化を防止することができる。また制限電流I0を抵抗
R2の値によって設定できるので設計が容易となる。
第１図はこの発明による短絡保護回路の実施例を示す回
路図，第２図はこの発明による短絡保護回路における過
電流制限時の信号波形図である。 第３図は従来の短絡保護回路を示す回路図，第４図はセ
ンサからの出力信号があるときの短絡保護回路の電源投
入時の様子を示す信号波形図，第５図は第３図に示す従
来の回路を使用しセンサからの出力信号があり過電流が
流れるときの信号波形図である。 １……出力トランジスタ,2……電流制限用トランジス
タ,10……禁止回路,11……第１のタイマ,12……第２の
タイマ,R1,R2……抵抗。
路図，第２図はこの発明による短絡保護回路における過
電流制限時の信号波形図である。 第３図は従来の短絡保護回路を示す回路図，第４図はセ
ンサからの出力信号があるときの短絡保護回路の電源投
入時の様子を示す信号波形図，第５図は第３図に示す従
来の回路を使用しセンサからの出力信号があり過電流が
流れるときの信号波形図である。 １……出力トランジスタ,2……電流制限用トランジス
タ,10……禁止回路,11……第１のタイマ,12……第２の
タイマ,R1,R2……抵抗。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 元氏 知史 京都府京都市右京区花園土堂町10番地 立石電機株式会社内 (72)発明者 遠藤 博文 京都府京都市右京区花園土堂町10番地 立石電機株式会社内 (56)参考文献 特開 昭58−42570（ＪＰ，Ａ) 特開 昭59−198023（ＪＰ，Ａ) 特開 昭46−70（ＪＰ，Ａ) 特開 昭56−1620（ＪＰ，Ａ) 特開 平２−112316（ＪＰ，Ａ)
Claims (1)
- 【請求項１】入力信号によりオン，オフ制御させるスイ
ッチング素子を含む出力回路， 上記スイッチング素子に直列に接続され，上記スイッチ
ング素子に流れる負荷電流によって電圧降下を生じさせ
る抵抗回路， 上記スイッチング素子に第１の所定時間の間連続して第
１の所定値以上の電流が流れているかどうかを，上記抵
抗回路に現れる降下電圧に基づいて検出する過電流検出
回路， 上記過電流検出回路による過電流検出によって上記スイ
ッチング素子を第２の所定時間の間強制的にオフする制
御回路，および 上記第１の所定時間の間に上記スイッチング素子に流れ
る電流が第２の所定値以上にならないよう上記スイッチ
ング素子に流れる電流を，上記抵抗回路に現れる降下電
圧に基づいて制限する電流制限回路を備え， 上記抵抗回路が少なくとも２つの抵抗が直列に接続され
てなる分圧回路であって，上記過電流検出回路は上記分
圧回路の大きい方の降下電圧に基づいて過電流を検出
し，上記電流制限回路は上記分圧回路の小さい方の降下
電圧に基づいて電流を制限するものである，短絡保護回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63309925A JP2692206B2 (ja) | 1988-12-09 | 1988-12-09 | 短絡保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63309925A JP2692206B2 (ja) | 1988-12-09 | 1988-12-09 | 短絡保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02156721A JPH02156721A (ja) | 1990-06-15 |
| JP2692206B2 true JP2692206B2 (ja) | 1997-12-17 |
Family
ID=17998992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63309925A Expired - Lifetime JP2692206B2 (ja) | 1988-12-09 | 1988-12-09 | 短絡保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2692206B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2927479B1 (fr) * | 2008-02-08 | 2012-05-04 | Schneider Electric Ind Sas | Systeme de commande et de protection d'une sortie en logique negative d'un equipement d'automatisme. |
| JP5499792B2 (ja) | 2010-03-12 | 2014-05-21 | オムロン株式会社 | センサ用出力集積回路およびセンサ装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5842570A (ja) * | 1981-09-01 | 1983-03-12 | Sabun Kogyosho:Kk | 残糸処理装置 |
| JPS59198023A (ja) * | 1983-04-26 | 1984-11-09 | Fuji Electric Co Ltd | トランジスタの過電流保護装置 |
| JPH02112316A (ja) * | 1988-10-20 | 1990-04-25 | Kazunari Katayama | トランジスタースイツチ |
-
1988
- 1988-12-09 JP JP63309925A patent/JP2692206B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02156721A (ja) | 1990-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0683042B2 (ja) | 出力ドライバ回路 | |
| JP2692206B2 (ja) | 短絡保護回路 | |
| JP2001242947A (ja) | 安定化電源回路および安定化電源用デバイス | |
| JPH0624347U (ja) | 過電流監視回路 | |
| JPH0731297Y2 (ja) | 過電流保護機能を有する定電圧電源回路 | |
| JP2755391B2 (ja) | 過電流保護回路 | |
| JPH0613582Y2 (ja) | 過電流保護回路 | |
| JP3157042B2 (ja) | 過電流保護装置 | |
| JP3309039B2 (ja) | インバータ制御装置の過電流保護回路 | |
| JP2826322B2 (ja) | 半導体装置 | |
| JPH0139118Y2 (ja) | ||
| JPH0546097Y2 (ja) | ||
| JPH0628912Y2 (ja) | 過電圧保護回路 | |
| JP2604403Y2 (ja) | 電流制限トランジスタ回路 | |
| JPH0645837A (ja) | 保護回路 | |
| JP2543118B2 (ja) | 過熱遮断回路 | |
| JPH0611011U (ja) | 電源回路 | |
| JPS6129574B2 (ja) | ||
| JPH0214289Y2 (ja) | ||
| JPH0746901B2 (ja) | 低電圧検出回路 | |
| JPH0422571Y2 (ja) | ||
| JPH07114351B2 (ja) | 過電流保護回路 | |
| JPH0311745Y2 (ja) | ||
| JP2548022Y2 (ja) | 安定化電源回路 | |
| JPH07302127A (ja) | 電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 12 |