JP2690446B2 - 非晶質シリコン薄膜トランジスタの製造法 - Google Patents

Description

【発明の詳細な説明】 【０００１】 【産業上の利用分野】本発明は、非晶質シリコンを用い
たトランジスタ及びその製造法に関する。 【０００２】 【従来の技術】最近、水素化非晶質シリコン（ａ−Ｓ
ｉ：Ｈ）を用いた薄膜トランジスタ（ＴＦＴ）が液晶素
子駆動用のトランジスタとして有用である事がＰ．Ｇ．
ＬｅＣｏｍｂｅｒ等によって提示されたＥｌｅｃｔｒｏ
ｎｉｃ Ｌｅｔｔｅｒｓ６，１７９〜１８１（１９７
９）。 【０００３】その構造は、基板上に、ゲート電極、該ゲ
ート電極を覆う様に設けられた窒化シリコンから成る絶
縁層及び該層上にａ−Ｓｉ：Ｈから成る半導体層、該半
導体層上に並置してアルミニウムから成るソース電極及
びドレイン電極とを設けたものである。 【０００４】この様な構造のａ−Ｓｉ：Ｈ−ＴＦＴはゲ
ート電極に一定電圧（Ｖ_Ｇ）を印加し、ソース電極とド
レイン電極間の電圧（Ｖ_Ｄ）を変化させた際のソース電
極とドレイン電極間を流れる電極（Ｉ_Ｄ）は、Ｖ_Ｄが小
さい領域で殆んど変わらず、増加する傾向を示さない。
即ち、所謂Ｖ_Ｄ−Ｉ_Ｄ特性がＶ_Ｄの小さい領域に於い
て、線型的にならずにＶ_Ｄ−Ｉ_Ｄ特性曲線が歪んだもの
と成り好ましいトランジスタ特性を示さない。これ等
は、ａ−ｓｉ：Ｈから成る半導体層と電極との間に充分
なるオーミック接触が形成されていない事に起因してい
る。 【０００５】 【課題を解決するための手段及び作用】本発明は、斯か
る点に鑑み成されたものであって、Ｖ_Ｄ−Ｉ_Ｄ特性曲線
に歪みのない好ましいトランジスタ特性を示す非晶質シ
リコン（ａ−Ｓｉ）ＴＦＴの製造法を提供することを目
的とする。 【０００６】本発明の非晶質シリコン薄膜トランジスタ
の製造法は、ゲート電極を有する基板を減圧し得る堆積
室内に配置し、該堆積室内を排気して所望の真空度とし
て前記堆積室内に配置された基板上の少なくとも前記ゲ
ート電極上に絶縁層及び非晶質シリコン層をこの順に形
成した後、ｎ⁺層を介して前記非晶質シリコン層に電気
的に接続されるソース電極及びドレイン電極を形成する
こと、を有する非晶質シリコン薄膜トランジスタの製造
法であって、前記絶縁層はプラズマＣＶＤ法による窒化
シリコン層により前記ゲート電極を覆うように形成さ
れ、前記非晶質シリコン層はシリコン原子を含有するガ
スと水素ガスを含む雰囲気とした該堆積室内でグロー放
電を生起させて形成されるとともに、前記絶縁層を大気
に晒すことなく前記非晶質シリコン層が形成されること
を特徴とする。 【０００７】本発明の非晶質薄膜トランジスタの製造法
においては、シリコン原子を含有するガスを水素ガスに
より希釈して堆積室内に導入し、グロー放電を生起させ
て水素化非晶質シリコンからなる半導体層を形成するた
め、半導体層は水素により十分ダングリングボンドが補
償された欠陥の極めて少ないものとなり、得られるトラ
ンジスタは非常に優れた特性を示す。 【０００８】本発明においては、更に、減圧にし得る堆
積室に設置され、ゲート電極と電気的な絶縁層とが形成
されてある非晶質シリコン薄膜トランジスタ形成用の基
板上で、且つ前記絶縁上に前記堆積室内を所定の真空度
に成して水素化又は／及び弗素化非晶質シリコンから成
る半導体層を形成した後、引続き、非晶質シリコンを母
体とするｎ^＋層を形成する事；該ｎ^＋層を２つの互いに
離隔された第１のｎ^＋層と第２のｎ^＋層とに分離する
事；その後、前記第１のｎ^＋層にソース電極を前記第２
のｎ^＋層上にドレイン電極を形成する事；を行なえばよ
り好ましい。 【０００９】本発明の方法を適用することにより、例え
ば、水素化又は／及び弗素化非晶質シリコンからなる半
導体層、該半導体層に接して設けた電気的な絶縁層、該
絶縁層に接し、且つ前記半導体層とは反対側に配置させ
たゲート電極、前記半導体層をはさんで前記ゲート電極
とは反対側に、互いに離隔されて並列的に配置された非
晶質シリコンを母体とした第１のｎ^＋層及び第２のｎ^＋
層、該第１のｎ^＋層に接して設けたソース電極、前記第
２のｎ^＋層に接して設けたドレイン電極、とを有する非
晶質シリコン薄膜トランジスタであって、前記ゲート電
極が前記第１のｎ^＋層と第２のｎ^＋層とにまたがって重
なりを形成するゲート電極幅をもち、前記半導体層がド
ーピング材料によりドーピングされていないノンドープ
半導体層からなり、且つ前記ゲート電極幅にわたって設
けられている非晶質薄膜トランジスタを製造できる。 【００１０】以下、本発明を図面に従って具体的に説明
する。 【００１１】図１は、本発明の方法によって得られる非
晶質シリコン薄膜トランジスタの１例を示す模式的な斜
視部分図である。 【００１２】図１には、水素化又は／及び弗素化非晶質
シリコンからなる半導体層、該半導体層に接して設けた
電気的な絶縁層、該絶縁層に接し、且つ前記半導体層と
は反対側に配置させたゲート電極、前記半導体層をはさ
んで前記ゲート電極とは反対側に、互いに離隔されて並
列的に配置された非晶質シリコンを母体とした第１のｎ
^＋及び第２のｎ^＋層、該第１のｎ^＋層に接して設けたソ
ース電極、前記第２のｎ^＋層に接して設けたドレイン電
極、とを有する非晶質シリコン薄膜トランジスタであっ
て、前記ゲート電極が前記第１のｎ^＋層と第２のｎ^＋層
とにまたがって重なりを形成するゲート電極幅をもち、
前記半導体層がドーピング材料によりドーピングされて
いないノンドーブ半導体層からなり、且つ前記ゲート電
極幅にわたって設けられている非晶質薄膜トランジスタ
が示されている。 【００１３】図１に示されるａ−Ｓｉ−ＴＦＴ１００
は、ガラス、セラミックス等から成る基板１０６上に、
ゲート電極１０１、該ゲート電極１０１を覆う様に電気
的な絶縁層１０４及び水素化又は／及び弗素化非晶質シ
リコンから成る半導体層１０５を順次積層して形成さ
れ、半導体層１０５の面１０８上には並置的関係で離隔
されて、第１のｎ^＋層１０７−１、第２のｎ^＋層１０７
−２が設けられ、更に、第１のｎ^＋層１０７−１上には
ソース電極１０２、第２のｎ^＋層１０７−２上にはドレ
イン電極１０３が各々設けられた構造を有した構成とさ
れてある。 【００１４】半導体層１０５上の表面（クリーンサーフ
ェス）１０８に接触して設けられる第１のｎ^＋層１０７
−１及び第２のｎ^＋層１０７−２は、半導体層１０５を
形成した後、該層表面１０８を大気又は酸素に晒すこと
なく形成されている。シリコン原子を含有するガスを水
素ガスにより希釈して堆積室内に導入して、グロー放電
を生起させて半導体層１０５を形成することに加え、こ
のようにすることにより非常に優れた特性を有するトラ
ンジスタが得られる。 【００１５】この様に、半導体１０５の表面１０８が層
形成直後のクリーンな状態の中に、ｎ^＋層を形成する事
によって半導体層１０５とｎ^＋層１０７との界面に於い
て、良好なオーミック接触が形成され、Ｖ_Ｄ−Ｉ_Ｄ特性
曲線に歪みのない優れたトランジスタ特性を示すａ−Ｓ
ｉ−ＴＦＴが得られる。 【００１６】本発明に於いて、ゲート電極１０１、ソー
ス電極１０２及びドレイン電極１０３の各電極を構成す
る材料としては、Ａｌ，Ａｕ又はこれ等の合金Ｍｏ，Ｐ
ｔ，Ｐｄ等が有効なものとして使用され得、各電極の層
厚としては通常０．０１〜０．０２μとされ、真空蒸着
法等の通常の電極形成法に従って形成される。 【００１７】電気的な絶縁層１０４は、スパッタ法によ
るＳｉＯ_２膜、グロー放電堆積法による窒化シリコン膜
等で構成され、この外、Ａｌ_２Ｏ_３等も有効な材料とし
て使用される。 【００１８】半導体層１０５及びｎ^＋層１０７は、Ｈ又
は／及びＦでダングリングボンド（不飽和電子対）が補
償された非晶質シリコンを母体として形成される。 【００１９】上記の補償された非晶質シリコンの形成に
は、水素又は／及び弗素とシリコンとの化合物を使用し
所謂グロー放電分解法に従って行われる。 【００２０】本発明に於いて、使用される水素又は／及
び弗素とシリコンとの化合物としては、シラン類、弗化
シラン類、弗化シリコン類等で比較的容易にガス状態に
成り得るものが好ましい材料として挙げられ、その中で
例えば、ＳｉＨ_４，Ｓｉ_２Ｈ_６，ＳｉＦ_４等が殊に有効
なものとして挙げる事が出来る。 【００２１】これ等の化合物は、半導体層及びｎ^＋層を
形成する際にＨ_２ガスを稀釈ガスとして所定の稀釈度合
いでガス状態で減圧にし得る堆積室内に所定の圧力の下
に導入される。 【００２２】ｎ^＋層を形成する際には、上記の化合物の
他にドーパント導入用の化合物として、燐と水素との化
合物又は／及び砒素と水素との化合物を堆積室内に共存
させてグロー放電を起してｎ^＋層を形成する。この時形
成される層には、ドーパント導入用化合物の堆積室内へ
の導入量及び共存割合に従ってドーパントとしての燐又
は／及び砒素が導入され、ｎ^＋層特性の強弱が制御され
る。 【００２３】本発明において、有効に使用される燐と水
素との化合物としては、具体的には例えばＰＨ_３が、砒
素と水素との化合物としてはＡｓＨ_３を挙げる事が出来
る。この他、容易にガス化し得る化合物であれば、分子
量の大きいものも採用し得るものである。 【００２４】本発明に於いて、その目的を効果的に達成
する為には、ｎ^＋層１０７を形成る際に、既に形成され
てある半導体層１０５の表面を例えば堆積室内の真空を
破る等して大気に晒す様なことはせず、形成直後の新鮮
な状態の表面にｎ^＋層を形成するのが望ましい。 【００２５】更には、ｎ^＋層１０７の形成に際し、母体
ガスとしてのシリコンと水素又は／及び弗素との化合物
とドーパント導入用のガスとしてのドーパントガスであ
るシリコンと燐の化合物又は／及びシリコンと砒素との
化合物の堆積室内への導入の割合を正確に制御する必要
がある。本発明におけるその割合は、シリコンと水素の
化合物を母体ガスとして使用する場合には、母体ガスに
対してドーパントガスを通常は５０〜５×１０^４ｐｐ
ｍ、好適には１０^２〜１０^４ｐｐｍとされるのが望まし
いものである。シリコンと弗素との化合物を母体ガスと
して使用する場合には、母体ガスに対してドーパントガ
スは通常３０〜３×１０^４ｐｐｍ、好ましくは５０〜１
０^４ｐｐｍの割合で混合されるのが望ましいものであ
る。 【００２６】この様な混合割合に従って、所定量のガス
をグロー放電を生起させる堆積室内に導入して共存させ
ることで形成された雰囲気中でグロー放電を生起させ、
該グロー放電を利用して前記の半導体層１０５の新鮮な
表面上に直に第１のｎ^＋層１０７−１と第２のｎ^＋層１
０７−２とを離隔させて並置的関係に設けることによ
り、良好なトランジスタ特性を示す非晶質シリコンＴＦ
Ｔを得ることが出来る。 【００２７】半導体層１０５を形成する際の母体ガスと
しての水素又は／及び弗素とシリコンの化合物はそれ等
だけで堆積室内に存在させてもよいが、好ましくはＨｅ
ガス又は／及びＨ_２ガスによって稀釈されて堆積室内に
存在させられる。この際の稀釈ガスとしての割合は、水
素とシリコンの化合物からなる母体ガスに対して、通常
は９９．９：１〜１：９、好適には９９：１〜７：３と
されるのか望ましいものである。また弗素とシリコンの
化合物からなる母体ガスに対して、通常は２：１〜５
０：１、好適には５：１〜２０：１とされるのが望まし
いものである。 【００２８】本発明においては、稀釈ガスとしては、殊
にＨ_２ガスが好ましいものとして挙げる事が出来る。殊
に、弗素とシリコンとの化合物を使用する場合には、Ｈ
_２ガスを稀釈ガスとして使用する方が良い結果を得るこ
とが出来る。 【００２９】上記の層作成条件の他、形成される半導体
層１０５の特性に及ぼす重要な因子としては、特に基板
温度、層形成時の圧力、及びグロー放電電力を挙げる事
が出来る。 【００３０】これ等の因子は、本発明に於いては、その
目的をより効果的に達成する為に、次の数値範囲内に制
御されて、層形成が成される。 【００３１】水素化非晶質シリコン（ａ−Ｓｉ：Ｈ）の
場合には基板温度として通常は１００℃〜３００℃、全
圧力としては通常０．１０〜１．０Ｔｏｒｒ、放電電力
としては通常０．００５〜０．１Ｗ／ｃｍ^２とされるの
が望ましい。 【００３２】弗素化非晶質シリコン（ａ−Ｓｉ：Ｆ）、
及び水素弗素化非晶質シリコン（ａ−Ｓｉ：Ｆ，Ｈ）で
は基板温度は通常２００℃〜５００℃、全圧力は通常
０．１０〜１．０Ｔｏｒｒ、放電電力は通常０．１〜１
Ｗ／ｃｍ^２とされるのが望ましい。 【００３３】本発明においては、形成されるｎ^＋層１０
７の比抵抗値はより効果的に本発明目的を達成する為に
１０^３Ωｃｍ以下にされるのが望ましいものである。 【００３４】この様にｎ^＋層１０７の比抵抗値を１０^３
Ωｃｍ以下とするには、前記の層形成条件の他に基板温
度、全ガス圧力、グロー放電電力の条件を正確に設定し
て行う必要がある。その様な条件は、シリコンと水素の
化合物を母体ガスに使用する場合には基板温度として
は、通常１００℃〜３００℃、全圧力としては通常０．
１０〜１．０Ｔｏｒｒ、放電電力としては通常０．０１
〜０．１Ｗ／ｃｍ^２の範囲を好ましいものとして挙げる
ことが出来る。 【００３５】母体ガスとして、シリコンと弗素との化合
物を使用する場合には、基板温度としては、通常２００
℃〜５００℃、全ガス圧力としては通常０．１０〜１．
０Ｔｏｒｒ、放電電力としては通常０．１〜１Ｗ／ｃｍ
^２の範囲内で制御する必要がある。 【００３６】ｎ^＋層を形成する際に、母体ガスとしての
シリコンと水素との化合物又は／及びシリコンと弗素と
の化合物と、ドーパントガスとしてのシリコンと燐との
化合物又は／及びシリコンと砒素との化合物の他に望ま
しくは稀釈ガスとしてＨｅ，Ｈ_２等のガスを用いて所定
の割合に稀釈するのが好ましいものであり、殊にＨ_２ガ
スの使用は良好な結果を得ることが出来、好ましいもの
である。 【００３７】この際、稀釈ガスの混合割合は、水素とシ
リコンの化合物からなる母体ガスに対しては稀釈ガス以
外の残余ガスの割合との比で、通常は９９．９：１〜
１：９、好ましくは９９：１〜７：３とされるのが望ま
しいものである。 【００３８】また弗素とシリコンの化合物からなる母体
ガスに対しては、稀釈ガス以外の残余ガスの割合との比
で２：１〜５０：１、好ましくは５：１〜２０：１とさ
れるのが望ましいものである。 【００３９】半導体層１０５及びｎ^＋層の層厚としては
所望されるトランジスタ特性が得られる様に所望に従っ
た設計に基づいて適宜決定されるものであるが、半導体
層１０５は通常５００Å〜５μ、好ましくは１０００Å
〜１μとされｎ^＋層１０７は通常２００Å〜０．２μ、
好ましくは５００Å〜１０００Åとされるのが望ましい
ものである。 【００４０】以上の説明及び以下の実施例においては、
いわゆるスターガー型の構造のＴＦＴにおいて記してい
る。 【００４１】 【実施例】実施例１ 図１に示す層構成で、以下のＡ〜Ｄの４種類の試料を作
成して、各々のトランジスタ特性を測定した。 【００４２】（試料Ａ） 図１の構造に於いて、ｎ^＋層１０７のないもの （試料Ｂ） 図１の構造において、半導体層１０５を形成した後、該
層１０５の表面を大気に晒し、その後に、その表面上に
直にｎ^＋層１０７を設けたもの （試料Ｃ） 図１の構造において、半導体層１０５を形成した後、該
層１０５の表面を大気に晒さないが、グロー放電を一旦
止め、その後に、前記表面上に直にｎ^＋層１０７を形成
したもの （試料Ｄ） 図１の構造において、グロー放電を止めることなく（略
々一定の放電電圧を維持した状態で）半導体層１０５と
ｎ^＋層１０７とを連続的に形成したもの （その他の共通の条件及び作成手順） 基板１０６は厚さ１．２ｍｍ、大きさ７０×７０ｍｍの
コーニング社製^＃７０５９ガラスを用いた。該ガラス基
板は中性洗剤を用い超音波洗滌を３０分行い、次いで蒸
留水、イオン交換水の順に充分洗滌したのち真空赤外乾
燥機にて充分乾燥した。続いて弗酸、硝酸、酢酸が１：
１：８０の割合で混合された液により１５ｓｅｃ間エッ
チングを施したのち酢酸、水により充分洗滌し、引続き
イソプロパノールで超音波洗滌を３０分行い真空赤外乾
燥機で乾燥させて表面を清浄化処理した。このように表
面化処理したガラス基板１０６上にアルミニウムを圧力
１．５×１０^−４Ｐａの下で真空蒸着しガラス基板１０
６上に一様に１５００Å付着させた後、幅２００μ、長
さ２０ｍｍのゲート電極を形成させるため電極のパター
ニング、エッチングをＡＺ１３５０Ｊ（Ｓｈｉｐ−ｌｅ
ｙ社製）のフォトレジストを用い通常の方法で行った。 【００４３】パターニングされたアルミニウムゲート電
極上に図２に示される装置を用い以下の様にして絶縁層
１０４としての窒化シリコン層を形成した。 【００４４】前記の様にゲート電極１０１の形成された
ガラス基板１０６を厚さ０．５ｃｍ、大きさ２０ｃｍφ
のＳＵＳ ３０４製の基板ホルダに装填して、堆積室２
０１内に配設されてある、加熱機構及び上下動機構を有
する大きさ２０ｃｍφのＳＵＳ ３０４製のアノード電
極２０２の所定位置に堅固に固定した。 【００４５】又、厚さ３ｍｍ、大きさ１７ｃｍφのＳＵ
Ｓ ３０４製のカソード電極２０３上には、厚さ３ｍ
ｍ、大きさ１７ｃｍφの、前記ガラス基板と同様に清浄
化処理を施した石英板２０５を設置した。 【００４６】次に、ヒーター２０４をＯＮ状態にして、
ガラス基板を均一にして２５０〜２６０℃に保温し乍
ら、堆積室２０１内をＢ−Ａゲージ（ＡＮＥＬＶＡ製）
の指示が圧力１．０×１０^−４Ｐａになるまで排気し
た。 【００４７】この時、ストップバルブ２０９−１〜２０
９−８は全て閉じた状態を維持した。又、ガス流量制御
装置（ＭＦＣ）２１０−１〜１１０−８としてはサーマ
ルマスフローコントローラ（Ｔｙｌａｎ Ｃｏｒｐｏｒ
ａｔｉｏｎ製 ＦＣ−２６０）を使用した。 【００４８】次に、Ｎ_２ガスライン２１１−１のＭＦＣ
２１０−１の指示を１００ＳＣＣＭに設定し、次いで水
素ベースシランガス（ＳｉＨ_４濃度１０ｖｏｌ％）ライ
ン１１−２のＭＦＣ２１０−２の指示を５ＳＣＣＭに設
定した。その後、ストップバルブ２０９−１，２０９−
２を開き、図３に模式的に示した如き、管内径２．５ｍ
ｍで、０．１ｍｍφのガス流出口を１１個設けた環径２
１ｃｍφの環状ガス導入管２０６より前記のガスを流出
させ、堆積室２０１内の圧力が隔膜型真空計（ＭＫＳバ
ラトロン製 ２１１ＡＨＳ）で１５Ｐａになるように排
気系を調整した。続いて、アノード電極２０２とカソー
ド電極２０３間を５０ｍｍに保ち、環状のガス導入管２
０６をアース電位に接地すると共にガス導入管２０６の
ガス流出口とカソード電極２０３間を４０ｍｍに保ち、
アノード電極２０２とカソード電極２０３間に高周波電
界を印加し堆積室２０１内にプラズマを発生させた。 【００４９】この場合、投入される高周波電圧を０．４
ＫＶ、高周波電力を５Ｗにした。この様な条件でプラズ
マを１時間維持させてゲート電極１０１を覆う様にして
基板１０６上に窒化シリコンを堆積させて０．１２μ厚
の絶縁層１０４を形成した。 【００５０】次に前記絶縁層１０６上に該層１０６作成
装置と同一装置を用い次の様にして水素化非晶質シリコ
ン（ａ−Ｓｉ：Ｈ）を堆積させた半導体層１０５を形成
した。絶縁層１０６形成後ストップバルブ２０９−１を
閉じ、ドーピングガスを堆積室２０１内に導入させずに
水素ベースシランガスライン２１１−２のストップバル
ブ２０９−２は開いた状態としてＭＦＣ２１０−１の指
示を６０ＳＣＣＭに設定し、アノード電極２０２とカソ
ード電極２０３間に高周波電界を印加して堆積室２０１
内にプラズマを発生させて、ドーパント材料によりドー
ピングされていないａ−Ｓｉ−Ｈを堆積させた。このと
きの投入される高周波電圧は０．４ＫＶ、高周波電力は
５Ｗであつた。プラズマは２時間維持させて０．４μ厚
の半導体層１０５を形成した。 【００５１】このときの半導体層１０５の比抵抗は２．
０×１０^１１Ω・ｃｍであった。 【００５２】（各試料個別の条件及び作成手順） （Ａ）：上記の様にして半導体層１０５の形成された基
板１０６を真空を破って堆積室２０１の外に取出し、ソ
ース電極１０２、ドレイン電極１０３を半導体層１０５
表面上に形成する為に、ゲート電極１０１の形成と同様
に半導体層１０５の表面にＡｌを蒸着した。 【００５３】次いで、ソース電極１０２とドレイン電極
１０３との間の距離Ｌ（チャンネル部分）が５０μ、ソ
ース電極１０２及びドレイン電極の長さＺが１０ｍｍに
なる様にパターニングとエッチング処理を施して試料Ａ
を作成した。 【００５４】（Ｂ）：試料Ａと同様に、半導体層１０５
までを形成した後、一旦真空を破って、基板１０６を堆
積室２０１内に取出した後、再び堆積室２０１の所定位
置に設置した。その後、ｎ^＋層１０７を次の様にして形
成し、次いで試料Ａと同様の条件と手順でソース電極１
０２及びドレイン電極１０３をｎ^＋層１０７表面上に形
成し試料Ｂを作成した。 【００５５】水素ベースシランガス（ＳｉＨ_４濃度１ｖ
ｏｌ％）ライン２１１−２ＭＦＣ２１０−２の指示を４
０ＳＣＣＭに、水素ベースフォスフィンガス（ＰＨ_３濃
度１００ｐｐｍ）ライン２１１−４のＭＦＣ２１０−４
の指示を２０ＳＣＣＭに設定した状態でアノード電極２
０２とカソード電極２０３間に高周波電界を印加し堆積
室２０１内にプラズマを発生させｎ^＋層１０７を形成し
た。 【００５６】このときの投入される高周波電圧は０．４
ＫＶ、高周波電力は５Ｗでありプラズマは１時間維持さ
せて０．１μ厚のｎ^＋層１０７が形成された。 【００５７】次に試料Ａと同様にして、ソース電極１０
２、ドレイン電極１０３とを電極間距離Ｌが５０μ、電
極の長さＺが１０ｍｍになる様にパターニング及びエッ
チング処理を施した。この際ＡｌのエッチングはＨ_３Ｐ
Ｏ_４：ＣＨ_３ＣＯＯＨ：ＨＮＯ_３Ｈ_２Ｏ＝２５：５：
１：４からなる液にて行った。 【００５８】チャンネル部分のｎ^＋層のエッチングはＨ
Ｆ：ＨＮＯ_３：ＣＨ_３ＣＯＯＨ＝１：２０：３０からな
る組成液にて行い、２０ｓｅｃ間浸漬することによりｎ
^＋層を完全に除去した。 【００５９】（Ｃ）：試料Ａと同様に半導体層１０５ま
でを形成した後、一旦グロー放電を起こす為の高周波電
界を０にし（グロー放電を一旦中止し）ストップバルブ
２０９−２を閉じた。 【００６０】次に、ＭＦＣ２１０−３及び２１０−４の
指示を各々４０ＳＣＣＭ、２０ＳＣＣＭに設定した後、
速やかにストップバルブ２０９−３，２０９−４を全開
して混合ガスを環状ガス導入管６から堆積室２０１内に
流出させ投入される高周波電圧を、０．４ＫＶ、高周波
電力を５Ｗとしてグロー放電を再開させｎ^＋層１０７を
形成した。この際、プラズマは１時間維持させて０．１
μ厚のｎ^＋ を得た。次に大気中に取出してＡｌを真空
蒸着しパターニング、エッチング処理を施した。Ａｌの
エッチング液は試料Ａ，Ｂと同一であり、チャンネル部
分のｎ^＋層のエッチング液はＨＦ：ＨＮＯ_３：ＣＨ_３Ｃ
ＯＯＨ＝１：２０：３０からなる液で除去した。ソース
・ドレイン間距離Ｌ、ソース、ドレイン電極長Ｚは試料
Ａ，Ｂと同一である。この様にして作成した試料を試料
Ｃとした。 【００６１】（Ｄ）：試料Ｃと比べ、半導体層１０５形
成後高周波電界を０とせず、グロー放電が生じた状態で
速やかに、ストップバルブ２０９−２を閉じ、次に予め
ＭＦＣ２１０−３，２１０−４の指示をそれぞれ４０Ｓ
ＣＣＭ，２０ＳＣＣＭに設定して置いてストップバルブ
２０９−３，２０９−４を開いた。このとき堆積室２０
１内の圧力は１５Ｐａから若千変動したが放電は維持さ
れ、約１分後１５ｐａになった。このときの高周波電力
は半導体層１０５の形成の場合と同じ５Ｗであった。 【００６２】この様な条件でグロー放電を１時間維持さ
せ０．１μ厚のｎ^＋層１０７を形成し、その後試料Ｃと
同様なパターニング、エッチング処理を施し同一形状の
ソース電極１０２、ドレイン電極１０３を形成した。こ
れを試料Ｄとした。 【００６３】なお上記条件で作成したｎ^＋層１０７の比
抵抗値は試料Ｂ，Ｃ，Ｄともに０、４Ω・ｃｍであっ
た。 【００６４】この様にして作成した試料Ａ，Ｂ，Ｃ，Ｄ
に関しゲート、ソース、ドレインの各電極に対しリード
線とり出しのためＡｌのワイヤーボンディングを施し、
図４に示す如くソース電極１０２はエレクトロメーター
Ｋ（Ｋｅｉｔｈｌｅｙ製６１６型）に接続し、ドレイン
電極１０３はソース、ドレイン間に電界を印加する為に
電源Ｖ_Ｄに、ゲート電極１０１はチャンネル部に電荷を
誘起させる為の電源Ｖ_Ｇに接続しＶ_Ｇパラメータとし、
Ｖ_Ｄを変化させてソース・ドレイン間に流れる電流Ｉ_Ｄ
をエレクトロメーターＫにて読み取った。 【００６５】図５にＶ_Ｇ＝１・５Ｖのときの試料Ａ，
Ｂ，Ｃ，ＤのＶ_Ｄに対するＩ_Ｄの変化の振るまいを示
す。 【００６６】Ｖ_Ｄ＝１．０Ｖｏｌｔ以下の低電圧領域で
明らかなようにオーミック接触が充分にとれている即ち
Ｖ_Ｄに対しＩ_Ｄが線型に変化しているのは試料Ｄだけで
あった。又オーミック性はＤ，Ｃ，Ｂ，Ａの順に良好で
なくなることもこの図から直ちに判る。 【００６７】ゲート電圧を変えてもＶ_Ｄ−Ｉ_Ｄ特性にお
ける低いＶ_Ｄ領域では図５と同様の傾向を示した。 【００６８】実施例２ 半導体層１０５及びｎ^＋層１０７を下記に示す方法で形
成し、その他層構成及び形状等は全て実施例１と同一条
件で作成して４種類のＴＦＴ素子（試料Ａ−２，Ｂ−
２，Ｃ−２，Ｄ−２）を形成しオーミック接触について
検討した。 【００６９】半導体１０５はＳｉＦ_４ガスをＭＦＣ２１
０−６の指示を４ＳＣＣＭに、水素ガスをＭＦＣ２１０
−７の指示を４ＳＣＣＭに設定し、各々のストップバル
ブ２０９−６，２０９−７を開き環状ガス導入管２０６
から堆積室２０１内に流出させ堆積室２０１内の圧力が
隔膜型真空計（ＭＫＳバラトロン製２２１ＡＨＳ）で８
０Ｐａになるよう排気系を調整した。又ヒーター２０４
をＯＮ状態にしてガラス基板の温度が３５０℃になるよ
うにした。なおアノード電極２０２、カソード電極２０
３間距離などは実施例１と略々同一にした。 【００７０】アノード電極２０２とカソード電極２０３
間に高周波電界を印加し堆積室２０１内にグロー放電を
発生させた。 【００７１】なお、ゲート電圧Ｖ_Ｇが零のとき、ソース
・ドレイン間の抵抗（チャンネル部の抵抗）はいずれの
場合も２．５×１０^９Ω３．０×１０^９Ωと殆んど変わ
らなかった。 【００７２】この際、投入される高周波電圧は０．７Ｋ
Ｖ、高周波電力は３０Ｗであった。 【００７３】グロー放電によって形成されるプラズマは
４０分間維持させて０．３μ厚の半導体層１０５を作成
した。ｎ^＋層１０７はＳｉＦ_４ガスをＭＦＣ２１０−６
の指示を４０ＳＣＣＭに、水素ベースフォスフィンガス
（オスフィン１０ｖｏｌ％）をＭＦＣ２１０−８の指示
を２ＳＣＣＭに設定しストップバルブ２０９−６，２０
９−７，２０９−８を開放にし半導体層１０５形成時と
同様に堆積室内２０１へ流出させ堆積室２０１内の圧力
を８０Ｐａになるようにし、ガラス基板温度は３５０℃
に設定し高周波電圧を０．７５ＫＶ、高周波電力は５０
Ｗで、ｎ^＋層を形成させた。 【００７４】この際グロー放電によって形成されたプラ
ズマは１５分間維持させて、０．１μ厚のｎ^＋層を得
た。 【００７５】なおこのときのｎ^＋層の比抵抗値は試料Ｂ
−２，Ｃ−２，Ｄ−２共に１．２Ωｃｍであった。 【００７６】なお、本実施例における試料Ａ−２，Ｂ−
２，Ｃ−２，Ｄ−２は実施例１における試料Ａ，Ｂ，
Ｃ，Ｄに各々対応する。即ち、試料Ａ−２が試料Ａに、
試料Ｂ−２が試料Ｂに、試料Ｃ−２が試料Ｃに、試料Ｄ
−２が試料Ｄに、それぞれ対応している。試料Ｂ−２，
Ｃ−２，Ｄ−２においてチャンネル部分のｎ^＋層のエッ
チングはＨＦ：ＨＮＯ_３：ＣＨ_３ＣＯＯＨ＝３：５：８
０からなる液にて行い、４０ｓｅｃ間浸漬することによ
りチャンネル部分のｎ^＋層を完全に除去した。その他パ
ターニング、エッチングは実施例１と同一にして施し
た。 【００７７】実施例１と同様ソース、ドレイン間電圧Ｖ
_Ｄに対するドレイン電流Ｉ_Ｄをしらべた結果（このとき
Ｖ_Ｇ＝１・５ｖｏｌｔ）を図６に示す。直ちに判明され
るようにオーミック接触は試料Ｄ−２で完全にとれてい
るが他の試料Ａ−２，Ｂ−２，Ｃ−２は良好でないこと
がわかる。 【００７８】絶縁層１０６として窒化シリコンの代わり
にＳｉＯ_２のスパッタリング膜（膜厚０．１μ）を用い
ても同様の傾向が認められ、ソース、ドレイン電極と半
導体層１０５のオーミック接触は該半導体層１０５とｎ
^＋層１０７の放電を維持した状態で連続して付着させる
ことにより達成される事が判明した。 【００７９】一方実施例ではｎ^＋層形成ためドーピング
材料としてＰＨ_３の例を掲げたがＡｓＨ_３を混合したガ
スを用いてｎ^＋層を形成しても良い結果が得られた。 【００８０】なお、半導体層形成の為原材料として上記
の実施例ではＳｉＨ_４，ＳｉＦ_４の例を掲げたが勿論Ｓ
ｉＨ_４，ＳｉＦ_４の混合ガスを用いてもよいことは当然
である。 【００８１】 【発明の効果】以上詳述したように、本発明の非晶質シ
リコン薄膜トランジスタの製造法によれば、シリコン原
子を含有するガスを水素ガスにより希釈して堆積室内に
導入して、グロー放電を生起させて水素化非晶質シリコ
ンからなる半導体層を形成するため、非晶質シリコン半
導体層は、水素により十分ダングリングボンド（不飽和
電子対）が補償された優れたものとなる。そして、この
ような半導体層を用いて薄膜トランジスタを製造するの
で得られる薄膜トランジスタは、半導体特性が極めて向
上した薄膜トランジスタとなる。更に、非晶質半導体層
のクリーンサーフェス上にｎ^＋層を設けることで電極と
前記非晶質半導体層との間に非常に良好なオーミック接
触が得られている優れたトランジスタ特性を有する非晶
質シリコン薄膜トランジスタを製造することができる。 【００８２】更に言えば、本発明においては、ｎ^＋層を
介して半導体層と電極との間に非常に良好なオーミック
接触を得るために、半導体層とｎ^＋層を形成する際に、
半導体層表面を大気又は酸素に晒すことなくｎ^＋層を形
成する、或いは、半導体層形成後半導体層形成と同一の
堆積室内でｎ^＋層を該半導体層形成に引続き連続して形
成する。これによって、半導体層上に例えば不純物粒子
の吸着や酸化膜の形成を生じさせない為電極と半導体層
との間に極めて優れた特性のオーミック接触をとること
ができる。 【００８３】又、本発明によって非晶質シリコン薄膜ト
ランジスタの電極と半導体層との間ｎ^＋層を設け、それ
等の間に良好なオーミック接触をさせることで、従来の
非晶質シリコン薄膜トランジスタの有していたゲート電
圧一定時のＶ_Ｄ−Ｉ_Ｄ特性がＶ_Ｄの小さい領域において
非直線性を示す、云い換えればＶ_Ｄを増加させてもＩ_Ｄ
があまり増加しない、というトランジスタの特性として
は好ましくない特性の問題を解決し、非常に優れたトラ
ンジスタ特性を有する非晶質シリコン薄膜トランジスタ
を製造することができる。

【図面の簡単な説明】 【図１】本発明により得られるトランジスタの一構造を
説明する為の模式的な斜視部分図である。 【図２】本発明に係わるトランジスタを製造する為の装
置の一例を示す模式図である。 【図３】本発明に係わるトランジスタを製造する為の装
置の一例を示す模式図であり、図２における点線ＸＹで
切断した場合の断面図である。 【図４】本発明に係わるトランジスタの特性を測定する
為の模式的回路図である。 【図５】本発明の実施例における結果を示すＶ_Ｄ−Ｉ_Ｄ
曲線の説明図である。 【図６】本発明の実施例における結果を示すＶ_Ｄ−Ｉ_Ｄ
曲線の説明図である。 【符号の説明】 １０１ ゲート電極 １０２ ソース電極 １０３ ドレイン電極 １０４ 絶縁層 １０５ 半導体層 １０６ 基板 １０７ ｎ^＋層 １０８ クリーンサーフェス

フロントページの続き (72)発明者 畑中 勝則 東京都大田区下丸子３丁目30番２号キヤ ノン株式会社内 (72)発明者 大久保 幸俊 東京都大田区下丸子３丁目30番２号キヤ ノン株式会社内 (72)発明者 中桐 孝志 東京都大田区下丸子３丁目30番２号キヤ ノン株式会社内 (56)参考文献 特開 昭54−154289（ＪＰ，Ａ) ＥＬＥＣＴＲＯＮＩＣＳ ＬＥＴＴＥ ＲＳ 15ｔｈ Ｍａｒｃｈ 1979 Ｖｏ ｌ．15，Ｎｏ．６，Ｐ179−181 昭和55年度電子通信学会総合全国大会 講演論文集（第２分冊）昭和55年３月、 Ｓ３−13，Ｐ287−288

Claims (1)

1. (57)【特許請求の範囲】 １．ゲート電極を有する基板を減圧し得る堆積室内に配
   置し、該堆積室内を排気して所望の真空度として前記堆
   積室内に配置された基板上の少なくとも前記ゲート電極
   上に絶縁層及び非晶質シリコン層をこの順に形成した
   後、ｎ⁺層を介して前記非晶質シリコン層に電気的に接
   続されるソース電極及びドレイン電極を形成すること、
   を有する非晶質シリコン薄膜トランジスタの製造法であ
   って、 前記絶縁層はプラズマＣＶＤ法による窒化シリコン層に
   より前記ゲート電極を覆うように形成され、前記非晶質
   シリコン層はシリコン原子を含有するガスと水素ガスを
   含む雰囲気とした該堆積室内でグロー放電を生起させて
   形成されるとともに、前記絶縁層を大気に晒すことなく
   前記非晶質シリコン層が形成されることを特徴とする非
   晶質シリコン薄膜トランジスタの製造法。 ２．前記水素ガスと前記シリコン原子を含有するガスと
   の割合は、９９．９：１〜１：９の範囲にある請求項１
   に記載の非晶質シリコン薄膜トランジスタの製造法。 ３．前記割合は９９．９：１〜７：３の範囲にある請求
   項２に記載の非晶質シリコン薄膜トランジスタの製造
   法。 ４．前記非晶質シリコン層の形成は、前記基板を１００
   ℃〜３００℃の温度に保持して行なわれる請求項１に記
   載の非晶質シリコン薄膜トランジスタの製造法。 ５．前記非晶質シリコン層の形成は、前記堆積室内の圧
   力を０．１０〜１．０Ｔｏｒｒの範囲として行なわれる
   請求項１に記載の非晶質シリコン薄膜トランジスタの製
   造法。 ６．前記非晶質シリコン層の形成は、前記堆積室内にお
   ける放電電力を０．００５〜０．１Ｗ／ｃｍ²の範囲と
   して行なわれる請求項１に記載の非晶質シリコン薄膜ト
   ランジスタの製造法。」