JP2675574B2 - 半導体受光素子 - Google Patents
半導体受光素子Info
- Publication number
- JP2675574B2 JP2675574B2 JP63088589A JP8858988A JP2675574B2 JP 2675574 B2 JP2675574 B2 JP 2675574B2 JP 63088589 A JP63088589 A JP 63088589A JP 8858988 A JP8858988 A JP 8858988A JP 2675574 B2 JP2675574 B2 JP 2675574B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type semiconductor
- semiconductor layer
- ohmic contact
- light receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Light Receiving Elements (AREA)
Description
【発明の詳細な説明】 〔概要〕 半導体受光素子に関し、特にｐ−ｉ−ｎ構造を有する
フォト・ダイオードに関し、 高感度かつ高い周波数で動作でき、しかも少ない製造
工程で製造できる半導体受光素子を提供することを目的
とし、 基板と、基板上に設けられたｎ型半導体層と、ｎ型半
導体層上に設けられたドープされていない光吸収層と、
光吸収層上に設けられた複数のｐ型半導体層と、各ｐ型
半導体層上に設けられたオーミック・コンタクト層と、
各オーミック・コンタクト層上に設けられた電極とを具
備し、前記複数のｐ型半導体層に対応する複数の電極の
少なくとも１つを順方向にバイアスし、残りの電極の少
なくとも１つを逆方向にバイアスするように構成する。
フォト・ダイオードに関し、 高感度かつ高い周波数で動作でき、しかも少ない製造
工程で製造できる半導体受光素子を提供することを目的
とし、 基板と、基板上に設けられたｎ型半導体層と、ｎ型半
導体層上に設けられたドープされていない光吸収層と、
光吸収層上に設けられた複数のｐ型半導体層と、各ｐ型
半導体層上に設けられたオーミック・コンタクト層と、
各オーミック・コンタクト層上に設けられた電極とを具
備し、前記複数のｐ型半導体層に対応する複数の電極の
少なくとも１つを順方向にバイアスし、残りの電極の少
なくとも１つを逆方向にバイアスするように構成する。
本発明は半導体受光素子に関し、特にｐ−ｉ−ｎ構造
を有するフォト・ダイオードに関する。
を有するフォト・ダイオードに関する。
周知のとおり、半導体受光素子はｐ−ｉ−ｎ構造のも
のとアバランシェ・フォト・ダイオードとに大別され
る。
のとアバランシェ・フォト・ダイオードとに大別され
る。
第７図は従来のｐ−ｉ−ｎ構造のフォト・ダイオード
の要部断面図である。同図において、10はn+‐InP基
板、11はn+‐InP層、12はn-‐InGaAs光吸収層、13はn-
‐InP層、14はZnを拡散して形成された円型のｐ型半導
体層、15はAuZnのオーミック・コンタクト層、16はAuGe
のオーミック・コンタクト層である。
の要部断面図である。同図において、10はn+‐InP基
板、11はn+‐InP層、12はn-‐InGaAs光吸収層、13はn-
‐InP層、14はZnを拡散して形成された円型のｐ型半導
体層、15はAuZnのオーミック・コンタクト層、16はAuGe
のオーミック・コンタクト層である。
第８図は上記フォト・ダイオードにバイアスをかけた
状態のエネルギ・バンド・ダイヤグラムである。バイア
スは、電極15及び16にそれぞれ負及び正の電源電圧を印
加することで行われる。光はフォト・ダイオードのｐ型
半導体層14側から入射する。光はｐ型半導体層14を透過
し、n-‐InGaAs光吸収層12に入る。ｐ型半導体層14はそ
のバンドギャップに相当する光を吸収し、電子とホール
を生成する。電子は伝導帯（その下端のエネルギレベル
をEcで示す）中をn+‐InP層11に向けて走行する。一方
ホールは価電子帯（その上端のエネルギレベルをEvで示
す）中をｐ型半導体層14に向けて走行する。そして、最
終的にオーミック・コンタクト層15及び16に設けられた
電極間で、入射光に対応する電気的出力が得られる。
状態のエネルギ・バンド・ダイヤグラムである。バイア
スは、電極15及び16にそれぞれ負及び正の電源電圧を印
加することで行われる。光はフォト・ダイオードのｐ型
半導体層14側から入射する。光はｐ型半導体層14を透過
し、n-‐InGaAs光吸収層12に入る。ｐ型半導体層14はそ
のバンドギャップに相当する光を吸収し、電子とホール
を生成する。電子は伝導帯（その下端のエネルギレベル
をEcで示す）中をn+‐InP層11に向けて走行する。一方
ホールは価電子帯（その上端のエネルギレベルをEvで示
す）中をｐ型半導体層14に向けて走行する。そして、最
終的にオーミック・コンタクト層15及び16に設けられた
電極間で、入射光に対応する電気的出力が得られる。
しかしながら、上記ｐ−ｉ−ｎ構造のフォト・ダイオ
ードは、以下の問題点を有する。
ードは、以下の問題点を有する。
第１に、ｐ型電極用のコンタクト層15とｎ型電極用の
コンタクト層16とを異なる材料を用いて別々に形成しな
ければならないという問題点がある。コンタクト層15は
ｐ型半導体層14上に設けられるためAuZnを用いて形成す
る必要があり、コンタクト層16はｎ型半導体であるn+‐
InPの基板10上に設けらるためAuGeを用いて形成する必
要がある。
コンタクト層16とを異なる材料を用いて別々に形成しな
ければならないという問題点がある。コンタクト層15は
ｐ型半導体層14上に設けられるためAuZnを用いて形成す
る必要があり、コンタクト層16はｎ型半導体であるn+‐
InPの基板10上に設けらるためAuGeを用いて形成する必
要がある。
第２に、ｐ型半導体層14を形成するために、n-‐InP
層13内にZnを拡散する必要があるため、製造工程数が多
いという問題点がある。
層13内にZnを拡散する必要があるため、製造工程数が多
いという問題点がある。
第３に、コンタクト層15の周囲には図示しないAu電極
や配線ラインが設けられる。従って、光が入射するｐ型
半導体層14の径（通常、ｐ型半導体層14は円形に作られ
る）は図示する場合よりも狭くなる。従って、ｐ型半導
体層14の径は予め大きく作っておかなければならない。
例えば、20μｍの受光径を必要とする場合には、少なく
ともｐ型半導体層14の径を35μｍ程度する必要がる。ｐ
型半導体層14はn+‐InP層11とコンデンサを形成するの
で、ｐ型半導体層14の径が大きくなればなる程、キャパ
シタンスが増える。キャパシタンスが増えると、フォト
・ダイオードのカットオフ周波数が低下する。従って、
従来のフォト・ダイオードでは動作可能な周波数に限界
がある。尚、カットオフ周波数を上げるためn-‐InGaAs
光吸収層12の厚みを増大させることも考えられるが、こ
のようにするとキャリアが走行する距離が増えるので、
応答速度は遅くなる。
や配線ラインが設けられる。従って、光が入射するｐ型
半導体層14の径（通常、ｐ型半導体層14は円形に作られ
る）は図示する場合よりも狭くなる。従って、ｐ型半導
体層14の径は予め大きく作っておかなければならない。
例えば、20μｍの受光径を必要とする場合には、少なく
ともｐ型半導体層14の径を35μｍ程度する必要がる。ｐ
型半導体層14はn+‐InP層11とコンデンサを形成するの
で、ｐ型半導体層14の径が大きくなればなる程、キャパ
シタンスが増える。キャパシタンスが増えると、フォト
・ダイオードのカットオフ周波数が低下する。従って、
従来のフォト・ダイオードでは動作可能な周波数に限界
がある。尚、カットオフ周波数を上げるためn-‐InGaAs
光吸収層12の厚みを増大させることも考えられるが、こ
のようにするとキャリアが走行する距離が増えるので、
応答速度は遅くなる。
従って、本発明は上記問題点を解決し、高感度かつ高
い周波数で動作でき、しかも少ない製造工程で製造でき
る半導体受光素子を提供することを目的とする。
い周波数で動作でき、しかも少ない製造工程で製造でき
る半導体受光素子を提供することを目的とする。
本発明は、基板20と、基板20上に設けられたｎ型半導
体層21と、ｎ型半導体層21上に設けられたドープされて
いない光吸収層22と、光吸収層22上に設けられた複数の
ｐ型半導体層23と、各ｐ型半導体層23上に設けられたオ
ーミック・コンタクト層24a〜24cと、各オーミック・コ
ンタクト層24a〜24c上に設けられた電極26a〜26cとを具
備し、前記複数のｐ型半導体層に対応する複数の電極の
少なくとも１つ（例えば電極26bと26c）を順方向にバイ
アスし、残りの電極の少なくとも１つ（例えば電極26
a）を逆方向にバイアスするように構成する。
体層21と、ｎ型半導体層21上に設けられたドープされて
いない光吸収層22と、光吸収層22上に設けられた複数の
ｐ型半導体層23と、各ｐ型半導体層23上に設けられたオ
ーミック・コンタクト層24a〜24cと、各オーミック・コ
ンタクト層24a〜24c上に設けられた電極26a〜26cとを具
備し、前記複数のｐ型半導体層に対応する複数の電極の
少なくとも１つ（例えば電極26bと26c）を順方向にバイ
アスし、残りの電極の少なくとも１つ（例えば電極26
a）を逆方向にバイアスするように構成する。
本発明は光吸収層22上に設けられた複数のｐ型半導体
層23上にオーミック・コンタクト層24a〜24cを設けてい
るので、オーミック・コンタクト層24a〜24cを同一の材
料で形成できる。
層23上にオーミック・コンタクト層24a〜24cを設けてい
るので、オーミック・コンタクト層24a〜24cを同一の材
料で形成できる。
また、光は基板20側から入射するので、オーミック・
コンタクト層24a〜24cの径を小さくすることができる。
コンタクト層24a〜24cの径を小さくすることができる。
更に、すべてのオーミック・コンタクト層24a〜24cは
同一側に設けられるため、製造工程が簡単になる。
同一側に設けられるため、製造工程が簡単になる。
更に、複数のｐ型電極の少なくとも１つ、例えば電極
26bと26cを順方向にバイアスして受光部ではない電極部
のpinを順方向にバイアスし、残りの電極の少なくとも
１つ（例えば電極26a）を逆方向にバイアスすることで
受光部のpinを逆方向にバイアスすることで、光が入射
する側とは反対側にのみ電極を設けた構成で受光素子と
して動作する。
26bと26cを順方向にバイアスして受光部ではない電極部
のpinを順方向にバイアスし、残りの電極の少なくとも
１つ（例えば電極26a）を逆方向にバイアスすることで
受光部のpinを逆方向にバイアスすることで、光が入射
する側とは反対側にのみ電極を設けた構成で受光素子と
して動作する。
以下、本発明の実施例を図面を参照して詳細に説明す
る。
る。
第１図は、本発明の一実施例の要部断面図である。同
図において、20は半絶縁性のInP又はn+‐InP基板、21は
n+‐InPのｎ型半導体層、22はアンドープのInGaAs層で
構成される光吸収層、23はp+‐InGaAsのｐ型半導体層、
24a,24b及び24cはそれぞれAuZnのオーミック・コンタク
ト層、25はSiN又はSiO2の保護膜、26a,26b及び26cはそ
れぞれAu電極である。
図において、20は半絶縁性のInP又はn+‐InP基板、21は
n+‐InPのｎ型半導体層、22はアンドープのInGaAs層で
構成される光吸収層、23はp+‐InGaAsのｐ型半導体層、
24a,24b及び24cはそれぞれAuZnのオーミック・コンタク
ト層、25はSiN又はSiO2の保護膜、26a,26b及び26cはそ
れぞれAu電極である。
ここで、主要部のパラメータを示すと、以下のとおり
である。
である。
A.n+‐InPのｎ型半導体層21 不純物濃度（ｎ）:2×1018cm-3 厚み :3μｍ B.i-InGaAs光吸収層22 不純物濃度（ｎ）:1×1015cm-3以下 厚み :1.5μｍ C.p+‐InGaAsのｐ型半導体層23 不純物濃度（ｐ）:1×1018cm-3 厚み :1μｍ D.オーミック・コンタクト層24a 形状：円形 直径:20μｍ以下 また、第１図中、Ａで示す領域は受光部、Ｂ及びＣで
示す領域はそれぞれ電極部を形成する。受光部Ａと電極
部Ｂ及びＣとの間の幅は10μｍ以上である。
示す領域はそれぞれ電極部を形成する。受光部Ａと電極
部Ｂ及びＣとの間の幅は10μｍ以上である。
第２図（Ａ）は、本発明実施例の平面図である。第１
図は、第２図（Ａ）のＩ−Ｉ線方向の拡大断面を示して
いる。本実施例のフォト・ダイオードは、第２図（Ａ）
に示すように、１つの受光部と４つの電極部（そのオー
ミック・コンタクト層を24b〜24eで示す）とを有してい
る。原理的には１つの受光部と１つの電極部とを有して
いれば良いが、本実施例のフォト・ダイオードはフリッ
プチップ型であって、電子部品が載置される基板に形成
されたパターン上に合わせて設けられるため、機械的バ
ランスをとるために、複数の電極部を設けている。
図は、第２図（Ａ）のＩ−Ｉ線方向の拡大断面を示して
いる。本実施例のフォト・ダイオードは、第２図（Ａ）
に示すように、１つの受光部と４つの電極部（そのオー
ミック・コンタクト層を24b〜24eで示す）とを有してい
る。原理的には１つの受光部と１つの電極部とを有して
いれば良いが、本実施例のフォト・ダイオードはフリッ
プチップ型であって、電子部品が載置される基板に形成
されたパターン上に合わせて設けられるため、機械的バ
ランスをとるために、複数の電極部を設けている。
第２図（Ｂ）は３点支持の場合の実施例の平面図であ
る。この場合は１つの受光部（そのオーミック・コンタ
クト層を24fで示す）と、２つの電極部（そのオーミッ
ク・コンタクト層を24g及び24hで示す）とを有してい
る。第２図（Ｂ）のパターンを用いれば、受光部から延
びる配線長を第２図（Ａ）の場合よりも短くできるの
で、より高いカットオフ周波数が得られる。
る。この場合は１つの受光部（そのオーミック・コンタ
クト層を24fで示す）と、２つの電極部（そのオーミッ
ク・コンタクト層を24g及び24hで示す）とを有してい
る。第２図（Ｂ）のパターンを用いれば、受光部から延
びる配線長を第２図（Ａ）の場合よりも短くできるの
で、より高いカットオフ周波数が得られる。
光は、基板20側から入射する。従って、受光部Ａのオ
ーミック・コンタクト層24aの径を小さくすることがで
きる。前述したように、オーミック・コンタクト層24a
の径は20μｍ以下に設定できる。動作に際しては、受光
部Ａのp+‐InGaAs/i-InGaAs/n+‐InPを逆方向にバイア
スし、電極部Ｂ及びＣを順方向にバイアスする。勿論、
第２図（Ａ）の他の電極部（オーミック・コンタクト層
24d及び24eを有する電極部）も、順方向にバイアスされ
る。
ーミック・コンタクト層24aの径を小さくすることがで
きる。前述したように、オーミック・コンタクト層24a
の径は20μｍ以下に設定できる。動作に際しては、受光
部Ａのp+‐InGaAs/i-InGaAs/n+‐InPを逆方向にバイア
スし、電極部Ｂ及びＣを順方向にバイアスする。勿論、
第２図（Ａ）の他の電極部（オーミック・コンタクト層
24d及び24eを有する電極部）も、順方向にバイアスされ
る。
逆方向にバイアスをかけた状態での受光部Ａのエネル
ギ・バンド・ダイヤグラムを第３図に示す。ｐ型半導体
層23とｉ−半導体層22とはInGaAsを用いているため、エ
ネルギ・ハンドは連続している。基板20及びｎ型半導体
層21を透過した光は光吸収層22で吸収され、電子とホー
ルが生成される。電子は伝導帯Ecをｎ型半導体層21方向
に進み、ホールは価電子帯Evをｐ型半導体層23方向に進
む。
ギ・バンド・ダイヤグラムを第３図に示す。ｐ型半導体
層23とｉ−半導体層22とはInGaAsを用いているため、エ
ネルギ・ハンドは連続している。基板20及びｎ型半導体
層21を透過した光は光吸収層22で吸収され、電子とホー
ルが生成される。電子は伝導帯Ecをｎ型半導体層21方向
に進み、ホールは価電子帯Evをｐ型半導体層23方向に進
む。
第４図は、本発明実施例の製造工程の説明図である。
まず、クロライドVPE法,MOCVD法又はMBE法を用いて、第
４図（Ａ）に示すように基板20上に順にｎ型半導体層2
1、光吸収層22及びｐ型半導体層23を成長させる。次
に、ｐ型半導体層23の全面にAuZn層27を付着させる。
まず、クロライドVPE法,MOCVD法又はMBE法を用いて、第
４図（Ａ）に示すように基板20上に順にｎ型半導体層2
1、光吸収層22及びｐ型半導体層23を成長させる。次
に、ｐ型半導体層23の全面にAuZn層27を付着させる。
次に、第４図（Ｂ）に示すように、Arを用いたイオン
ビームエッチングでオーミック・コンタクト層24a〜24c
の部分を除いて、AuZn層27及びｐ型半導体層23をメサエ
ッチングする。そして、オーミック・コンタクト層24a
〜24cを所定の温度で熱処理して合金化する。
ビームエッチングでオーミック・コンタクト層24a〜24c
の部分を除いて、AuZn層27及びｐ型半導体層23をメサエ
ッチングする。そして、オーミック・コンタクト層24a
〜24cを所定の温度で熱処理して合金化する。
次に、全面にSiN等の窒化膜を付着し、ケミカルエッ
チングで第４図（Ｃ）に示すように、オーミック・コン
タクト層24a〜24cを露出させる。そして、Au等の金属を
露出させたオーミック・コンタクト層24a〜24c上に蒸着
（通常のフォトリソ工程）して形成する。このようにし
て、第４図（Ｄ）に示す構造のフォト・ダイオードが製
造できる。
チングで第４図（Ｃ）に示すように、オーミック・コン
タクト層24a〜24cを露出させる。そして、Au等の金属を
露出させたオーミック・コンタクト層24a〜24c上に蒸着
（通常のフォトリソ工程）して形成する。このようにし
て、第４図（Ｄ）に示す構造のフォト・ダイオードが製
造できる。
次に、本発明の他の実施例を第５図を参照して説明す
る。第５図（Ａ）はこの他の実施例の要部断面図であ
り、第５図（Ｂ）は受光部Ａのエネルギ・バンド・ダイ
ヤグラムである。
る。第５図（Ａ）はこの他の実施例の要部断面図であ
り、第５図（Ｂ）は受光部Ａのエネルギ・バンド・ダイ
ヤグラムである。
第１図に示す実施例ではn+‐InPのｎ型半導体層21とi
-InGaAsの光吸収層22とは直接接しているため、その禁
制帯幅の相異から、第３図に示すように界面に段差が生
じている。この段差は電子の走行の妨げとなる。第５図
（Ａ）に示す実施例ではこの段差を軽減するため、n+‐
InPのｎ型半導体層21とi-InGaAsの光吸収層22との間
に、InGaAsPの４元素のグレーデッド層28を設けてい
る。このグレーデッド層28の組成は光吸収層22の界面で
Ｐの成分がなく、ｎ型半導体層21に向うにつれて次第に
Ｐの成分が増大する。
-InGaAsの光吸収層22とは直接接しているため、その禁
制帯幅の相異から、第３図に示すように界面に段差が生
じている。この段差は電子の走行の妨げとなる。第５図
（Ａ）に示す実施例ではこの段差を軽減するため、n+‐
InPのｎ型半導体層21とi-InGaAsの光吸収層22との間
に、InGaAsPの４元素のグレーデッド層28を設けてい
る。このグレーデッド層28の組成は光吸収層22の界面で
Ｐの成分がなく、ｎ型半導体層21に向うにつれて次第に
Ｐの成分が増大する。
第５図（Ｂ）はバイアスをかけた状態の受光部Ａのエ
ネルギ・バンド・ダイヤグラムである。図示するよう
に、ｎ型半導体層21と光吸収層22との間はゆるやかな傾
斜をもって結合している。従って、伝導帯Ecの電子は第
３図に示す段差でトラップされることなく、円滑にｎ型
半導体層21内に入ることができる。従って、第１図の構
成のフォト・ダイオードよりも一層の高速化及び大光入
力化を図ることができる。尚、光吸収層22とｐ型半導体
層23とは同一の材料で作られているため、エネルギ・レ
ベルは連続している。
ネルギ・バンド・ダイヤグラムである。図示するよう
に、ｎ型半導体層21と光吸収層22との間はゆるやかな傾
斜をもって結合している。従って、伝導帯Ecの電子は第
３図に示す段差でトラップされることなく、円滑にｎ型
半導体層21内に入ることができる。従って、第１図の構
成のフォト・ダイオードよりも一層の高速化及び大光入
力化を図ることができる。尚、光吸収層22とｐ型半導体
層23とは同一の材料で作られているため、エネルギ・レ
ベルは連続している。
上記グレーデッド層28は組成が連続的に変化するもの
であったが、階段状に変化するものであったとしても効
果はある。
であったが、階段状に変化するものであったとしても効
果はある。
第６図は本発明の更に他の実施例である。同図（Ａ）
はその要部断面図であり、同図（Ｂ）は受光部のエネル
ギ・バンド・ダイヤフラムである。尚、図示するエネル
ギ・バンド・ダイヤフラムは逆バイアスをかけた状態の
ものである。
はその要部断面図であり、同図（Ｂ）は受光部のエネル
ギ・バンド・ダイヤフラムである。尚、図示するエネル
ギ・バンド・ダイヤフラムは逆バイアスをかけた状態の
ものである。
この実施例の特徴は、InGaAsPのグレーデッド層28とn
+‐InPのｎ型半導体層21との間に、n-‐InPのバッファ
層29を設けたことを特徴とする。第６図（Ａ）に示す実
施例でも、光は基板20側から入射する。基板20側から入
射して光吸収層22に到達した光は主として、グレーデッ
ド層28の近くで多くのホールと電子を生成する。逆に、
従来の構造では光を電極側から入射させるため、ｐ型半
導体層23の近くで多くのホールと電子を生成する。通
常、電子はホールより約２倍の速度で光吸収層22を走行
する。従って、第５図（Ｂ）で説明すると基板20側から
光を入射した場合にはホールがp+‐InGaAs層23に到達す
るに要する時間は、電子がn+‐InP層21に到達するに要
する時間より大となる。従って、第６図の実施例ではバ
ッファ層29を設けて、電子がn+‐InP層21に到達する時
間を、ホールがp+‐InGaAs層23に到達する時間にほぼ一
致させている。このようにすると、実質的に受光部Ａの
キャパシタンスを下げることができるので、カットオフ
周波数は向上する。
+‐InPのｎ型半導体層21との間に、n-‐InPのバッファ
層29を設けたことを特徴とする。第６図（Ａ）に示す実
施例でも、光は基板20側から入射する。基板20側から入
射して光吸収層22に到達した光は主として、グレーデッ
ド層28の近くで多くのホールと電子を生成する。逆に、
従来の構造では光を電極側から入射させるため、ｐ型半
導体層23の近くで多くのホールと電子を生成する。通
常、電子はホールより約２倍の速度で光吸収層22を走行
する。従って、第５図（Ｂ）で説明すると基板20側から
光を入射した場合にはホールがp+‐InGaAs層23に到達す
るに要する時間は、電子がn+‐InP層21に到達するに要
する時間より大となる。従って、第６図の実施例ではバ
ッファ層29を設けて、電子がn+‐InP層21に到達する時
間を、ホールがp+‐InGaAs層23に到達する時間にほぼ一
致させている。このようにすると、実質的に受光部Ａの
キャパシタンスを下げることができるので、カットオフ
周波数は向上する。
以上、本発明の実施例を説明した。上記各実施例で
は、AuZnのオーミック・コンタクト層上に直接Au等の電
極を設けた構成であったが、フォト・ダイオードを基板
のパターン上にボンディングで固定する際の加熱により
Auが合金化されたAuZnに拡散するのを防止するため、Au
Zn上にTi/Pt/Ti/Ptのバリア層を設け、このバリア層上
にAuを設けることとしても良い。
は、AuZnのオーミック・コンタクト層上に直接Au等の電
極を設けた構成であったが、フォト・ダイオードを基板
のパターン上にボンディングで固定する際の加熱により
Auが合金化されたAuZnに拡散するのを防止するため、Au
Zn上にTi/Pt/Ti/Ptのバリア層を設け、このバリア層上
にAuを設けることとしても良い。
以上説明したように、本発明によれば、光吸収層上に
設けられた複数のｐ型半導体層上にオーミック・コンタ
クト層を設け、受光部でない電極部のpinを順方向にバ
イアスし、受光部のpinを逆方向にバイアスすること
で、受光素子として動作させることができるとともに、
オーミック・コンタクト層を同一の材料で形成できる。
設けられた複数のｐ型半導体層上にオーミック・コンタ
クト層を設け、受光部でない電極部のpinを順方向にバ
イアスし、受光部のpinを逆方向にバイアスすること
で、受光素子として動作させることができるとともに、
オーミック・コンタクト層を同一の材料で形成できる。
また、光は基板側から入射するので、オーミック・コ
ンタクト層の径を小さくすることができる。
ンタクト層の径を小さくすることができる。
更に、すべてのオーミック・コンタクト層は同一側に
設けられるため、製造工程が簡単になる。
設けられるため、製造工程が簡単になる。
第１図は本発明の一実施例の要部断面図で、 第２図は本発明実施例の平面図、 第３図は本発明実施例のエネルギ・バンド・ダイヤフラ
ム、 第４図は本発明実施例の製造行程の説明図、 第５図は本発明の他の実施例の説明図、 第６図は本発明の更に他の実施例の説明図、 第７図は従来ｐ−ｉ−ｎ構造のフォト・ダイオードの要
部断面図、及び 第８図は第７図の構造のエネルギ・バンド・ダイヤフラ
ムである。 図において、 20は基板、21はｎ型半導体層、22は光吸収層、23はｐ型
半導体層、24a,24b,24cはオーミック・コンタクト層、2
5は保護膜、26a,26b,26cはAu電極、27はAuZn層、28はグ
レーデッド層、29はバッファ層 を示す。
ム、 第４図は本発明実施例の製造行程の説明図、 第５図は本発明の他の実施例の説明図、 第６図は本発明の更に他の実施例の説明図、 第７図は従来ｐ−ｉ−ｎ構造のフォト・ダイオードの要
部断面図、及び 第８図は第７図の構造のエネルギ・バンド・ダイヤフラ
ムである。 図において、 20は基板、21はｎ型半導体層、22は光吸収層、23はｐ型
半導体層、24a,24b,24cはオーミック・コンタクト層、2
5は保護膜、26a,26b,26cはAu電極、27はAuZn層、28はグ
レーデッド層、29はバッファ層 を示す。
Claims (1)
- 【請求項１】基板（20）と、 基板（20）上に設けられたｎ型半導体層（21）と、 ｎ型半導体層（21）上に設けられたドープされていない
光吸収層（22）と、 光吸収層（22）上に設けられた複数のｐ型半導体層（2
3）と、 各ｐ型半導体層（23）上に設けられたオーミック・コン
タクト層（24a〜24c）と、 各オーミック・コンタクト層（24a〜24c）上に設けられ
た電極（26a〜26c）とを具備し、 前記複数のｐ型半導体層に対応する複数の電極の少なく
とも１つを順方向にバイアスし、残りの電極の少なくと
も１つを逆方向にバイアスすることを特徴とする半導体
受光素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63088589A JP2675574B2 (ja) | 1988-04-11 | 1988-04-11 | 半導体受光素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63088589A JP2675574B2 (ja) | 1988-04-11 | 1988-04-11 | 半導体受光素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01259578A JPH01259578A (ja) | 1989-10-17 |
| JP2675574B2 true JP2675574B2 (ja) | 1997-11-12 |
Family
ID=13947020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63088589A Expired - Lifetime JP2675574B2 (ja) | 1988-04-11 | 1988-04-11 | 半導体受光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2675574B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69123280T2 (de) * | 1990-04-16 | 1997-03-20 | Fujitsu Ltd | Halbleitervorrichtung mit lichtempfindlichem Element und Verfahren zu deren Herstellung |
| US5185272A (en) * | 1990-04-16 | 1993-02-09 | Fujitsu Limited | Method of producing semiconductor device having light receiving element with capacitance |
| JP4786440B2 (ja) * | 2006-07-04 | 2011-10-05 | 日本オプネクスト株式会社 | 面入射型受光素子および光受信モジュール |
| TWI478384B (zh) * | 2011-12-28 | 2015-03-21 | Toshiba Kk | Semiconductor light emitting element and manufacturing method thereof |
| JP6105258B2 (ja) | 2012-11-05 | 2017-03-29 | 住友電気工業株式会社 | 半導体受光素子、光受光装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61225877A (ja) * | 1985-03-29 | 1986-10-07 | Kyocera Corp | 光起電力装置 |
-
1988
- 1988-04-11 JP JP63088589A patent/JP2675574B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01259578A (ja) | 1989-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3601761B2 (ja) | 受光素子およびその製造方法 | |
| US6831265B2 (en) | Photodetector having improved photoresponsitivity over a broad wavelength region | |
| KR960001190B1 (ko) | 수광장치 | |
| US6399967B1 (en) | Device for selectively detecting light by wavelengths | |
| US20070057299A1 (en) | Systems and methods having a metal-semiconductor-metal (msm) photodetector with buried oxide layer | |
| JPH03156980A (ja) | 受光素子 | |
| JPH04111478A (ja) | 受光素子 | |
| JP2675574B2 (ja) | 半導体受光素子 | |
| US5652435A (en) | Vertical structure schottky diode optical detector | |
| JP2661341B2 (ja) | 半導体受光素子 | |
| JP4109159B2 (ja) | 半導体受光素子 | |
| CN118077062A (zh) | 波导型受光元件、波导型受光元件阵列以及波导型受光元件的制造方法 | |
| JP2002344002A (ja) | 受光素子及び受光素子実装体 | |
| JP3014006B2 (ja) | 半導体装置 | |
| JP3783903B2 (ja) | 半導体受光素子及びその製造方法 | |
| JP3608772B2 (ja) | 半導体受光素子 | |
| JPH1074974A (ja) | 半導体受光素子 | |
| JP2001007378A (ja) | 半導体受光装置及びその製造方法 | |
| JP2711055B2 (ja) | 半導体光検出器およびその製造方法 | |
| JPH01196182A (ja) | フォトダイオード | |
| JP2742358B2 (ja) | 半導体光検出器およびその製造方法 | |
| JP2709008B2 (ja) | 半導体光検出器の製造方法 | |
| JPS60145690A (ja) | 光双安定発光受光集積素子 | |
| JPH04137565A (ja) | 光半導体素子 | |
| JPH10321893A (ja) | フォトトランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080718 Year of fee payment: 11 |