JP2674743B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2674743B2 JP2674743B2 JP61080505A JP8050586A JP2674743B2 JP 2674743 B2 JP2674743 B2 JP 2674743B2 JP 61080505 A JP61080505 A JP 61080505A JP 8050586 A JP8050586 A JP 8050586A JP 2674743 B2 JP2674743 B2 JP 2674743B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- layer
- epitaxial growth
- silicon substrate
- deformation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に埋込み層に形成され
る目合わせパターン構造に関するものである。 〔従来の技術〕 ボイポーラIC、リニアIC或いはこれらICとMOSICとを
１チップ内に混成させた高圧パワーICがそれぞれマーケ
ットを拡大している。これらICは概略シリコン基板にＰ
型或いはｎ型不純物から成る埋込み層を拡散法或いはイ
オン注入法で形成し、しかる後にエピタキシャル成長層
を形成し、このエピタキシャル成長層上部に上部層を形
成して製造されている。ここで高集積化、チップ縮小化
への要求から埋込み層と上部層とのシリコン基板面方向
の相対位置精度の向上が求められているが第２図に示す
ように埋込み層１の目合せパターン部４はエピタキシャ
ル成長層５の成長にともなって、エピタキシャル成長表
面に形成される目合せパターン部６は次第に位置がずれ
てしまったり、パターン外形が変形しかつ不明瞭になっ
てしまう。上部層のパターン形成はエピタキシャル成長
層表面に現われている埋込み層パターンを位置基準とし
て行なわれるのでこれらパターンのずれ、変形、不明瞭
化は上記相対位置精度向上の大きな支障となる。とりわ
けICの高耐圧化に伴いエピタキシャル成長層の厚さが増
すにつれパターンずれ、変形、不明瞭さは増大し、厚さ
が30μを越すものについては製造上の大きな問題点とな
っていた。このパターンのずれに対しては、原料ガス種
類、ガス流量、基板温度、反応チャンバー内圧力等のエ
ピタキシャル成長条件の適正化により例えばエピタキシ
ャル層厚の10％ないし15％のズレ量におさえる方法が可
能であり、又あらかじめズレ変位量を見込み、これを補
正してパターニング用マスクを製作することが行なわれ
ていた。 〔発明が解決しようとする問題点〕 上述した従来のパターン相対位置精度の向上策ではパ
ターンの変形、不明瞭化に対しては有効ではなく、シリ
コン基板の表面を〔100〕あるいは〔111〕といった正面
から５゜以内の角度、多くは２゜ないし４゜だけ傾ける
ことによって変形の小さな、明瞭のパターンを実現しよ
うとする試みがなされているが、既に述べたようにエピ
タキシャル層厚さが30μを越える場合この対策でも不十
分なものとなっていた。 エピタキシャル成長条件の中から変形の少なくかつ明
瞭なパターン形成に適した条件を選ぶ方法は、コストの
上昇、電気的特性の悪化、結晶欠陥の増大といった副産
特を伴う場合が多く、実用的ではなかった。 〔問題点を解決するための手段〕 本発明の半導体装置は、シリコン基板上に埋め込み層
及び厚さ30μｍないし50μｍのエピタキシャル成長層並
びに上部層を順次形成してなる半導体装置であって、前
記シリコン基板表面に目合わせパターンとして1000Åな
いし3000Åの深さをもつ凹部を形成したことを特徴とす
る。 〔実施例〕 次に、本発明について図面を参照しく説明する。 第１図は本発明の一実施例の埋込みパターンの形成過
程を示す工程断面図である。なお第１図は便宜上目合わ
せ用の埋込みパターン部のみについて描かれ、又、埋込
み層は１種のみの場合を表わしている。まず第１図
（ａ）に示す如くシリコン基板１の表面上に熱酸化膜２
が形成される。次に第１図（ｂ）に示すごとく目合せパ
ターン部３の酸化膜がフォトリソグラフィー、エッチン
グ法で除去される。次に不純物拡散とこれに加え酸化工
程を経て第１図（ｃ）で示すようにシリコン基板の目合
せパターン部４の形状は凹状となる。必要に応じて複数
回の埋込み層形成が繰り返され（第１図では省略）エピ
タキシャル成長直前には第１図（ｄ）で示すようにシリ
コン基板１上の酸化膜はすべてエッチングされ除去され
ている。この状態での目合せパターン部４は図示された
ようにその周囲部に比べ深さｄの凹状の形状を持ってい
る。 第１図（ｄ）で示す目合せパターン部４の深さｄの異
なる種々のシリコン基板を用いてエピタキシャル成長実
験を行ない、変形、明瞭さについて比較した。この結果
同一エピタキシャル成長条件では目合せパターン部の深
さが1000Åから3000Åの範囲にある場合が最も変形が少
なく、最も明瞭なパターンを提供した。1000Å未満のも
のはさらに変形は少ないが、不明瞭なパターンとなり、
上部層形成パターニング露光時に光学的に確認不可能で
あったり、誤認してしまう恐れがあり、実用上不適切な
ものであった。一方3000Åを越すものについては明瞭さ
は十分なものであるが、変形の程度が著しく、これも不
適切な条件であった。 本発明の効果をより明らかにする目的でエピタキシャ
ル層厚さを変えて検討を行なった。この結果特に厚さが
30μから50μの範囲にある場合に本発明の効果が顕著で
あった。 又、シリコン基板表面が〔100〕，〔111〕などの正面
から若干傾けて形成する方法が変形低減に有効であるこ
とが一般的に知られていることについては既に述べた
が、特にシリコン基板として〔100〕面を５゜以内の角
度で傾けたものを使用した場合に本発明の効果が大きい
ことも確認された。 〔発明の効果〕 以上説明したように本発明は、シリコン基板に形成す
る目合せパターン部の深さを最適化することにより、エ
ピタキシャル成長条件を変えることなしに、目合せパタ
ーン部のパターン変形不明瞭さを著しく低減、改善する
ことが可能となり、位置精度向上の効果は大きい。 埋込み層のパターン深さは酸化膜の厚さ及び埋込層形
成時の拡散工程およびこれにつづく酸化工程での熱処理
条件で決定される。これらの要因の中で拡散工程の条件
は所望の拡散不純物濃度分布を得る為に固定されるが、
酸化膜厚さおよび拡散工程完了後の酸化膜形成条件の自
由度は大きい。従って、この２つの因子を適切に選ぶこ
とで本発明で規定されたパターン深さを知ることは実用
上何ら制限をうけることはない。
る目合わせパターン構造に関するものである。 〔従来の技術〕 ボイポーラIC、リニアIC或いはこれらICとMOSICとを
１チップ内に混成させた高圧パワーICがそれぞれマーケ
ットを拡大している。これらICは概略シリコン基板にＰ
型或いはｎ型不純物から成る埋込み層を拡散法或いはイ
オン注入法で形成し、しかる後にエピタキシャル成長層
を形成し、このエピタキシャル成長層上部に上部層を形
成して製造されている。ここで高集積化、チップ縮小化
への要求から埋込み層と上部層とのシリコン基板面方向
の相対位置精度の向上が求められているが第２図に示す
ように埋込み層１の目合せパターン部４はエピタキシャ
ル成長層５の成長にともなって、エピタキシャル成長表
面に形成される目合せパターン部６は次第に位置がずれ
てしまったり、パターン外形が変形しかつ不明瞭になっ
てしまう。上部層のパターン形成はエピタキシャル成長
層表面に現われている埋込み層パターンを位置基準とし
て行なわれるのでこれらパターンのずれ、変形、不明瞭
化は上記相対位置精度向上の大きな支障となる。とりわ
けICの高耐圧化に伴いエピタキシャル成長層の厚さが増
すにつれパターンずれ、変形、不明瞭さは増大し、厚さ
が30μを越すものについては製造上の大きな問題点とな
っていた。このパターンのずれに対しては、原料ガス種
類、ガス流量、基板温度、反応チャンバー内圧力等のエ
ピタキシャル成長条件の適正化により例えばエピタキシ
ャル層厚の10％ないし15％のズレ量におさえる方法が可
能であり、又あらかじめズレ変位量を見込み、これを補
正してパターニング用マスクを製作することが行なわれ
ていた。 〔発明が解決しようとする問題点〕 上述した従来のパターン相対位置精度の向上策ではパ
ターンの変形、不明瞭化に対しては有効ではなく、シリ
コン基板の表面を〔100〕あるいは〔111〕といった正面
から５゜以内の角度、多くは２゜ないし４゜だけ傾ける
ことによって変形の小さな、明瞭のパターンを実現しよ
うとする試みがなされているが、既に述べたようにエピ
タキシャル層厚さが30μを越える場合この対策でも不十
分なものとなっていた。 エピタキシャル成長条件の中から変形の少なくかつ明
瞭なパターン形成に適した条件を選ぶ方法は、コストの
上昇、電気的特性の悪化、結晶欠陥の増大といった副産
特を伴う場合が多く、実用的ではなかった。 〔問題点を解決するための手段〕 本発明の半導体装置は、シリコン基板上に埋め込み層
及び厚さ30μｍないし50μｍのエピタキシャル成長層並
びに上部層を順次形成してなる半導体装置であって、前
記シリコン基板表面に目合わせパターンとして1000Åな
いし3000Åの深さをもつ凹部を形成したことを特徴とす
る。 〔実施例〕 次に、本発明について図面を参照しく説明する。 第１図は本発明の一実施例の埋込みパターンの形成過
程を示す工程断面図である。なお第１図は便宜上目合わ
せ用の埋込みパターン部のみについて描かれ、又、埋込
み層は１種のみの場合を表わしている。まず第１図
（ａ）に示す如くシリコン基板１の表面上に熱酸化膜２
が形成される。次に第１図（ｂ）に示すごとく目合せパ
ターン部３の酸化膜がフォトリソグラフィー、エッチン
グ法で除去される。次に不純物拡散とこれに加え酸化工
程を経て第１図（ｃ）で示すようにシリコン基板の目合
せパターン部４の形状は凹状となる。必要に応じて複数
回の埋込み層形成が繰り返され（第１図では省略）エピ
タキシャル成長直前には第１図（ｄ）で示すようにシリ
コン基板１上の酸化膜はすべてエッチングされ除去され
ている。この状態での目合せパターン部４は図示された
ようにその周囲部に比べ深さｄの凹状の形状を持ってい
る。 第１図（ｄ）で示す目合せパターン部４の深さｄの異
なる種々のシリコン基板を用いてエピタキシャル成長実
験を行ない、変形、明瞭さについて比較した。この結果
同一エピタキシャル成長条件では目合せパターン部の深
さが1000Åから3000Åの範囲にある場合が最も変形が少
なく、最も明瞭なパターンを提供した。1000Å未満のも
のはさらに変形は少ないが、不明瞭なパターンとなり、
上部層形成パターニング露光時に光学的に確認不可能で
あったり、誤認してしまう恐れがあり、実用上不適切な
ものであった。一方3000Åを越すものについては明瞭さ
は十分なものであるが、変形の程度が著しく、これも不
適切な条件であった。 本発明の効果をより明らかにする目的でエピタキシャ
ル層厚さを変えて検討を行なった。この結果特に厚さが
30μから50μの範囲にある場合に本発明の効果が顕著で
あった。 又、シリコン基板表面が〔100〕，〔111〕などの正面
から若干傾けて形成する方法が変形低減に有効であるこ
とが一般的に知られていることについては既に述べた
が、特にシリコン基板として〔100〕面を５゜以内の角
度で傾けたものを使用した場合に本発明の効果が大きい
ことも確認された。 〔発明の効果〕 以上説明したように本発明は、シリコン基板に形成す
る目合せパターン部の深さを最適化することにより、エ
ピタキシャル成長条件を変えることなしに、目合せパタ
ーン部のパターン変形不明瞭さを著しく低減、改善する
ことが可能となり、位置精度向上の効果は大きい。 埋込み層のパターン深さは酸化膜の厚さ及び埋込層形
成時の拡散工程およびこれにつづく酸化工程での熱処理
条件で決定される。これらの要因の中で拡散工程の条件
は所望の拡散不純物濃度分布を得る為に固定されるが、
酸化膜厚さおよび拡散工程完了後の酸化膜形成条件の自
由度は大きい。従って、この２つの因子を適切に選ぶこ
とで本発明で規定されたパターン深さを知ることは実用
上何ら制限をうけることはない。
【図面の簡単な説明】
第１図は本発明の一実施例の埋込みパターンの形成過程
を示す工程断面図、第２図はシリコン基板上にエピタキ
シャル層を形成した場合のパターンずれを説明する断面
図である。 １……シリコン基板、２……酸化膜、3,4……目合せパ
ターン部、５……エピタキシャル成長層、６……エピタ
キシャル成長層表面に形成された目合せパターン部。
を示す工程断面図、第２図はシリコン基板上にエピタキ
シャル層を形成した場合のパターンずれを説明する断面
図である。 １……シリコン基板、２……酸化膜、3,4……目合せパ
ターン部、５……エピタキシャル成長層、６……エピタ
キシャル成長層表面に形成された目合せパターン部。
Claims (1)
- (57)【特許請求の範囲】 １．シリコン基板上に埋め込み層及び厚さ30μｍないし
50μｍのエピタキシャル成長層並びに上部層を順次形成
してなる半導体装置であって、前記シリコン基板表面に
目合わせパターンとして1000Åないし3000Åの深さをも
つ凹部を形成したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61080505A JP2674743B2 (ja) | 1986-04-07 | 1986-04-07 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61080505A JP2674743B2 (ja) | 1986-04-07 | 1986-04-07 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62235727A JPS62235727A (ja) | 1987-10-15 |
| JP2674743B2 true JP2674743B2 (ja) | 1997-11-12 |
Family
ID=13720168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61080505A Expired - Lifetime JP2674743B2 (ja) | 1986-04-07 | 1986-04-07 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2674743B2 (ja) |
-
1986
- 1986-04-07 JP JP61080505A patent/JP2674743B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62235727A (ja) | 1987-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4017341A (en) | Method of manufacturing semiconductor integrated circuit with prevention of substrate warpage | |
| US4624047A (en) | Fabrication process for a dielectric isolated complementary integrated circuit | |
| JPS61501483A (ja) | 埋込層の形成および位置づけ方法 | |
| US6383884B1 (en) | Method of manufacturing semiconductor device | |
| JP2674743B2 (ja) | 半導体装置 | |
| JPS641941B2 (ja) | ||
| KR960011859B1 (ko) | 반도체 소자의 필드 산화막 형성방법 | |
| JPH01184957A (ja) | Ｍｏｓトランジスタの製造方法 | |
| JPS62211938A (ja) | 半導体装置の製造方法 | |
| US4380481A (en) | Method for fabricating semiconductor devices | |
| JPS6262457B2 (ja) | ||
| KR960014447B1 (ko) | 준자기정렬 트렌치 소자격리방법 | |
| JPS6161268B2 (ja) | ||
| JPH03110856A (ja) | 半導体装置の製造方法 | |
| JPS6250978B2 (ja) | ||
| JPH0330293B2 (ja) | ||
| JPH0590199A (ja) | 半導体装置の製造方法 | |
| JPH01143231A (ja) | 半導体装置の製造方法 | |
| JPS59177940A (ja) | 素子分離領域の製造方法 | |
| JPH0258848A (ja) | 半導体装置の製造方法 | |
| JPH0137851B2 (ja) | ||
| JPH0152900B2 (ja) | ||
| JPH065693A (ja) | 半導体装置の製造方法 | |
| JPS5968950A (ja) | 半導体装置の製造方法 | |
| JPH0653333A (ja) | 半導体装置におけるコンタクト孔の形成方法 |