JP2668461B2 - リードフレーム製造装置 - Google Patents

リードフレーム製造装置

Info

Publication number
JP2668461B2
JP2668461B2 JP3134411A JP13441191A JP2668461B2 JP 2668461 B2 JP2668461 B2 JP 2668461B2 JP 3134411 A JP3134411 A JP 3134411A JP 13441191 A JP13441191 A JP 13441191A JP 2668461 B2 JP2668461 B2 JP 2668461B2
Authority
JP
Japan
Prior art keywords
lead frame
conductive plate
line
main line
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3134411A
Other languages
English (en)
Other versions
JPH05343581A (ja
Inventor
正幸 樋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tech Inc
Original Assignee
Mitsui High Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tech Inc filed Critical Mitsui High Tech Inc
Priority to JP3134411A priority Critical patent/JP2668461B2/ja
Publication of JPH05343581A publication Critical patent/JPH05343581A/ja
Application granted granted Critical
Publication of JP2668461B2 publication Critical patent/JP2668461B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、リードフレーム製造装
置に係り、特に積層構造のリードフレームの製造装置に
関する。
【０００２】
【従来の技術】パワートランジスタ等のパワーデバイス
を集積化してなる半導体集積回路の分野では、高いパワ
ーを用いるため、電流供給のためのリードは、ワイヤと
の接続部におけるインダクタンスの増大を防ぐために、
ボンディングワイヤに代えてパワープレートを介してチ
ップのボンディングパッドに接続するという方法が取ら
れることが多い。また、高集積化に従い、リードの本数
を低減する目的から、複数のパッドから接地ラインに落
とすような場合、接地用のプレートを設けこれにすべて
接続するという方法が有力となってきている。
【０００３】さらにまた、発熱量も大きいため、ダイパ
ッドに代えて放熱性の良好な金属板からなる大きな放熱
板を必要とする傾向にある。
【０００４】このようなパワーデバイスでは、一例を図
９に示すように、通常、接地用のグランドプレート１２
とパワープレート１４とがリードフレーム本体１５に対
して各々所定の部位に設けられた舌片を介して溶接によ
り一体的に接続されリードフレームを構成している。
【０００５】このようなリードフレームの製造に際して
は、従来リードフレーム本体の形状加工を行う装置と、
グランドプレ−トの形状加工を行う装置とパワープレー
トの形状加工を行う装置とがそれぞれ別々に設置されて
おり、搬送工程が複雑であると共に、各部の製造時期が
別々であるため、待ち時間が長く製造に時間がかかる等
の問題があった。
【０００６】
【発明が解決しようとする問題点】このように、従来の
パワーデバイスでは、接地用のグランドプレートやパワ
ープレート等とリードフレーム本体とが別々に形成さ
れ、搬送に時間がかかったり、各部の製造タイミングが
ずれ、そのために製造に時間がかかるという問題があっ
た。
【０００７】本発明は、前記実情に鑑みてなされたもの
で、製造が容易でかつ短時間で多層リードフレームを製
造することのできるリードフレーム製造装置を提供する
ことを目的とする。
【０００８】
【課題を解決するための手段】そこで、本発明では、帯
状材料から形状加工を行い、めっき処理などの処理工程
を経てリードフレーム本体を形成するリードフレーム本
体形成手段とリードフレーム本体に導電性プレートを積
層加工する組み立て手段とを具備した主ラインに対し、
この主ラインと並行して導電性プレートの形状加工を行
う補助ラインから、主ライン上の組み立て手段に導電性
プレートを供給するように構成され、リードフレーム本
体に絶縁層を介して導電性プレートを積層し、積層構造
のリードフレームを製造するようにしている。
【０００９】望ましくは、主ラインを一連の順送り金型
装置で構成し、補助ラインが主ラインの順送り金型装置
の組み立て手段で直交するように構成し、主ラインの製
造タイミングに補助ラインの製造タイミングを対応させ
るようにする。
【００１０】
【作用】上記構成により、リードフレーム本体の形状加
工を行う装置と、グランドプレ−トの形状加工を行う装
置とパワープレートの形状加工を行う装置とが一体的に
形成されているため、搬送が容易となりまた、各部の製
造タイミングを合わせるようにすることができ、待ち時
間が皆無となり製造時間を大幅に短縮化することができ
る。
【００１１】
【実施例】以下本発明の実施例について、図面を参照し
つつ詳細に説明する。
【００１２】図１乃至図５は、本発明実施例のリードフ
レームの製造装置の概要説明図、フローチャート図、概
要説明図、一部拡大説明図、この製造装置で形成される
リードフレームおよびその製造工程を示す図である。
【００１３】この装置は、多数のリードを有するリード
フレーム本体にグランドプレートとしての第１の導電板
２とパワープレートとしての第２の導電板４とを積層し
て構成した多層リードフレームを形成するための装置で
ある。
【００１４】ここで形成される多層リードフレームは、
リードフレーム本体５のインナーリード先端部には凹部
Ｕが形成されており、この凹部Ｕ内に、第１または第２
の導電板２，４の対応する領域に設けられた舌片の先端
に設けられた凸部Ｔを嵌挿することにより接続を達成し
ている。
【００１５】このリードフレーム製造装置は、図１(a)
に示すように、帯状材料の打ち抜きを行い、リードフレ
ーム本体を形成し図１(b) に示すようにテープ貼着補助
ライン（テープ供給ライン）４０を用いてテーピング処
理などを行った後、インナーリード先端の連結片の除去
等（図１(c) ）を行って、積層組立てを行う順送り金型
からなる主ライン（図１(d) 〜図１(f) ）１０と、半導
体チップ１を載置すると共にグランドプレートとしての
役割を担う第１の導電板２を形成する第１の補助ライン
２０と、電源ラインに接続されるパワープレートとして
の第２の導電板４を形成する第２の補助ライン３０とか
ら構成されており、これら主ライン１０と第１および第
２の補助ライン２０，３０とが直交するように一体的に
構成されている。なお、第１の補助ラインの上流には、
テーピングを行うためのテープ貼着補助ライン４０が設
置されている。（図２のフローチャート図参照）図３は
この装置の概要を示す図である。
【００１６】図４(a) および図４(b) は、それぞれ第１
および第２の補助ラインを示す拡大図である。
【００１７】この装置で製造されるリードフレームは、
図５に示すように、半導体チップ１を載置すると共にグ
ランドプレートとしての役割を担う第１の導電板２と、
この上層に接着剤３を介して固着され、電源ラインに接
続されるパワープレートとしての第２の導電板４と、さ
らにこの上層に接着剤３を介して固着され、前記第１の
導電板２の半導体チップ搭載部を囲むように複数のイン
ナーリードを配設してなるリードフレーム本体５とから
構成されてなるものである。
【００１８】次にこのリードフレーム製造装置を用いた
リードフレームの製造工程を図２に示すように、フロー
チャートを用いて説明する。
【００１９】まず、あらかじめ所定の領域に部分めっき
のなされた帯状材料を用い、通常のスタンピング法によ
り、帯状材料を加工し、半導体チップ載置領域ａと対峙
するインナ−リ−ド６、アウターリード７、タイバー８
などを含む通常のリードフレ−ムの側縁の打ち抜きを行
う。９はサイドバーである。次いで、インナーリードの
うちの所定のものの中央からややアウターリードよりに
貫通孔Ｈを開けると共にコイニング処理を行い、インナ
−リ−ド先端部の平坦幅を確保する（第１のプレスステ
ップ１０１）。
【００２０】この後、インナ−リ−ド先端部のボンディ
ングエリアを避けるように絶縁性テープを貼着してイン
ナーリード相互間を連結固定する。（ステップ１０
２）。
【００２１】そしてさらにキャビテイ領域の打ち抜きを
行いインナーリード先端を形成し、図６(a) に示すよう
にリードフレーム本体を形成する（第２のプレスステッ
プ１０３）。
【００２２】一方、上記主ラインの工程と並行して図６
(b) および図６(c) に示すように、また通常のスタンピ
ング法により、放熱性の良好な銅板を加工し、グランド
プレートとしての役割を行う第１の導電板２（ステップ
２０１）と、電源ラインに接続されるパワープレートと
しての第２の導電板４（ステップ３０１）とを形成す
る。これらの第１および第２の導電板２，４に対して
は、舌片Ｔを有するように打ち抜きを行った後、表面を
絶縁性のポリイミド膜１１で被覆すると共に、舌片Ｔの
先端位置にポリイミド膜１１を貫通するように導電性の
突起Ｄを形成する。また第２の導電板４については前述
した成型加工ステップ３０１の後テープ貼着工程（ステ
ップ３０２）および、チップ載置用の空間形成のための
プレス工程（ステップ３０３）を経て主ラインに供給さ
れる。図４(a) および図４(b) は第１および第２の補助
ラインを示す説明図である。
【００２３】そして、図６(d) に示すように、第１の導
電板２の中央部に半導体チップ１を接着剤を介して固着
すると共に、第１の導電板、第２の導電板、リードフレ
ーム本体５を順次積層し、前記第１および第２の導電板
の舌片の突起Ｄを、リードフレーム本体５のインナーリ
ードの中央よりややアウターリードよりに設けられた凹
部Ｕに嵌合させることによって順次一体的に固着する
（ステップ１０４，１０５，１０６）。
【００２４】この後、カット工程および応力除去のため
の熱処理工程（ステップ１０７）を経て、リードフレー
ムが完成する。
【００２５】このようにして極めて容易にかつ短時間で
多層構造のリードフレームを形成することができる。
【００２６】またこのようにして形成されたリードフレ
ームは、リードと導電性プレートとがインナーリード先
端に形成された貫通孔に導電性プレートの突起を嵌挿す
ることによって接続されているため、歪みや剥がれもな
く、高精度の接続を確実に行うことが可能となる。
【００２７】なお前記実施例では、パワープレートや接
地プレートは、一枚の導電性の板状体で構成したが、フ
ィルムキャリア等の絶縁性基板上に所望のパターンを形
成することによって行っても良い。このとき信号線およ
びグランド線のパターンは、スパッタリングおよび電解
めっきによって形成された銅薄膜をフォトリソ法により
パターニングして形成する方法、樹脂フィルム表面に表
面処理を行った後、薄い銅箔を直接圧着したり、接着剤
を介して固着したりして銅薄膜を形成した後パターニン
グしたりまた、薄い銅箔の表面にポリイミド樹脂等の絶
縁性樹脂を塗布しこれを硬化することによって銅薄膜を
形成した後、同様にフォトリソ法によりパターニングす
るなどの方法をとることも可能である。
【００２８】また、前記実施例では、第２の補助ライン
３０で形成したパワープレートと第１の補助ライン２０
で形成したグランドプレートとを順次主ライン上に供給
するようにしたが、変形例として、図７に示すように第
２の補助ライン３０で形成したパワープレートと第１の
補助ライン２０で形成したグランドプレートとを積層
し、これを主ライン１０上に供給するようにしてもよ
い。
【００２９】また、前記実施例では、インナーリード先
端に凹部を形成したが貫通孔でもよい。さらにリードフ
レーム本体と各プレートとの間の接続は実施例に限定さ
れることなく、図８(a) および(b) に示すように、ワイ
ヤ接続を行うようにしたものあるいは溶接接続を行うよ
うにしたものにも適用可能である。
【００３０】さらにまた、複数のインナーリードと、こ
れら複数のインナーリードのそれぞれに対応して外方に
突出する舌片からなるアウターリ−ドとを配設してなる
樹脂フィルムからなり、表面および裏面の導体層が前記
樹脂フィルムに形成されたスルーホールを介して接続さ
れていると共に、該舌片を集積回路チップのボンディン
グパッドに直接接続するように構成されたいわゆるＴＡ
Ｂ技術を用いたフィルムキャリアにも適用可能である。
【００３１】
【発明の効果】以上説明してきたように、本発明によれ
ば、リードフレーム本体の形状加工を行う装置と、グラ
ンドプレ−トの形状加工を行う装置とパワープレートの
形状加工を行う装置とが一体的に形成されているため、
製造が容易となりまた、製造時間を大幅に短縮化するこ
とができる。
【図面の簡単な説明】
【図１】本発明実施例のリードフレームの製造装置の説
明図
【図２】同装置を用いたリードフレーム製造工程のフロ
ーチャート図
【図３】同概要説明図
【図４】要部拡大説明図
【図５】同製造装置で形成されるリードフレームを示す
図
【図６】同製造工程図
【図７】本発明の装置の変形例を示す図
【図８】本発明の方法で形成されるリードフレームの他
の例を示す図
【図９】通常の積層構造のリードフレーム
【符号の説明】
１ 半導体チップ ２ 第１の導電板 ３ 接着剤 ４ 第２の導電板 ５ リードフレーム本体 Ｐ 封止樹脂 ａ 半導体チップ載置領域 ６ インナ−リ−ド ７ アウターリード ８ タイバー ９ サイドバー Ｕ 凹部 Ｔ 舌片 １１ポリイミド膜 ｓ 絶縁膜 Ｄ 突起。 １０ 主ライン ２０ 第１の補助ライン ３０ 第２の補助ライン ４０ テープ貼着補助ライン

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】形状加工を行い、めっき処理などの処理工
    程を経てリードフレーム本体を形成するリードフレーム
    本体形成手段と、 リードフレーム本体に導電性プレートを積層加工する組
    み立て手段とを具備した主ラインと、 前記主ラインと並行して導電性プレートの形状加工を行
    う補助ラインと、 前記主ライン上の組み立て手段に前記補助ラインで形成
    された導電性プレートを供給する供給手段とを具備し、 前記リードフレーム本体に絶縁層を介して導電性プレー
    トを積層し積層構造のリードフレームを製造することを
    特徴とするリードフレーム製造装置。
  2. 【請求項２】前記主ラインは一連の順送り金型を供えた
    加工装置で構成されており、 前記補助ラインは前記主ラインの製造タイミングに一致
    するように構成されるとともに、前記順送り金型装置の
    組み立て手段で直交するように構成されていることを特
    徴とする請求項(1) 記載のリードフレーム製造装置。
  3. 【請求項３】前記主ラインの加工装置は、テープ貼着手
    段と、前記導電性プレートを積層接続する接続手段と、
    接続部の内部残留応力を除去するキュア手段とを具備し
    て構成されていることを特徴とする請求項(1) 記載のリ
    ードフレーム製造装置。
JP3134411A 1991-06-05 1991-06-05 リードフレーム製造装置 Expired - Fee Related JP2668461B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3134411A JP2668461B2 (ja) 1991-06-05 1991-06-05 リードフレーム製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3134411A JP2668461B2 (ja) 1991-06-05 1991-06-05 リードフレーム製造装置

Publications (2)

Publication Number Publication Date
JPH05343581A JPH05343581A (ja) 1993-12-24
JP2668461B2 true JP2668461B2 (ja) 1997-10-27

Family

ID=15127759

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3134411A Expired - Fee Related JP2668461B2 (ja) 1991-06-05 1991-06-05 リードフレーム製造装置

Country Status (1)

Country Link
JP (1) JP2668461B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10241170A1 (de) 2002-09-05 2004-03-18 Infineon Technologies Ag Hochdichter NROM-FINFET

Also Published As

Publication number Publication date
JPH05343581A (ja) 1993-12-24

Similar Documents

Publication Publication Date Title
JP2006165175A (ja) 回路部品モジュールおよび電子回路装置並びに回路部品モジュールの製造方法
JP2002009196A (ja) 半導体装置の製造方法
JPH11307674A (ja) 半導体装置用パッケージおよびその製造方法
JP2668461B2 (ja) リードフレーム製造装置
JP3544757B2 (ja) 半導体装置及びその製造方法
JP2740977B2 (ja) 半導体装置
JPH04127564A (ja) リードフレームの製造方法
JPH11186679A (ja) 絶縁基板およびその製造方法
JP2002343927A (ja) 半導体モジュール及びその製造方法
JP2749685B2 (ja) 回路基板の製造方法
JP3448372B2 (ja) 混成集積回路装置およびその製造方法
JPH077033A (ja) 電子部品搭載装置の製造方法
JP2001015671A (ja) リードフレームの製造方法
JP5861258B2 (ja) リードフレーム配線体、モジュール及びその製造方法
JP3535990B2 (ja) リードフレームの製造方法
JP2000216284A (ja) 半導体用外囲器、半導体装置、及び半導体用外囲器の製造方法
JPH0425061A (ja) 半導体装置
JP2632761B2 (ja) 半導体素子搭載用基板及び半導体素子搭載用基板の製造方法
JPH08264910A (ja) 放熱板付きプリント配線板の作製方法及びプリント配線板へのハイパワー部品の実装方法
JP3374296B2 (ja) 多層リードフレームの製造方法
JPH05129514A (ja) リードフレームおよびその製造方法
JP2552943B2 (ja) 半導体装置
JP2753764B2 (ja) 電子部品搭載用基板
JPH11274244A (ja) 半導体パッケージ支持用金属補強板およびその製造方法
JP2000138307A (ja) 半導体装置用中間製品

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees