JPH0425061A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0425061A JPH0425061A JP12649590A JP12649590A JPH0425061A JP H0425061 A JPH0425061 A JP H0425061A JP 12649590 A JP12649590 A JP 12649590A JP 12649590 A JP12649590 A JP 12649590A JP H0425061 A JPH0425061 A JP H0425061A
- Authority
- JP
- Japan
- Prior art keywords
- conductive plate
- lead frame
- plate
- semiconductor chip
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 239000004020 conductor Substances 0.000 claims description 5
- 238000010030 laminating Methods 0.000 claims 1
- 239000011347 resin Substances 0.000 abstract description 9
- 229920005989 resin Polymers 0.000 abstract description 9
- 239000000853 adhesive Substances 0.000 abstract description 7
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 238000007789 sealing Methods 0.000 abstract description 4
- 210000002105 tongue Anatomy 0.000 description 10
- 239000010408 film Substances 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 230000001070 adhesive effect Effects 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 238000005452 bending Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 238000003466 welding Methods 0.000 description 3
- 239000011889 copper foil Substances 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 210000005182 tip of the tongue Anatomy 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は、半導体装置に係り、特に半導体集積チップを
実装するリードフレーム構体の構造に関する。
実装するリードフレーム構体の構造に関する。
（従来の技術）
パワートランジスタ等のパワーデバイスを集積化してな
る半導体集積回路の分野では、高いパワを用いるために
、電流供給のためのリードはワイヤとの接続部における
インダクタンスの増大を防ぐために、ボンディングワイ
ヤに代えてパワープレートを介してチップのポンディン
グパッドに接続するという方法が取られることが多い。
る半導体集積回路の分野では、高いパワを用いるために
、電流供給のためのリードはワイヤとの接続部における
インダクタンスの増大を防ぐために、ボンディングワイ
ヤに代えてパワープレートを介してチップのポンディン
グパッドに接続するという方法が取られることが多い。
また、高集積化に従い、リードの本数を低減する［１的
から、複数のパッドから接地ラインに落とすような場合
、接地用のプレートを設けこれにすべて接続するという
方法が有力となってきている。
から、複数のパッドから接地ラインに落とすような場合
、接地用のプレートを設けこれにすべて接続するという
方法が有力となってきている。
さらにまた、発熱量も大きいため、ダイパッドに代えて
放熱性の良好な金属板からなる大きな放熱板を必要とす
る傾向にある。
放熱性の良好な金属板からなる大きな放熱板を必要とす
る傾向にある。
コノヨウなパワーデバイスでは、−例を第３図に示すよ
うに、通常、接地用のグランドプレート１２とパワープ
レート１４とがリードフレーム本体１５に対して各々所
定の部位に設けられた舌片を介して溶接により一体的に
接続されリードフレム構体を構成している。
うに、通常、接地用のグランドプレート１２とパワープ
レート１４とがリードフレーム本体１５に対して各々所
定の部位に設けられた舌片を介して溶接により一体的に
接続されリードフレム構体を構成している。
このため、舌片の折り曲げ精度や、溶接位置精度の影響
により溶接箇所がはがれたり各構成体に歪みを生じたり
することがあった。
により溶接箇所がはがれたり各構成体に歪みを生じたり
することがあった。
（発明が解決しようとする問題点）
このように、従来のパワーデバイスでは、接地用のグラ
ンドプレートやパワープレート等とリードフレーム本体
との接続が、各々所定の部位に設けられた舌片を介して
溶接によりなされているため、接続不良や変形を生じ易
く、これがデバイスとしての信頼性低下の原因となって
いた。
ンドプレートやパワープレート等とリードフレーム本体
との接続が、各々所定の部位に設けられた舌片を介して
溶接によりなされているため、接続不良や変形を生じ易
く、これがデバイスとしての信頼性低下の原因となって
いた。
本発明は、前記実情に鑑みてなされたもので、製造が容
易で信頼性の高い半導体装置を提供することを目的とす
る。
易で信頼性の高い半導体装置を提供することを目的とす
る。
（課題を解決するための手段）
そこで、本発明の半導体装置では、複数のインナーリー
ドを配列してなるリードフレーム本体に絶縁層を介して
少なくとも１つの導電性プレートを積層して固着し、こ
のリードフレーム本体の少なくとも１つのリードに形成
された凹部に該導電性プレートに形成された凸部が嵌挿
されることによって該リードと該導電性プレートとが接
続されるようにしている。
ドを配列してなるリードフレーム本体に絶縁層を介して
少なくとも１つの導電性プレートを積層して固着し、こ
のリードフレーム本体の少なくとも１つのリードに形成
された凹部に該導電性プレートに形成された凸部が嵌挿
されることによって該リードと該導電性プレートとが接
続されるようにしている。
（作用）
上記構成により、リードフレーム本体の少なくとも１つ
のリードに形成された凹部に該導電性プレートに形成さ
れた凸部が嵌挿されることによってリードと導電性プレ
ートと接続されているため、歪みや剥がれもなく、高精
度の接続を確実に行うことが可能となる。
のリードに形成された凹部に該導電性プレートに形成さ
れた凸部が嵌挿されることによってリードと導電性プレ
ートと接続されているため、歪みや剥がれもなく、高精
度の接続を確実に行うことが可能となる。
すなわち、第３図に示した従来例のリードフレームで用
いられていたような舌片は不要となり、折り曲げ加工の
必要がなくなるため、機械的応力がかからす、剥がれや
歪みを生じることもない。
いられていたような舌片は不要となり、折り曲げ加工の
必要がなくなるため、機械的応力がかからす、剥がれや
歪みを生じることもない。
（実施例）
以下本発明の実施例について、図面を参照しつつ詳細に
説明する。
説明する。
実施例１
第１図は、本発明の第１の実施例のパワーデバイスの要
部を示す断面図である。
部を示す断面図である。
このデバイスは、半導体チップ１を載置すると共にグラ
ンドプレートとしての役割を担う第１の導電板２と、こ
の上層に接着剤３を介して固着され、電源ラインに接続
されるパワープレートとじての第２の導電板４と、さら
にこの上層に接着剤３を介して固着され、前記第１の導
電板２の半導体チップ搭載部を囲むように複数のインナ
ーリドを配設してなるリードフレーム本体５とから構成
され、封止樹脂Ｐによって封止せしめられてなるもので
ある。
ンドプレートとしての役割を担う第１の導電板２と、こ
の上層に接着剤３を介して固着され、電源ラインに接続
されるパワープレートとじての第２の導電板４と、さら
にこの上層に接着剤３を介して固着され、前記第１の導
電板２の半導体チップ搭載部を囲むように複数のインナ
ーリドを配設してなるリードフレーム本体５とから構成
され、封止樹脂Ｐによって封止せしめられてなるもので
ある。
このリードフレーム本体５の対応するインチリード先端
部には凹部Ｕが形成されており、この凹部Ｕ内に、第１
または第２の導電板の対応する領域に設けられた舌片Ｔ
の先端に設けられた突起りを嵌挿することにより接続を
達成している。さらにまた、各インナーリードは半導体
チップ上の各ポンディングパッドとそれぞれを接続する
ようにボンディングワイヤを介して接続がなされている
。
部には凹部Ｕが形成されており、この凹部Ｕ内に、第１
または第２の導電板の対応する領域に設けられた舌片Ｔ
の先端に設けられた突起りを嵌挿することにより接続を
達成している。さらにまた、各インナーリードは半導体
チップ上の各ポンディングパッドとそれぞれを接続する
ようにボンディングワイヤを介して接続がなされている
。
次に、このデバイスの製造工程について説明する。
まず、第２図（ａ）に示すように、通常のスタンピング
法により、帯状材料を加工し、半導体チップ載置領域ａ
と対峙するインナーリード６、アウターリード７、タイ
バー８などを含む通常のり−ドフレームの形状に成型す
る。９はサイドバーである。次いで、インナーリードの
うちの所定のものの中央からややアウターリードよりに
貫通孔Ｈを開けると共にコイニング処理を１１い、イン
ナリード先端部の平坦幅を確保したのち、先端部にめっ
きを行うめっきを行う。Ｍはめっき領域を示す。このと
き必要に応じて、インナーリード先端部のボンディング
エリアを避けるように絶縁性テープを貼着し、固定する
ようにしてもよい。
法により、帯状材料を加工し、半導体チップ載置領域ａ
と対峙するインナーリード６、アウターリード７、タイ
バー８などを含む通常のり−ドフレームの形状に成型す
る。９はサイドバーである。次いで、インナーリードの
うちの所定のものの中央からややアウターリードよりに
貫通孔Ｈを開けると共にコイニング処理を１１い、イン
ナリード先端部の平坦幅を確保したのち、先端部にめっ
きを行うめっきを行う。Ｍはめっき領域を示す。このと
き必要に応じて、インナーリード先端部のボンディング
エリアを避けるように絶縁性テープを貼着し、固定する
ようにしてもよい。
一方、第２図（１））および第２図（Ｃ）に示すように
、また通常のスタンピング法により、放熱性の良好な銅
板を加工し、グランドプレー１・とじての役割を行う第
１の導電板２と、電源ラインに接続されるパワープレー
トとしての第２の導電板４とを形成する。これらの第１
導電板２および第２の導電板４に対しては、舌片Ｔを有
するように打ち抜きを行った後、表面を絶縁性のポリイ
ミド膜１１で被覆すると共に、舌片Ｔの先端位置にポリ
イミド膜］１を貫通するように導電性の突起りを形成す
る。
、また通常のスタンピング法により、放熱性の良好な銅
板を加工し、グランドプレー１・とじての役割を行う第
１の導電板２と、電源ラインに接続されるパワープレー
トとしての第２の導電板４とを形成する。これらの第１
導電板２および第２の導電板４に対しては、舌片Ｔを有
するように打ち抜きを行った後、表面を絶縁性のポリイ
ミド膜１１で被覆すると共に、舌片Ｔの先端位置にポリ
イミド膜］１を貫通するように導電性の突起りを形成す
る。
そして、第２図（ｄ）に示すように、第１の導電板２の
中央部に半導体チップ］を接着剤を介して固着すると共
に、第１の導電板、第２の導電板、リードフレーム本体
５を順次積層し、前記第１および第２の導電板の舌片の
突起りを、リードフレム本体５のインナーリードの中央
よりゃやアウターリードよりに設けられた凹部Ｕに嵌合
させることによって一体的に固着する。
中央部に半導体チップ］を接着剤を介して固着すると共
に、第１の導電板、第２の導電板、リードフレーム本体
５を順次積層し、前記第１および第２の導電板の舌片の
突起りを、リードフレム本体５のインナーリードの中央
よりゃやアウターリードよりに設けられた凹部Ｕに嵌合
させることによって一体的に固着する。
この後、ワイヤボンディングを行い、樹脂封止を行って
ζ第１図に示したようなデバイスが完成する。
ζ第１図に示したようなデバイスが完成する。
このようにして形成されたデバイスは、リードと導電性
プレートとがインナーリード先端に形成された貫通孔に
導電性プレーｉ・の突起を嵌挿することによって接続さ
れているため、歪みゃ剥がれもなく、高精度の接続を確
実に行うことが可能となる。
プレートとがインナーリード先端に形成された貫通孔に
導電性プレーｉ・の突起を嵌挿することによって接続さ
れているため、歪みゃ剥がれもなく、高精度の接続を確
実に行うことが可能となる。
また、第３図に示した従来例のリードフレームのように
、折り曲げ加工時の機械的応力による剥がれや歪みを生
じることもなく信頼性の高いデバイスを得ることが可能
となる。
、折り曲げ加工時の機械的応力による剥がれや歪みを生
じることもなく信頼性の高いデバイスを得ることが可能
となる。
なお前記実施例では、パワープレートや接地プレートは
、−枚の導電性の板状体で構成したが、フィルムキャリ
ア等の絶縁性基板上に所望のパターンを形成することに
よって行っても良い。このとき信号線およびグランド線
のパターンは、スパッタリングおよび電解めっきによっ
て形成された銅薄膜をフォトリソ法によりパターニング
して形成する方法、樹脂フィルム表面に表面処理を行っ
た後、薄い銅箔を直接圧着したり、接着剤を介して固着
したりして銅薄膜を形成した後パターニングしたりまた
、薄い銅箔の表面にポリイミド樹脂等の絶縁性樹脂を塗
布しこれを硬化することによって銅薄膜を形成した後、
同様にフォトリソ法によりパターニングするなどの方法
をとることも可能である。
、−枚の導電性の板状体で構成したが、フィルムキャリ
ア等の絶縁性基板上に所望のパターンを形成することに
よって行っても良い。このとき信号線およびグランド線
のパターンは、スパッタリングおよび電解めっきによっ
て形成された銅薄膜をフォトリソ法によりパターニング
して形成する方法、樹脂フィルム表面に表面処理を行っ
た後、薄い銅箔を直接圧着したり、接着剤を介して固着
したりして銅薄膜を形成した後パターニングしたりまた
、薄い銅箔の表面にポリイミド樹脂等の絶縁性樹脂を塗
布しこれを硬化することによって銅薄膜を形成した後、
同様にフォトリソ法によりパターニングするなどの方法
をとることも可能である。
また、前記実施例では、インナーリード先端に凹部を形
成したが貫通孔でもよい。
成したが貫通孔でもよい。
さらにまた、複数のインナーリードと、これら複数のイ
ンカーリードのそれぞれに対応して外方に突出する舌片
からなるアウターリードとを配設してなる樹脂フィルム
からなり、表面および裏面の導体層が前記樹脂フィルム
に形成されたスルーポールを介して接続されていると共
に、該舌片を集積回路チップのポンディングパッドに直
接接続するように構成されたいわゆるＴＡＢ技術を用い
たフィルムキャリアにも適用可能である。
ンカーリードのそれぞれに対応して外方に突出する舌片
からなるアウターリードとを配設してなる樹脂フィルム
からなり、表面および裏面の導体層が前記樹脂フィルム
に形成されたスルーポールを介して接続されていると共
に、該舌片を集積回路チップのポンディングパッドに直
接接続するように構成されたいわゆるＴＡＢ技術を用い
たフィルムキャリアにも適用可能である。
以上説明してきたように、本発明によれば、複数のイン
ナーリードを配列してなるリードフレーム本体上に絶縁
層を介して少なくとも１つの導電性プレートを積層して
固着し、リードフレーム本体の少なくとも１つのリード
に形成された凹部に該導電性プレートに形成された凸部
が嵌挿されることによってリードと導電性プレートと接
続されているため、歪みや剥がれもなく、高精度の接続
を確実に行うことか可能となる。
ナーリードを配列してなるリードフレーム本体上に絶縁
層を介して少なくとも１つの導電性プレートを積層して
固着し、リードフレーム本体の少なくとも１つのリード
に形成された凹部に該導電性プレートに形成された凸部
が嵌挿されることによってリードと導電性プレートと接
続されているため、歪みや剥がれもなく、高精度の接続
を確実に行うことか可能となる。
第１図は、本発明実施例の半導体装置を示す図、第２図
（ａ）乃至第２図（ｄ）は、同半導体装置の製造］−程
図、第３図は従来例の゛１′−導体装置を示す図である
。 １・・・半導体チップ、２・・・第１の導電板、３・・
・接着剤、４・・・第２の導電板、５・・・リードフレ
ーム本体、Ｐ・・・封！（−樹脂、ａ・・２１′導体チ
ップ載置領域、６・・・インナーリード、７・・・アウ
ターリード、８・・・タイバー ９・・・サイドバー
Ｕ・・・凹部、Ｔ・・・舌片、］１・・・ポリイミド膜
、Ｓ・・絶縁膜、Ｄ・突起。
（ａ）乃至第２図（ｄ）は、同半導体装置の製造］−程
図、第３図は従来例の゛１′−導体装置を示す図である
。 １・・・半導体チップ、２・・・第１の導電板、３・・
・接着剤、４・・・第２の導電板、５・・・リードフレ
ーム本体、Ｐ・・・封！（−樹脂、ａ・・２１′導体チ
ップ載置領域、６・・・インナーリード、７・・・アウ
ターリード、８・・・タイバー ９・・・サイドバー
Ｕ・・・凹部、Ｔ・・・舌片、］１・・・ポリイミド膜
、Ｓ・・絶縁膜、Ｄ・突起。
Claims (2)
- （１）半導体チップ載置部上に設置された半導体チップ
と、 前記半導体チップ載置部上の半導体チップ のまわりに第１の絶縁層を介して積層された導電性プレ
ートと、 前記導電性プレート上に第２の絶縁層を介 して積層され、前記半導体チップの周縁に先端がくるよ
うに、複数のリードを表面に配設してなるリードフレー
ム本体とを具備し、 前記リードフレーム本体の少なくとも１つ のリードは凹部を有しており、 前記導電性プレートは、前記凹部に相当す る位置に凸部を有しており、前記凹部にこの導電性プレ
ートの凸部を嵌挿することにより、前記リードフレーム
本体の少なくとも１つのリードに接続されるようにした
ことを特徴とする半導体装置。 - （２）前記半導体チップ載置部は導体プレートからなり
、接地導体を構成していることを特徴とする請求項（１
）に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12649590A JPH0425061A (ja) | 1990-05-16 | 1990-05-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12649590A JPH0425061A (ja) | 1990-05-16 | 1990-05-16 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0425061A true JPH0425061A (ja) | 1992-01-28 |
Family
ID=14936624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12649590A Pending JPH0425061A (ja) | 1990-05-16 | 1990-05-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0425061A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07509729A (ja) * | 1992-12-16 | 1995-10-26 | シェリング−プラウ・ヘルスケア・プロダクツ・インコーポレーテッド | 日光を用いない日焼け方法 |
-
1990
- 1990-05-16 JP JP12649590A patent/JPH0425061A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07509729A (ja) * | 1992-12-16 | 1995-10-26 | シェリング−プラウ・ヘルスケア・プロダクツ・インコーポレーテッド | 日光を用いない日焼け方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5859471A (en) | Semiconductor device having tab tape lead frame with reinforced outer leads | |
| KR0156622B1 (ko) | 반도체 패키지,리드프레임 및 제조방법 | |
| JP2740977B2 (ja) | 半導体装置 | |
| JP3065010B2 (ja) | 半導体装置 | |
| JPH04127564A (ja) | リードフレームの製造方法 | |
| JPH0425061A (ja) | 半導体装置 | |
| JPH10247701A (ja) | 半導体装置およびその製造に用いるリードフレーム | |
| JPH03125440A (ja) | 電子部品 | |
| JP3147189B2 (ja) | リードフレームおよびその製造方法 | |
| JP3851541B2 (ja) | チップ部品およびその製造方法 | |
| JPH0878599A (ja) | 集積回路パッケージ及びその製造方法 | |
| JP2879629B2 (ja) | リードフレームおよびその製造方法 | |
| JP2552943B2 (ja) | 半導体装置 | |
| JPS62226649A (ja) | ハイブリツド型半導体装置 | |
| JPH0653383A (ja) | 半導体素子搭載用基板の製造方法 | |
| JPH07249708A (ja) | 半導体装置及びその実装構造 | |
| JP2668461B2 (ja) | リードフレーム製造装置 | |
| JPH06326227A (ja) | 多層リードフレームの製造方法及び構造 | |
| JP3783497B2 (ja) | 半導体素子搭載用配線テープとそれを用いた半導体装置 | |
| JPH04119653A (ja) | 集積回路素子 | |
| JP2959144B2 (ja) | リードフレームの製造方法 | |
| JPS5923432Y2 (ja) | 半導体装置 | |
| JP2883065B2 (ja) | 半導体装置 | |
| JP2527840B2 (ja) | リ―ドフレ―ム | |
| JPH06140560A (ja) | リードフレームおよびその製造方法 |