JP2667444B2 - 不揮発性半導体記憶装置 - Google Patents

不揮発性半導体記憶装置

Info

Publication number
JP2667444B2
JP2667444B2 JP14176788A JP14176788A JP2667444B2 JP 2667444 B2 JP2667444 B2 JP 2667444B2 JP 14176788 A JP14176788 A JP 14176788A JP 14176788 A JP14176788 A JP 14176788A JP 2667444 B2 JP2667444 B2 JP 2667444B2
Authority
JP
Japan
Prior art keywords
gate
memory
transistor
cell
memory transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP14176788A
Other languages
English (en)
Other versions
JPH021986A (ja
Inventor
浩史 山下
理一郎 白田
正樹 百冨
富士雄 舛岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP14176788A priority Critical patent/JP2667444B2/ja
Publication of JPH021986A publication Critical patent/JPH021986A/ja
Application granted granted Critical
Publication of JP2667444B2 publication Critical patent/JP2667444B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Non-Volatile Memory (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は,浮遊ゲートと制御ゲートを有するメモリト
ランジスタを用いてNANDセルを構成する,ホット・エレ
クトロン注入型の電気的書替え可能な不揮発性半導体記
憶装置に関する。
(従来の技術) 浮遊ゲートを有するメモリトランジスタを用いた,電
気的にデータ書替えを可能とした不揮発性半導体記憶装
置がE2PROMとして知られている。E2PROMのメモリ構造と
して種々のものが提案されているが,なかでも複数のメ
モリセルをそれらのソース,ドレイン拡散層を互いに共
用して直列回路を構成する方式(NANDセル方式)が高集
積化に適したものとして注目されている。
NANDセル型のE2PROMのデータ書込みの方式の一つにホ
ット・エレクトロン注入型がある。これは,選択された
メモリトランジスタを5極管動作させてホット・エレク
トロンを生成し,これを浮遊ゲートに注入するものであ
る。この場合,選択されたメモリトランジスタを含むNA
NDセル内の残りのメモリトランジスタは,制御ゲートに
高電圧を印加して3極管動作させて書込みが生じないよ
うにする。このホット・エレクトロン注入型のNANDセル
を用いたE2PROMにおいて,ホット・エレクトロンを注入
した書込み状態と消去状態のしきい値がいずれも正であ
れば,NANDセル選択用の選択トランジスタは特に必要な
い。書込み時や読出し時,非選択のメモリトランジスタ
については全て制御ゲートを零ボルトにすれば,非選択
のNANDセルでの誤書込みや誤読出しはないからである。
しかしこれは,しきい値マージンがなく,またしきい値
を正に止どめることが難しいという欠点がある。これを
回避するため書込み状態のしきい値が正で,消去状態の
しきい値が負であるようにすると,誤書込みや誤読出し
が生じるから,ビット線とNANDセルの間に選択トランジ
スタを必要とする。消去状態のしきい値が正であって
も,それが零に近い場合には過消去によりしきい値が負
になることが考えられるから,やはり選択トランジスタ
が必要になる。NANDセル毎に選択トランジスタを必要と
することは,高集積化にとって好ましくない。
選択トランジスタを省略するには,メモリトランジス
タをオフセット・ゲート構造とすることが考えられる。
これは,浮遊ゲートがチャネル領域を部分的に覆い,残
りの部分を制御ゲートが覆うようにするものである。と
ころがこのメモリ構造では,浮遊ゲートと制御ゲートを
一つのマスクを用いて自己整合させてパターン形成する
ことができない。即ち,第1ゲート絶縁膜を介して第1
層多結晶シリコン膜を堆積し,これをパターニングして
まず浮遊ゲートを形成し,次に第2ゲート絶縁膜を介し
て第2層多結晶シリコン膜を堆積し,これをパターニン
グして制御ゲートを形成する,という工程を必要とす
る。従って製造工程が複雑である。しかも,浮遊ゲート
と制御ゲートの位置合わせを必要とするから,微細化が
難しい。更に,オフセット・ゲート構造は結局,一つの
NANDセルに必要な選択トランジスタをNANDセルを構成す
る一つ一つのメモリトランジスタに分散させたものと言
うことができ,メモリトランジスタの小型化ができず,
やはり高集積化に向かない。
(発明が解決しようとする課題) 以上述べたようにホット・エレクトロン注入型のNAND
セル方式E2PROMでは,書込み状態のしきい値を正,消去
状態のしきい値を負とした場合,選択トランジスタを必
要とし,これがより一層の高集積化を阻害する原因とな
る。選択トランジスタを設けず,メモリトランジスタを
オフセット・ゲート構造とする方式では,製造工程が複
雑になり,従って素子の微細化が難しく,結局十分な高
集積化が難しい。
本発明は,この様な問題を解決したNANDセル方式のE2
PROMを提供することを目的とする。
[発明の構成] (課題を解決するための手段) 本発明は,ホット・エレクトロン注入型のメモリトラ
ンジスタを用いたE2PROMにおいて,セルを構成する複数
のメモリトランジスタのうち任意の相隣接する二つのメ
モリトランジスタの間に選択ゲートを設けたことを特徴
とする。更にこの場合,メモリトランジスタは,第1層
膜からなる浮遊ゲートと第2層膜からなる制御ゲートが
自己整合されてパターン形成された構造とし,選択ゲー
トを設ける位置の隣接する二つのメモリトランジスタの
間にはソース,ドレイン拡散層がない領域を設け,この
上に選択ゲートが一部両側のメモリトランジスタの制御
ゲート上に重なるように配設された構成とする。
(作用) 本発明によれば,セル内部に選択トランジスタを挿入
することにより,即ちセル内の任意の相隣接するメモリ
トランジスタのゲート間に本来あるスペースを利用し
て,ここに選択ゲートを作ることにより,選択ゲートの
占有面積を小さいものとすることができる。特に,第1
層および第2層膜によりそれぞれ浮遊ゲートおよび制御
ゲートを構成するメモリトランジスタを作り,任意の相
隣接するメモリトランジスタ間のスペースに第3層膜に
よる選択ゲートを配置した構造とすれば,実質的に選択
トランジスタを非常に小さい面積内に作ることができ
る。これにより,セルとビット線の間に特別にスペース
を用意して選択トランジスタを設ける構造に比べてホッ
ト・エレクトロン注入型のE2PROMの高集積化が図られ
る。選択トランジスタを設ける代わりにメモリトランジ
スタをオフセット構造とするものと比べた場合も,メモ
リトランジスタの微細化が可能であり,製造工程制御も
容易になり,結局信頼性の高い高集積化E2PROMを得るこ
とができる。
(実施例) 以下,本発明の実施例を図面を参照して説明する。
第1図は,一実施例のE2PROMの等価回路である。この
実施例は,二つのメモリトランジスタを間に選択トラン
ジスタを挟んで直列接続して一つのNANDセルを構成した
場合である。図では多数のNANDセルのうち,4個のNANDセ
ルNC11,NC12,NC21,NC22を示している。NANDセルNC
11は,二つメモリトランジスタM11とM12,およびこれら
の間に設けられた選択ゲートS11により構成される。他
のNANDセルも同様である。各NANDセルは,一方のメモリ
トランジスタのドレインが列毎に共通になるようにビッ
ト線BL1,BL2,…に接続され,他方のメモリトランジスタ
は行毎にソースが共通になるようにソース線SSに共通接
続される。メモリトランジスタの制御ゲートは行毎に共
通に制御ゲート線CG1,CG2,…に共通接続され,選択ゲー
トは,毎行に選択ゲート線SG1,SG2,…に共通接続され
る。
第2図(a)(b)(c)は,このE2PROMの構造を示
す平面図とそのA−A′およびB−B′断面図である。
ここでは,第1図のうち二つのNANDセルNC11,NC21の部
分を示している。メモリアレイは,n型Si基板11にメモリ
アレイと周辺回路を分離するために形成されたp型ウェ
ル12に形成されている。メモリトランジスタは,第1ゲ
ート絶縁膜2を介して浮遊ゲート4(41,42,…)が形成
され,更に第2ゲート絶縁膜5を介して制御ゲート6
(61,62,…)が形成され,これらゲート電極に自己整合
されてソース,ドレイン拡散層であるn+型層7(71,72,
…)が形成されている。NANDセル内の二つのメモリトラ
ンジスタ間には,第2図(b)に示すように,ソース,
ドレイン拡散層であるn+型層72,73が分離されて拡散層
のない領域が設けられ,ここをチャネル領域としてこの
上にゲート絶縁膜3を介して選択ゲート8を形成して選
択トランジスタが構成されている。選択ゲート8は,二
つのメモリトランジスタの間に埋め込まれ,一部両側の
制御ゲート61,62上に重なるように配設されている。素
子形成されたウェハ上はCVD絶縁膜9で覆われ,これに
コンタクト孔が開けられてビット線10が配設されてい
る。
具体的な製造工程例を説明すれば,まずフィールド絶
縁膜11が形成されたウェーハのp型ウェル12上に熱酸化
により第1ゲート絶縁膜2を形成し,この上に浮遊ゲー
ト形成のための第1層多結晶シリコン膜を堆積する。こ
の第1層多結晶シリコン膜に,行方向の浮遊ゲート分離
を行なうための溝を形成した後,第2ゲート絶縁膜5を
形成し,その上に制御ゲート形成のための第2層多結晶
シリコン膜を堆積する。これら2層の多結晶シリコン膜
を例えばレジストをマスクとして同じパターンにエッチ
ングして,自己整合された浮遊ゲート4と制御ゲート6
を形成する。次にこれら2層のゲートをマスクとしてソ
ース,ドレイン拡散層を形成する。このとき,NANDセル
を構成する二つのメモリトランジスタの間に第2図
(a)に破線で示したようにレジストマスク12を形成し
て,n型層が形成されない領域を作る。こうしてメモリト
ランジスタを形成した後,二つのメモリトランジスタの
間のn+型層がないチャネル領域上に熱酸化によりゲート
絶縁膜3を形成し,第3層多結晶シリコン膜を堆積して
これをパターニングすることにより,選択ゲート8を形
成する。最後に,全面をCVD絶縁膜9で覆い,これにコ
ンタクト孔を開けてAl膜によるビット線10を配設する。
ここで,選択ゲート8の部分は,第2図(b)に示さ
れるようにn+型層72,73をメモリトランジスタと共用し
てトランジスタを構成した状態としているが,このn+
層72,73は必ずしも設ける必要はない。このn型層72,73
がなくても,両メモリトランジスタのチャネル領域間の
接続状態を選択ゲート8により制御することができるか
らである。即ち,第2図(a)に破線で示したレジスト
12は,両メモリトランジスタ間に精密な位置合わせをも
って形成することは必要ないし,この間を完全に覆う状
態としても差支えない。
このように構成されたE2PROMの動作を,第3図〜第5
図を用いて説明する。メモリトランジスタは,ホット・
エレクトロン注入による書込み状態のしきい値が例えば
3V,消去状態のしきい値が−3Vとする。
第3図は,全面消去の動作時の各部の電圧関係であ
る。基板,p型ウェル,全ビット線におよびソース線SSに
高電圧20Vを印加し,他の端子は全てOVに保つ。これに
より,全メモリトランジスタにおいて浮遊ゲートから電
子が基板に放出され,しきい値が負の消去状態となる。
電子放出を基板側ではなく,制御ゲート側に行なう方法
も可能である。この場合は,上述の電位関係を逆にすれ
ばよい。また制御ゲートをOV,ドレインを20Vとして順次
に電子の放出を行なってもよい。
第4図は,NANDセルNC11内のメモリトランジスタM12
データ書込みを行なう場合の電位関係である。選択ビッ
ト線BL1に10V,選択されたNANDセルNC11内の選択された
メモリトランジスタM12につながる制御ゲート線CG2に10
V,選択されたNANDセルNC11内の他のメモリトランジスタ
M11につながる制御ゲート線CG1および選択ゲートS11
つながる選択ゲート線SG1には高電圧20Vを印加し,非選
択ビット線は5V,その他の端子はOVとする。このとき,
選択されたNANDセルNC11内でメモリトランジスタM11
よび選択ゲートS11は,3極管動作によりチャネルが導通
し,選択されたメモリトランジスタM12が5極管動作と
なって,ホット・エレクトロンが生成されてこれが浮遊
ゲートに注入され,しきい値が正の書込み状態となる。
選択されたNANDセルNC11と同じ行にあるNANDセルNC21
は,メモリトランジスタおよび選択ゲートがオンとなる
が全て3極管動作であり,書込みは行われないし,ビッ
ト線が5Vの中間電位であるから,誤消去も生じない。そ
れ以外のNANDセルNC12,NC22では全て選択ゲートがオフ
であるため,やはり書込みは生じない。
第5図は,NANDセルNC11内のメモリトランジスタM12
ついての選択読出し動作を示す電位関係である。選択ビ
ット線BL1に1V,選択されたメモリトランジスタの制御ゲ
ート線CG2をOVとし,選択されたNANDセルNC11内の他の
メモリトランジスタM11につながる制御ゲート線CG1およ
び選択ゲートS11につながる選択ゲート線SG1には5Vを印
加する。他の端子はOVとする。このとき,選択されたNA
NDセルNC11内でメモリトランジスタM11および選択ゲー
トS11がオンであり,選択されたメモリトランジスタM12
はその書込み状態(しきい値が3V),消去状態(しきい
値が−3V)に応じてオンまたはオフとなる。選択された
NANDセルと同じ行のNANDセルでは,選択ゲートがオンに
なるがビット線がOVであるため,電流は流れない。これ
ら以外のNANDセルでは選択ゲートがオフであり,やはり
電流は流れない。従って選択ビット線の電流の有無によ
り,“1"または“0"の判別ができる。
以上のようにこの実施例では,NANDセルを構成する二
つのメモリトランジスタの間に選択ゲートを設けてい
る。選択ゲート部は前述のように必ずしもソース,ドレ
イン拡散層が形成されたトランジスタを構成することは
必要ではなく,従って二つのメモリトランジスタ間のソ
ース,ドレイン拡散層を分離するためのマスクは高精度
の寸法や位置合わせを必要とせず,二つのメモリトラン
ジスタ間に本来ある小さいスペースを利用して選択ゲー
トを構成することができる。これにより,NANDセルとビ
ット線の間に特別に選択トランジスタを設ける構成や,
メモリトランジスタ自身をオフセット・ゲート構造とす
るものに比べて,メモリセルの微細化,高集積化が図ら
れる。
ちなみに,トンネル注入による書込み方式の場合に
は,選択ビット線に高電圧(例えば20V)を印加し,選
択されたメモリトランジスタの浮遊ゲートに電子を注入
するので,非選択のNANDセルでの書込みを防止するため
にはNANDセルとビット線の間に選択ゲートを設けること
が不可欠となる。本発明はホット・エレクトロン注入方
式であるため,NANDセル内の中間部に選択ゲートを設け
ることができるのである。
本発明は上記実施例に限られるものではない。例えば
実施例では,NANDセルを2個のメモリトランジスタで構
成したが,3個以上のメモリトランジスタにより構成した
場合にも同様に本発明を適用することができる。例えば
第6図は,3個のメモリトランジスタM1〜M3によりNANDセ
ルを構成した例で,メモリトランジスタM1とM2の間に選
択ゲートSを設けている。3個以上のメモリトランジス
タを用いた場合,内部のどこに選択ゲートを設けるかは
任意である。また実施例では,書込み状態と消去状態で
しきい値電圧が正,負に分れ,読出し電圧をOVとする場
合を説明したが,例えば消去状態のしきい値が正の場合
であってもこれがOVに近く,過消去により負になる虞れ
がある場合には,本発明は有効である。
その他本発明はその趣旨を逸脱しない範囲で種々変形
して実施することができる。
[発明の効果] 以上述べたように本発明によれば,ホット・エレクト
ロン注入型のNANDセル方式のE2PROMであって,メモリト
ランジスタ間の微細なスペースに選択ゲートを設けて高
集積化を図ったE2PROMを実現することができる。
【図面の簡単な説明】
第1図は,本発明の一実施例のE2PROMを示す等価回路
図,第2図(a)(b)(c)は,そのE2PROMの構造を
示す平面図とそのA−A′およびB−B′断面図,第3
図〜第5図はそのE2PROMの動作を説明するための図,第
6図は他の実施例のNANDセルを示す等価回路図である。 NC11,NC12,NC21,NC22……NANDセル,M11,M12,M21,M22
…メモリトランジスタ,S11,S12,S21,S22……選択ゲー
ト,BL1,BL2……ビット線,CG1,CG2,CG21,CG22……制御ゲ
ート線,SG1,SG2……選択ゲート線,SS……ソース線,11
…n型Si基板,12……p型ウェル,2……第1ゲート絶縁
膜,3……ゲート絶縁膜,4……浮遊ゲート(第1層多結晶
シリコン膜),5……第2ゲート絶縁膜,6……制御ゲート
(第2層多結晶シリコン膜),7……n+型拡散層,8……選
択ゲート(第3層多結晶シリコン膜),9……CVD絶縁膜,
10……ビット線,11……フィールド絶縁膜,12……レジス
ト。

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】浮遊ゲートと制御ゲートを有する複数のメ
    モリトランジスタでセルアレイを構成し,選択されたメ
    モリトランジスタの浮遊ゲートにホット・エレクトロン
    を注入することによりデータ書込みを行なう電気的書替
    え可能な不揮発性半導体記憶装置において,相隣接する
    直列接続されたメモリトランジスタ間に両メモリトラン
    ジスタ間の接続状態を制御する選択ゲートを設けたこと
    を特徴とする不揮発性半導体記憶装置。
  2. 【請求項2】浮遊ゲートと制御ゲートを有する複数のメ
    モリトランジスタでセルアレイを構成し,選択されたメ
    モリトランジスタの浮遊ゲートにホット・エレクトロン
    を注入することによりデータ書込みを行なう電気的書替
    え可能な不揮発性半導体記憶装置において,セルは第1
    層膜と第2層膜によりそれぞれ浮遊ゲートと制御ゲート
    が形成され,セル内の所定の相隣接するメモリトランジ
    スタの間にソース,ドレイン拡散層がない領域が設けら
    れ,この領域を覆い,相隣接するメモリトランジスタの
    制御ゲート上に一部またがる第3層膜による選択ゲート
    を有することを特徴とする不揮発性半導体記憶装置。
JP14176788A 1988-06-10 1988-06-10 不揮発性半導体記憶装置 Expired - Lifetime JP2667444B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14176788A JP2667444B2 (ja) 1988-06-10 1988-06-10 不揮発性半導体記憶装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14176788A JP2667444B2 (ja) 1988-06-10 1988-06-10 不揮発性半導体記憶装置

Publications (2)

Publication Number Publication Date
JPH021986A JPH021986A (ja) 1990-01-08
JP2667444B2 true JP2667444B2 (ja) 1997-10-27

Family

ID=15299702

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14176788A Expired - Lifetime JP2667444B2 (ja) 1988-06-10 1988-06-10 不揮発性半導体記憶装置

Country Status (1)

Country Link
JP (1) JP2667444B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4083975B2 (ja) * 2000-12-11 2008-04-30 株式会社ルネサステクノロジ 半導体装置
JP5657063B2 (ja) * 2013-07-01 2015-01-21 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置

Also Published As

Publication number Publication date
JPH021986A (ja) 1990-01-08

Similar Documents

Publication Publication Date Title
JP3192861B2 (ja) 不揮発性半導体記憶装置
JP3450467B2 (ja) 不揮発性半導体記憶装置及びその製造方法
KR100292361B1 (ko) 반도체불휘발성메모리의데이타기입방법
US6646924B1 (en) Non-volatile memory and operating method thereof
JPH03295097A (ja) 不揮発性半導体記憶装置
KR960016106B1 (ko) 비 휘발성 반도체 메모리 장치
JPH0388200A (ja) 不揮発性半導体メモリ装置
JPH08306810A (ja) 不揮発性記憶装置の製造方法
KR960016835B1 (ko) 반도체 비휘발성 메모리 디바이스
US7671399B2 (en) Semiconductor storage device
JPH1187660A (ja) 不揮発性半導体記憶装置
JPH027295A (ja) 不揮発性半導体メモリ装置
JP2804066B2 (ja) 不揮発性半導体メモリ装置
JP2582412B2 (ja) 不揮発性半導体記憶装置
JP2667444B2 (ja) 不揮発性半導体記憶装置
JP2724150B2 (ja) 不揮発性半導体メモリ装置
JPH04278297A (ja) 不揮発性半導体記憶装置
JPH0577189B2 (ja)
JP3210373B2 (ja) 不揮発性半導体記憶装置
JPH0373497A (ja) 不揮発性半導体メモリ装置
JP3228996B2 (ja) 不揮発性半導体記憶装置
JP3152756B2 (ja) 不揮発性半導体記憶装置
JPH03290960A (ja) 不揮発性半導体記憶装置
JP2809802B2 (ja) 不揮発性半導体記憶装置
US6853027B2 (en) Semiconductor nonvolatile memory with low programming voltage

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term