JP2666704B2 - データ選択回路 - Google Patents
データ選択回路Info
- Publication number
- JP2666704B2 JP2666704B2 JP30824193A JP30824193A JP2666704B2 JP 2666704 B2 JP2666704 B2 JP 2666704B2 JP 30824193 A JP30824193 A JP 30824193A JP 30824193 A JP30824193 A JP 30824193A JP 2666704 B2 JP2666704 B2 JP 2666704B2
- Authority
- JP
- Japan
- Prior art keywords
- selection signal
- circuit
- output
- selection
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はデータ選択回路におい
て、特にｎ種類（ｎは整数、以下省略）のデータを第１
のデータから、第ｎのデータまで順に選択し、その後第
１のデータにもどり、これを順次繰り返すデータ選択回
路に関する。
て、特にｎ種類（ｎは整数、以下省略）のデータを第１
のデータから、第ｎのデータまで順に選択し、その後第
１のデータにもどり、これを順次繰り返すデータ選択回
路に関する。
【０００２】
【従来の技術】従来のデータ選別回路は図４に示すよう
な構成を有している。その例では、第１のデータ入力
１、第２のデータ入力２、・・・第ｎのデータ入力３、
選択信号発生回路４、選択回路６、データ出力７から構
成されている。
な構成を有している。その例では、第１のデータ入力
１、第２のデータ入力２、・・・第ｎのデータ入力３、
選択信号発生回路４、選択回路６、データ出力７から構
成されている。
【０００３】選択信号発生回路４の詳細回路図を図５に
示す。この選択信号発生回路は切り換え信号入力２８、
ＮＯＲ回路２９、ＤＦＦ３０〜３３、第１の選択信号出
力３４、第２の選択信号出力３５、・・・第（ｎ−１）
の選択信号出力３６、第ｎの選択信号出力３７から構成
されており、切り換え信号入力２８により、各ＤＦＦ３
０〜３３のデータがシフトし、選択信号が第１の選択信
号から第ｎの選択信号まで順に指定されていく。
示す。この選択信号発生回路は切り換え信号入力２８、
ＮＯＲ回路２９、ＤＦＦ３０〜３３、第１の選択信号出
力３４、第２の選択信号出力３５、・・・第（ｎ−１）
の選択信号出力３６、第ｎの選択信号出力３７から構成
されており、切り換え信号入力２８により、各ＤＦＦ３
０〜３３のデータがシフトし、選択信号が第１の選択信
号から第ｎの選択信号まで順に指定されていく。
【０００４】第１の選択信号３４から第（ｎ−１）の選
択信号３６のいずれか１つが“１”であるとき、すなわ
ち第１〜第（ｎ−１）の選択信号が選択指定していると
きであり、この時ＮＯＲ回路２９に“０”が出力され、
ＤＦＦ３０から順に“０”が書き込まれる。
択信号３６のいずれか１つが“１”であるとき、すなわ
ち第１〜第（ｎ−１）の選択信号が選択指定していると
きであり、この時ＮＯＲ回路２９に“０”が出力され、
ＤＦＦ３０から順に“０”が書き込まれる。
【０００５】次に第１の選択信号３４から第（ｎ−１）
の選択信号３６が全て“０”であるとき、すなわち第ｎ
の選択信号が選択指定しているとき、ＮＯＲ回路２９に
“１”が出力され、次の切り換え信号入力２８により、
ＤＦＦ３０に“１”が書き込まれ、第１の選択信号が
“１”になる。これを繰り返すことにより、図６に示す
ような第１の選択信号から第ｎの選択信号が発生され
る。
の選択信号３６が全て“０”であるとき、すなわち第ｎ
の選択信号が選択指定しているとき、ＮＯＲ回路２９に
“１”が出力され、次の切り換え信号入力２８により、
ＤＦＦ３０に“１”が書き込まれ、第１の選択信号が
“１”になる。これを繰り返すことにより、図６に示す
ような第１の選択信号から第ｎの選択信号が発生され
る。
【０００６】選択回路６の詳細回路図を図７に示す。こ
の選択回路は第１〜第ｎのデータ入力１〜３、第１〜第
ｎの選択信号入力３８〜４０、スリーステイトバッファ
４１〜４９、データ出力７より構成されており、選択信
号発生回路４の第１の選択信号出力３４から第ｎの選択
信号出力３７に従い、スリーステイトバッファ４１〜４
９のうち選択指定されたスリーステイトバッファ部がデ
ータを出力し、それ以外のスリーステイトバッファはハ
イインピーダンス状態になり、図６に示す出力がデータ
出力７に出力される。
の選択回路は第１〜第ｎのデータ入力１〜３、第１〜第
ｎの選択信号入力３８〜４０、スリーステイトバッファ
４１〜４９、データ出力７より構成されており、選択信
号発生回路４の第１の選択信号出力３４から第ｎの選択
信号出力３７に従い、スリーステイトバッファ４１〜４
９のうち選択指定されたスリーステイトバッファ部がデ
ータを出力し、それ以外のスリーステイトバッファはハ
イインピーダンス状態になり、図６に示す出力がデータ
出力７に出力される。
【０００７】
【発明が解決しようとする課題】従来のデータ選択回路
では高速でデータを切り換えるには、現在選択指定して
いる選択信号が切り替わるのと同時に、次の選択信号が
切り替わらなければならない。しかし、選択信号発生回
路４と選択回路６間の各選択信号の配線が長くなると、
寄生容量や寄生抵抗により、図８に示すように選択信号
が重複したり、選択信号が選択されない時間が生じたり
する。
では高速でデータを切り換えるには、現在選択指定して
いる選択信号が切り替わるのと同時に、次の選択信号が
切り替わらなければならない。しかし、選択信号発生回
路４と選択回路６間の各選択信号の配線が長くなると、
寄生容量や寄生抵抗により、図８に示すように選択信号
が重複したり、選択信号が選択されない時間が生じたり
する。
【０００８】この時、選択回路６に図７のスリーステイ
トバッファを用いた回路を使用していると、選択信号が
重なった時に、２種類のデータが選択され出力がショー
トしてしまう。また、スリーステイトバッファを用いて
いなくてもデータ出力が不定になる部分が生じ、動作速
度が早くなると、安定にデータを選択できなくなるとい
う問題点があった。
トバッファを用いた回路を使用していると、選択信号が
重なった時に、２種類のデータが選択され出力がショー
トしてしまう。また、スリーステイトバッファを用いて
いなくてもデータ出力が不定になる部分が生じ、動作速
度が早くなると、安定にデータを選択できなくなるとい
う問題点があった。
【０００９】
【課題を解決するための手段】本発明のデータ選択回路
は、ｎ種類のデータを選択指定するための選択信号を発
生する選択信号発生回路と、選択信号発生回路からの現
在の選択指定をする選択信号と次の選択指定をする選択
信号の発生に応じて、次の選択信号が出力されるか或い
は現在の選択信号および次の選択信号が同時に出力され
たとき、現在の選択信号の出力を止めて次の選択信号を
出力し選択信号の重複を禁止する選択信号重複禁止回路
と、第１〜ｎの選択信号に従いｎ種類のデータを選択し
て出力する選択回路とを備えている。
は、ｎ種類のデータを選択指定するための選択信号を発
生する選択信号発生回路と、選択信号発生回路からの現
在の選択指定をする選択信号と次の選択指定をする選択
信号の発生に応じて、次の選択信号が出力されるか或い
は現在の選択信号および次の選択信号が同時に出力され
たとき、現在の選択信号の出力を止めて次の選択信号を
出力し選択信号の重複を禁止する選択信号重複禁止回路
と、第１〜ｎの選択信号に従いｎ種類のデータを選択し
て出力する選択回路とを備えている。
【００１０】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【００１１】図１は本発明の一実施例のデータ選別回路
である。この回路は第１のデータ入力１、第２のデータ
入力２、・・・第ｎのデータ入力３、選択信号発生回路
４、選択信号重複禁止回路５、選択回路６、データ出力
７から構成されている。
である。この回路は第１のデータ入力１、第２のデータ
入力２、・・・第ｎのデータ入力３、選択信号発生回路
４、選択信号重複禁止回路５、選択回路６、データ出力
７から構成されている。
【００１２】選択信号発生回路４の詳細回路図を図５に
示す。この選択信号発生回路は切り換え信号入力２８、
ＮＯＲ回路２９、ＤＦＦ３０〜３３、第１の選択信号出
力３４、第２の選択信号出力３５、・・・第（ｎ−１）
の選択信号出力３６、第ｎの選択信号出力３７から構成
しており、切り換え信号入力２８により、各ＤＦＦ３０
〜３３のデータがシフトし、選択信号が変化する。
示す。この選択信号発生回路は切り換え信号入力２８、
ＮＯＲ回路２９、ＤＦＦ３０〜３３、第１の選択信号出
力３４、第２の選択信号出力３５、・・・第（ｎ−１）
の選択信号出力３６、第ｎの選択信号出力３７から構成
しており、切り換え信号入力２８により、各ＤＦＦ３０
〜３３のデータがシフトし、選択信号が変化する。
【００１３】第１の選択信号３４から第（ｎ−１）の選
択信号３６のいずれか１つが“１”であるとき、すなわ
ち第１〜第（ｎ−１）の選択信号が選択指定していると
きであり、この時ＮＯＲ回路２９に“０”が出力され、
ＤＦＦ３０から順に“０”が書き込まれる。
択信号３６のいずれか１つが“１”であるとき、すなわ
ち第１〜第（ｎ−１）の選択信号が選択指定していると
きであり、この時ＮＯＲ回路２９に“０”が出力され、
ＤＦＦ３０から順に“０”が書き込まれる。
【００１４】次に第１の選択信号３４から第（ｎ−１）
の選択信号３６が全て“０”であるとき、すなわち第ｎ
の選択信号が選択指定しているとき、ＮＯＲ回路２９に
“１”が出力され、次の切り換え信号入力２８により、
ＤＦＦ３０に“１”が書き込まれ、第１の選択信号が
“１”になる。これを繰り返すことにより、図６に示す
第１の選択信号から第ｎの選択信号が発生される。
の選択信号３６が全て“０”であるとき、すなわち第ｎ
の選択信号が選択指定しているとき、ＮＯＲ回路２９に
“１”が出力され、次の切り換え信号入力２８により、
ＤＦＦ３０に“１”が書き込まれ、第１の選択信号が
“１”になる。これを繰り返すことにより、図６に示す
第１の選択信号から第ｎの選択信号が発生される。
【００１５】選択信号重複禁止回路５の詳細回路図を図
２に示す。この回路は第１〜第ｎの選択信号入力８〜１
２、ＮＡＮＤ回路１３〜１７、ＡＮＤ回路１８〜２２、
第１〜第ｎの選択信号出力２３〜２７より構成されてい
る。
２に示す。この回路は第１〜第ｎの選択信号入力８〜１
２、ＮＡＮＤ回路１３〜１７、ＡＮＤ回路１８〜２２、
第１〜第ｎの選択信号出力２３〜２７より構成されてい
る。
【００１６】ＮＡＮＤ回路１３は第１の選択信号入力８
と第２の選択信号入力９が重複して発生したとき、次に
選択指定する信号の出力を優先するために、第１の選択
信号の出力をＡＮＤ回路１８にて禁止する。同様にＮＡ
ＮＤ回路１４は第２の選択信号入力９と第３の選択信号
入力１０が重複して発生したとき、次に選択指定する信
号の出力を優先するために、第２の選択信号の出力をＡ
ＮＤ回路１９にて禁止する。これを第（ｎ−１）の選択
信号出力２６まで繰り返す。
と第２の選択信号入力９が重複して発生したとき、次に
選択指定する信号の出力を優先するために、第１の選択
信号の出力をＡＮＤ回路１８にて禁止する。同様にＮＡ
ＮＤ回路１４は第２の選択信号入力９と第３の選択信号
入力１０が重複して発生したとき、次に選択指定する信
号の出力を優先するために、第２の選択信号の出力をＡ
ＮＤ回路１９にて禁止する。これを第（ｎ−１）の選択
信号出力２６まで繰り返す。
【００１７】最後にＮＡＮＤ回路１７は第ｎの選択信号
入力１２と第１の選択信号入力８が重複して発生したと
き、次に選択指定する信号の出力を優先するために、第
ｎの選択信号の出力をＡＮＤ回路２２にて禁止する。
入力１２と第１の選択信号入力８が重複して発生したと
き、次に選択指定する信号の出力を優先するために、第
ｎの選択信号の出力をＡＮＤ回路２２にて禁止する。
【００１８】このようにして、常に現在選択指定してい
る選択信号と、次に選択指定する選択信号に応じて、次
に選択する選択信号が出力されるか、あるいは同時に選
択信号が出力されたとき、現在の選択信号を止め、次の
選択信号を出力するようにして重複を禁止している。
る選択信号と、次に選択指定する選択信号に応じて、次
に選択する選択信号が出力されるか、あるいは同時に選
択信号が出力されたとき、現在の選択信号を止め、次の
選択信号を出力するようにして重複を禁止している。
【００１９】選択回路６の詳細回路図を図７に示す。こ
の選択回路は第１〜第ｎのデータ入力１〜３、第１〜第
ｎの選択信号入力３８〜４０、スリーステイトバッファ
４１〜４９、データ出力７より構成されており、選択信
号発生回路４の第１の選択信号出力３４から第ｎの選択
信号出力３７に従い、スリーステイトバッファ４１〜４
９のうち選択指定されたスリーステイトバッファ部がデ
ータを出力し、それ以外のスリーステイトバッファはハ
イインピーダンス状態になり、図８に示す本発明の出力
がデータ出力７に出力され、出力がショートしたり、不
定にならない。
の選択回路は第１〜第ｎのデータ入力１〜３、第１〜第
ｎの選択信号入力３８〜４０、スリーステイトバッファ
４１〜４９、データ出力７より構成されており、選択信
号発生回路４の第１の選択信号出力３４から第ｎの選択
信号出力３７に従い、スリーステイトバッファ４１〜４
９のうち選択指定されたスリーステイトバッファ部がデ
ータを出力し、それ以外のスリーステイトバッファはハ
イインピーダンス状態になり、図８に示す本発明の出力
がデータ出力７に出力され、出力がショートしたり、不
定にならない。
【００２０】次に３種類のデータを選択するデータ選択
回路について説明する。図３は、３種類のデータを選択
するときの選択信号発生回路図であり、その他の回路は
第１の実施例と同一なので省略する。第１〜第３の選択
信号入力８〜１０、ＮＡＮＤ回路１３〜１５、ＡＮＤ回
路１８〜２０、第１〜第ｎの選択信号出力２３〜２５よ
り構成されている。
回路について説明する。図３は、３種類のデータを選択
するときの選択信号発生回路図であり、その他の回路は
第１の実施例と同一なので省略する。第１〜第３の選択
信号入力８〜１０、ＮＡＮＤ回路１３〜１５、ＡＮＤ回
路１８〜２０、第１〜第ｎの選択信号出力２３〜２５よ
り構成されている。
【００２１】ＮＡＮＤ回路１３は第１の選択信号入力８
と第２の選択信号入力９が重複して発生したとき、次に
選択指定する信号の出力を優先するために、第１の選択
信号の出力をＡＮＤ回路１８にて禁止する。
と第２の選択信号入力９が重複して発生したとき、次に
選択指定する信号の出力を優先するために、第１の選択
信号の出力をＡＮＤ回路１８にて禁止する。
【００２２】同様にＮＡＮＤ回路１４は第２の選択信号
入力９と第３の選択信号入力１０が重複して発生したと
き、次に選択指定する信号の出力を優先するために、第
２の選択信号の出力をＡＮＤ回路１９にて禁止する。
入力９と第３の選択信号入力１０が重複して発生したと
き、次に選択指定する信号の出力を優先するために、第
２の選択信号の出力をＡＮＤ回路１９にて禁止する。
【００２３】次にＮＡＮＤ回路１５は第３の選択信号入
力１０と第１の選択信号入力８が重複して発生したと
き、次に選択指定する信号の出力を優先するために、第
３の選択信号の出力をＡＮＤ回路２２にて禁止する。
力１０と第１の選択信号入力８が重複して発生したと
き、次に選択指定する信号の出力を優先するために、第
３の選択信号の出力をＡＮＤ回路２２にて禁止する。
【００２４】これにより、常に現在選択指定している選
択信号と、次に選択指定する選択信号に応じて、次に選
択する選択信号が出力されるか、あるいは同時に選択信
号が出力されたとき、現在の選択信号を止め、次の選択
信号を出力する。
択信号と、次に選択指定する選択信号に応じて、次に選
択する選択信号が出力されるか、あるいは同時に選択信
号が出力されたとき、現在の選択信号を止め、次の選択
信号を出力する。
【００２５】また、３種類のデータを選択するときは選
択回路６にスリーステイトバッファを用いた図７の回路
を使用していても、電源投入時の選択信号発生回路４が
正常動作するまでの間に生じる、第１〜３の選択信号入
力の三信号全てが重複したときに、全ての選択信号が禁
止することができるため、電源投入時も、スリーステイ
トバッファ４１〜４９の出力がショートしないという利
点を有する。
択回路６にスリーステイトバッファを用いた図７の回路
を使用していても、電源投入時の選択信号発生回路４が
正常動作するまでの間に生じる、第１〜３の選択信号入
力の三信号全てが重複したときに、全ての選択信号が禁
止することができるため、電源投入時も、スリーステイ
トバッファ４１〜４９の出力がショートしないという利
点を有する。
【００２６】以上説明してきたように本発明は、データ
選択回路において、常に現在選択指定している選択信号
と次に選択指定する選択信号に応じて、次に選択する選
択信号が出力されるか、あるいは同時に選択信号が出力
されたとき、現在の選択信号を止め、次の選択信号を出
力し、重複を禁止する選択信号重複禁止回路を選択回路
の周辺に備えることにより、選択回路にスリーステイト
バッファを用いていても、選択データが重複して出力が
ショートすることなく、データ出力が安定に、かつ高速
に動作可能となるという利点がある。
選択回路において、常に現在選択指定している選択信号
と次に選択指定する選択信号に応じて、次に選択する選
択信号が出力されるか、あるいは同時に選択信号が出力
されたとき、現在の選択信号を止め、次の選択信号を出
力し、重複を禁止する選択信号重複禁止回路を選択回路
の周辺に備えることにより、選択回路にスリーステイト
バッファを用いていても、選択データが重複して出力が
ショートすることなく、データ出力が安定に、かつ高速
に動作可能となるという利点がある。
【図１】本発明の一実施例のブロック図。
【図２】図１の回路５の回路図。
【図３】図２で３入力時のときの回路図。
【図４】従来例のブロック図。
【図５】図１，図４の回路４の回路図。
【図６】図４の動作波形図。
【図７】図１，図４の回路６の回路図。
【図８】従来例の動作波形図。
１３〜１７ ＮＡＮＤゲート １８〜２２ ＡＮＤゲート
Claims (2)
- 【請求項１】ｎ種類（ｎは整数）のデータを第１のデー
タから第ｎのデータまで順に選択し、その後第１のデー
タにもどり、これを順次繰り返すデータ選択回路におい
て、前記ｎ種類のデータを選択指定するための選択信号
を発生する選択信号発生回路と、前記選択信号発生回路
からの現在の選択指定をする選択信号と次の選択指定を
する選択信号の発生に応じて、次の選択信号が出力され
るか或いは現在の選択信号および前記次の選択信号が同
時に出力されたとき、前記現在の選択信号の出力を止め
て前記次の選択信号を出力し前記選択信号の重複を禁止
する選択信号重複禁止回路と、前記第１〜ｎの選択信号
に従い前記ｎ種類のデータを選択して出力する選択回路
とを有することを特徴とするデータ選択回路。 - 【請求項２】 請求項１記載のデータ選択回路におい
て、前記選択信号重複禁止回路は、第１の選択信号と第
２の選択信号を第１のＮＡＮＤ回路に入力し、前記第１
の選択信号と前記第１のＮＡＮＤ回路の出力を第１のＡ
ＮＤ回路に入力し、前記第１のＡＮＤ回路の出力を第１
の選択信号出力とし、第２の選択信号と第３の選択信号
を第２のＮＡＮＤ回路に入力し、前記第２の選択信号と
前記第２のＮＡＮＤ回路の出力を第２のＡＮＤ回路に入
力し、前記第２のＡＮＤ回路の出力を第２の選択信号出
力とし、これを順次繰り返して、第（ｎ−１）の選択信
号出力まで出力し、次に、第ｎの選択信号と第１の選択
信号を第ｎのＮＡＮＤ回路に入力し、前記第ｎの選択信
号と前記第ｎのＮＡＮＤ回路の出力を第ｎのＡＮＤ回路
に入力し、前記第ｎのＡＮＤ回路の出力を第ｎの選択信
号出力とすることを特徴とするデータ選択回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30824193A JP2666704B2 (ja) | 1993-12-08 | 1993-12-08 | データ選択回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30824193A JP2666704B2 (ja) | 1993-12-08 | 1993-12-08 | データ選択回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07162317A JPH07162317A (ja) | 1995-06-23 |
| JP2666704B2 true JP2666704B2 (ja) | 1997-10-22 |
Family
ID=17978642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30824193A Expired - Fee Related JP2666704B2 (ja) | 1993-12-08 | 1993-12-08 | データ選択回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2666704B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4412788B2 (ja) * | 2000-01-24 | 2010-02-10 | 株式会社ルネサステクノロジ | パラレル−シリアル変換回路 |
| JP2003069399A (ja) * | 2001-08-23 | 2003-03-07 | Hitachi Ltd | 半導体集積回路 |
-
1993
- 1993-12-08 JP JP30824193A patent/JP2666704B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07162317A (ja) | 1995-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3478033B2 (ja) | フリップフロップ回路 | |
| EP0797210B1 (en) | Output buffer circuit | |
| JP2666704B2 (ja) | データ選択回路 | |
| JP2805466B2 (ja) | メモリのアドレス遷移検出回路 | |
| US20050285636A1 (en) | Clock switching circuit | |
| KR100329320B1 (ko) | 디지털신호전송회로 | |
| JPH0823267A (ja) | 入出力バッファ | |
| JP3576711B2 (ja) | ３相ブラシレスモータの駆動回路 | |
| JPH05335928A (ja) | 集積回路用信号線パルス向上回路 | |
| EP0777328A2 (en) | Bus driver failure detection systems | |
| EP0773627A1 (en) | Flip-flop circuit | |
| JPH03222518A (ja) | 集積回路装置 | |
| EP0460775A2 (en) | A circuit for providing a pulsed output signal from three binary input signals | |
| JP2592522B2 (ja) | Ｐｎ符号の位相変調回路 | |
| JP3036476B2 (ja) | 半導体集積回路装置 | |
| US20020184468A1 (en) | High speed address sequencer | |
| JPH04105412A (ja) | フリップフロップ | |
| US5675774A (en) | Circuit element on a single ended interconnection for generating a logical output finish/clock signal when detecting a state change to logical "1 or 0". | |
| JP3116706B2 (ja) | トリガ入力回路 | |
| JPS58154925A (ja) | Ｄ／ａ変換器 | |
| JP2960192B2 (ja) | 液晶表示装置 | |
| KR20010079511A (ko) | 제 1의 디지털 신호의 에지와 제 2의 디지털 신호의 에지사이의 시간차를 검출하는 회로 | |
| JPH02125356A (ja) | 双方向性バッファ回路 | |
| EP1071215A1 (en) | Input stage with dynamic hysteresis | |
| JP2679471B2 (ja) | クロック切替回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970527 |
|
| LAPS | Cancellation because of no payment of annual fees |