JP2663884B2 - 出力バッファ回路 - Google Patents
出力バッファ回路Info
- Publication number
- JP2663884B2 JP2663884B2 JP6276188A JP27618894A JP2663884B2 JP 2663884 B2 JP2663884 B2 JP 2663884B2 JP 6276188 A JP6276188 A JP 6276188A JP 27618894 A JP27618894 A JP 27618894A JP 2663884 B2 JP2663884 B2 JP 2663884B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- fet
- type fet
- buffer circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、伝送線路上の信号の反
射による電圧の上昇で論理値が反転するのを防止するた
めの出力バッファ回路に関する。
射による電圧の上昇で論理値が反転するのを防止するた
めの出力バッファ回路に関する。
【０００２】
【従来の技術】伝送線路の終端に設置する終端回路が特
公平２−１９６５２８に示されている。この公報に示さ
れた技術は、抵抗素子のかわりにＭＯＳトランジスタを
使用して、ＭＯＳトランジスタのオン抵抗で終端し、伝
送線路とのインピーダンスマッチングをとり反射を低減
しようとするものである。
公平２−１９６５２８に示されている。この公報に示さ
れた技術は、抵抗素子のかわりにＭＯＳトランジスタを
使用して、ＭＯＳトランジスタのオン抵抗で終端し、伝
送線路とのインピーダンスマッチングをとり反射を低減
しようとするものである。
【０００３】
【発明が解決しようとする課題】この一例では、終端回
路側に４個のトランジスタを必要とする装置を通常の装
置の他に設けなければならない欠点がある。さらに高周
波になればなる程、その消費電力も大きなものが必要と
される。
路側に４個のトランジスタを必要とする装置を通常の装
置の他に設けなければならない欠点がある。さらに高周
波になればなる程、その消費電力も大きなものが必要と
される。
【０００４】本発明の目的は、伝送線路上の信号の反射
による電圧の上昇で論理値が反射するいわゆるオーバシ
ュートを防止するようにした出力バッファ回路を提供す
ることにある。
による電圧の上昇で論理値が反射するいわゆるオーバシ
ュートを防止するようにした出力バッファ回路を提供す
ることにある。
【０００５】本発明の他の目的は、現在の終端回路側を
そのままの構成にしながらオーバシュートを防止するよ
うにした出力バッファ回路を提供することにある。
そのままの構成にしながらオーバシュートを防止するよ
うにした出力バッファ回路を提供することにある。
【０００６】本発明の他の目的は、消費電力を節減しつ
つオーバシュートを防止するようにした出力バッファ回
路を提供することにある。
つオーバシュートを防止するようにした出力バッファ回
路を提供することにある。
【０００７】
【課題を解決するための手段】本発明の第１の出力バッ
ファ回路は、入力端子にそれぞれのゲート端子を共通に
接続し出力端子にそれぞれのドレイン端子を共通に接続
したＰＭＯＳ型ＦＥＴおよびＮＯＭＳ型ＦＥＴを備え、
前記出力端子に負の電圧が与えられたとき前記ＰＭＯＳ
型ＦＥＴおよび前記ＮＭＯＳ型ＦＥＴに電流を流れにく
くする高抵抗素子を前記ＮＭＯＳ型ＦＥＴに接続したこ
とを特徴とする。
ファ回路は、入力端子にそれぞれのゲート端子を共通に
接続し出力端子にそれぞれのドレイン端子を共通に接続
したＰＭＯＳ型ＦＥＴおよびＮＯＭＳ型ＦＥＴを備え、
前記出力端子に負の電圧が与えられたとき前記ＰＭＯＳ
型ＦＥＴおよび前記ＮＭＯＳ型ＦＥＴに電流を流れにく
くする高抵抗素子を前記ＮＭＯＳ型ＦＥＴに接続したこ
とを特徴とする。
【０００８】本発明の第２の出力バッファ回路は、入力
端子にゲート端子を接続し出力端子にドレイン端子を接
続したＰＭＯＳ型ＦＥＴと、前記入力端子にゲート端子
を接続し前記出力端子にドレイン端子を接続したＮＭＯ
Ｓ型ＦＥＴと、前記出力端子に基板電極を接続しゲート
端子に負の電圧を受けるエンハンスメントＰＭＯＳ型Ｆ
ＥＴとを含むことを特徴とする。
端子にゲート端子を接続し出力端子にドレイン端子を接
続したＰＭＯＳ型ＦＥＴと、前記入力端子にゲート端子
を接続し前記出力端子にドレイン端子を接続したＮＭＯ
Ｓ型ＦＥＴと、前記出力端子に基板電極を接続しゲート
端子に負の電圧を受けるエンハンスメントＰＭＯＳ型Ｆ
ＥＴとを含むことを特徴とする。
【０００９】本発明の第３の出力バッファ回路は、入力
端子にゲート端子を接続し出力端子にドレイン端子を接
続したＰＭＯＳ型ＦＥＴと、前記入力端子にゲート端子
を接続し前記出力端子にドレイン端子を接続したＮＭＯ
Ｓ型ＦＥＴと、前記出力端子に基板電極を接続しゲート
端子に正の電圧を受けるディプレッションＰＭＯＳ型Ｆ
ＥＴとを含むことを特徴とする。
端子にゲート端子を接続し出力端子にドレイン端子を接
続したＰＭＯＳ型ＦＥＴと、前記入力端子にゲート端子
を接続し前記出力端子にドレイン端子を接続したＮＭＯ
Ｓ型ＦＥＴと、前記出力端子に基板電極を接続しゲート
端子に正の電圧を受けるディプレッションＰＭＯＳ型Ｆ
ＥＴとを含むことを特徴とする。
【００１０】本発明の第４の出力バッファ回路は、入力
端子にゲート端子を接続し出力端子にドレイン端子を接
続したＰＭＯＳ型ＦＥＴと、前記入力端子にゲート端子
を接続し前記出力端子にドレイン端子を接続したＮＭＯ
Ｓ型ＦＥＴと、前記出力端子にゲート端子を接続し基板
電極に負の電圧を受けるエンハンスメントＮＭＯＳ型Ｆ
ＥＴとを含むことを特徴とする。
端子にゲート端子を接続し出力端子にドレイン端子を接
続したＰＭＯＳ型ＦＥＴと、前記入力端子にゲート端子
を接続し前記出力端子にドレイン端子を接続したＮＭＯ
Ｓ型ＦＥＴと、前記出力端子にゲート端子を接続し基板
電極に負の電圧を受けるエンハンスメントＮＭＯＳ型Ｆ
ＥＴとを含むことを特徴とする。
【００１１】本発明の第５の出力バッファ回路は、入力
端子にゲート端子を接続し出力端子にドレイン端子を接
続したＰＭＯＳ型ＦＥＴと、前記入力端子にゲート端子
を接続し前記出力端子にドレイン端子を接続したＮＭＯ
Ｓ型ＦＥＴと、前記出力端子にゲート端子を接続し基板
電極に正の電圧を受けるディプレッションＮＭＯＳ型Ｆ
ＥＴとを含むことを特徴とする。
端子にゲート端子を接続し出力端子にドレイン端子を接
続したＰＭＯＳ型ＦＥＴと、前記入力端子にゲート端子
を接続し前記出力端子にドレイン端子を接続したＮＭＯ
Ｓ型ＦＥＴと、前記出力端子にゲート端子を接続し基板
電極に正の電圧を受けるディプレッションＮＭＯＳ型Ｆ
ＥＴとを含むことを特徴とする。
【００１２】
【実施例】次に本発明の一実施例について図面を参照し
て詳細に説明する。
て詳細に説明する。
【００１３】図１を参照すると、本発明の第１の実施例
は、電源端子ＶＤＤにソース端子および基板電極端子を
接続し、ＣＭＯＳ型ＦＥＴ出力バッファ回路の入力端子
１０１にゲート端子を接続した第１のエンハンスメント
ＰＭＯＳ型ＦＥＴ１，このＦＥＴ１のドレイン端子にド
レイン端子を接続し入力端子１０１にゲート端子を接続
し基板電極にグランドレベルの電位を与えたエンハンス
メントＮＭＯＳ型ＦＥＴ２，このＦＥＴ２のソース端子
にソース端子を接続し入力端子１０３にゲート端子を接
続しグランドレベルの電位をドレイン端子に与える第２
のエンハンスメントＰＭＯＳ型ＦＥＴ３，およびこの第
２のエンハンスメントＰＭＯＳ型ＦＥＴ３の基板電極に
接続されるとともに、第１のエンハンスメントＰＭＯＳ
型ＦＥＴ１のドレイン端子とエンハンスメントＮＭＯＳ
型ＦＥＴ２のドレイン端子との接続線に接続されたＣＭ
ＯＳ型ＦＥＴ出力バッファ回路の出力端子１０２を含
む。
は、電源端子ＶＤＤにソース端子および基板電極端子を
接続し、ＣＭＯＳ型ＦＥＴ出力バッファ回路の入力端子
１０１にゲート端子を接続した第１のエンハンスメント
ＰＭＯＳ型ＦＥＴ１，このＦＥＴ１のドレイン端子にド
レイン端子を接続し入力端子１０１にゲート端子を接続
し基板電極にグランドレベルの電位を与えたエンハンス
メントＮＭＯＳ型ＦＥＴ２，このＦＥＴ２のソース端子
にソース端子を接続し入力端子１０３にゲート端子を接
続しグランドレベルの電位をドレイン端子に与える第２
のエンハンスメントＰＭＯＳ型ＦＥＴ３，およびこの第
２のエンハンスメントＰＭＯＳ型ＦＥＴ３の基板電極に
接続されるとともに、第１のエンハンスメントＰＭＯＳ
型ＦＥＴ１のドレイン端子とエンハンスメントＮＭＯＳ
型ＦＥＴ２のドレイン端子との接続線に接続されたＣＭ
ＯＳ型ＦＥＴ出力バッファ回路の出力端子１０２を含
む。
【００１４】次に本発明の第１の実施例の動作について
図面を参照して詳細に説明する。
図面を参照して詳細に説明する。
【００１５】図１および図２を参照すると、本発明の第
１の実施例の入力端子１０３にグランドレベルよりも第
２のエンハンスメントＰＭＯＳ型ＦＥＴ３のスレッショ
ルド電圧程度低い負の電圧を与えることにより出力端子
１０２の電圧がグランドレベルよりも高い電圧のときに
は、第２のエンハンスメントＰＭＯＳ型ＦＥＴ３が常に
オン状態となる。一方、出力端子１０２の電圧がグラン
ドレベルよりも低い電圧のときには、オフ状態になる。
１の実施例の入力端子１０３にグランドレベルよりも第
２のエンハンスメントＰＭＯＳ型ＦＥＴ３のスレッショ
ルド電圧程度低い負の電圧を与えることにより出力端子
１０２の電圧がグランドレベルよりも高い電圧のときに
は、第２のエンハンスメントＰＭＯＳ型ＦＥＴ３が常に
オン状態となる。一方、出力端子１０２の電圧がグラン
ドレベルよりも低い電圧のときには、オフ状態になる。
【００１６】入力端子１０１へのローレベル信号の入力
に応答して、第１および第２のエンハンスメントＰＭＯ
Ｓ型ＦＥＴ１および３はオン状態，エンハンスメントＮ
ＭＯＳ型ＦＥＴ２はオフ状態になり出力端子１０２には
ハイレベルの信号が出力される。
に応答して、第１および第２のエンハンスメントＰＭＯ
Ｓ型ＦＥＴ１および３はオン状態，エンハンスメントＮ
ＭＯＳ型ＦＥＴ２はオフ状態になり出力端子１０２には
ハイレベルの信号が出力される。
【００１７】出力端子１０２は伝送線路（図示せず）に
接続されている。このため、伝送線路の受端側からの反
射信号により負の電圧が与えられたとしても、第２のエ
ンハンスメントＰＭＯＳ型ＦＥＴ３がオフ状態になり出
力端子１０２に流れ込む電流が流れにくくなる。従って
出力電圧・電流特性は図２のようになり受端側へさらに
反射する反射波での受端側の論理値の反転というオーバ
シュートは小さくなる。
接続されている。このため、伝送線路の受端側からの反
射信号により負の電圧が与えられたとしても、第２のエ
ンハンスメントＰＭＯＳ型ＦＥＴ３がオフ状態になり出
力端子１０２に流れ込む電流が流れにくくなる。従って
出力電圧・電流特性は図２のようになり受端側へさらに
反射する反射波での受端側の論理値の反転というオーバ
シュートは小さくなる。
【００１８】次に本発明の第２の実施例について図３を
参照して詳細に説明する。
参照して詳細に説明する。
【００１９】図３を参照すると、本発明の第２の実施例
の特徴は、第１の実施例の第２のエンハンスメントＰＭ
ＯＳ型ＦＥＴ３の代りに、ディプレッションＰＭＯＳ型
ＦＥＴ４を接続して、このＦＥＴ４の入力端子１０３に
正の電圧が与えられることにある。
の特徴は、第１の実施例の第２のエンハンスメントＰＭ
ＯＳ型ＦＥＴ３の代りに、ディプレッションＰＭＯＳ型
ＦＥＴ４を接続して、このＦＥＴ４の入力端子１０３に
正の電圧が与えられることにある。
【００２０】すなわち、本発明の第２の実施例は、電源
端子ＶＤＤにソース端子および基板電極端子を接続し、
ＣＭＯＳ型ＦＥＴ出力バッファ回路の入力端子１０１に
ゲート端子を接続したエンハンスメントＰＭＯＳ型ＦＥ
Ｔ１，このＦＥＴ１のドレイ端子にドレイン端子を接続
し入力端子１０１にゲート端子を接続し、基板電極にグ
ランドレベルの電位を供給したエンハンスメントＮＭＯ
Ｓ型ＦＥＴ２，このＦＥＴ２のソース端子および入力端
子１０３に接続しグランドレベルの電位を与えるディプ
レッションＰＭＯＳ型ＦＥＴ４，およびこのディプレッ
ションＰＭＯＳ型ＦＥＴ４およびエンハンスメントＰＭ
ＯＳ型ＦＥＴ１のドレイン端子とエンハンスメントＮＭ
ＯＳ型ＦＥＴ１のドレイン端子との接続線に接続された
ＣＭＯＳ型ＦＥＴ出力バッファ回路の出力端子１０２を
含む。
端子ＶＤＤにソース端子および基板電極端子を接続し、
ＣＭＯＳ型ＦＥＴ出力バッファ回路の入力端子１０１に
ゲート端子を接続したエンハンスメントＰＭＯＳ型ＦＥ
Ｔ１，このＦＥＴ１のドレイ端子にドレイン端子を接続
し入力端子１０１にゲート端子を接続し、基板電極にグ
ランドレベルの電位を供給したエンハンスメントＮＭＯ
Ｓ型ＦＥＴ２，このＦＥＴ２のソース端子および入力端
子１０３に接続しグランドレベルの電位を与えるディプ
レッションＰＭＯＳ型ＦＥＴ４，およびこのディプレッ
ションＰＭＯＳ型ＦＥＴ４およびエンハンスメントＰＭ
ＯＳ型ＦＥＴ１のドレイン端子とエンハンスメントＮＭ
ＯＳ型ＦＥＴ１のドレイン端子との接続線に接続された
ＣＭＯＳ型ＦＥＴ出力バッファ回路の出力端子１０２を
含む。
【００２１】次に本発明の第３の実施例について図面を
参照して詳細に説明する。
参照して詳細に説明する。
【００２２】図４を参照すると、本発明の第３の実施例
の特徴は、第１の実施例におけるエンハンスメントＰＭ
ＯＳ型ＦＥＴ３の代りに、第２のエンハンスメントＮＭ
ＯＳ型ＦＥＴ５を接続し，入力端子１０３にはこのＦＥ
Ｔ５の基板電極への入力端子としゲート電極を出力端子
１０２に接続していることにある。
の特徴は、第１の実施例におけるエンハンスメントＰＭ
ＯＳ型ＦＥＴ３の代りに、第２のエンハンスメントＮＭ
ＯＳ型ＦＥＴ５を接続し，入力端子１０３にはこのＦＥ
Ｔ５の基板電極への入力端子としゲート電極を出力端子
１０２に接続していることにある。
【００２３】すなわち、本発明の第３の実施例は、電源
端子ＶＤＤにソース端子および基板電極端子を接続し、
ＣＭＯＳ型ＦＥＴ出力バッファ回路の入力端子１０１に
ゲート端子を接続したエンハンスメントＰＭＯＳ型ＦＥ
Ｔ１，このＦＥＴ１のドレイン端子にドレイン端子を接
続し入力端子１０１にゲート端子を接続し基板電極にグ
ランドレベルの電位を供給した第１のエンハンスメント
ＮＭＯＳ型ＦＥＴ２，このＦＥＴ２のソース端子にドレ
イン端子を接続し入力端子１０３を基板電極に接続する
とともにソース端子にグランドレベルの電位を供給する
第２のエンハンスメントＮＭＯＳ型ＦＥＴ５，およびこ
のＦＥＴ５のゲート端子およびエンハンスメントＰＭＯ
Ｓ型ＦＥＴ１のドレイン端子とエンハンス型ＮＭＯＳ型
ＦＥＴ２のドレイン端子との接続線に接続されたＣＭＯ
Ｓ型ＦＥＴ出力バッファ回路の出力端子１０２を含む。
端子ＶＤＤにソース端子および基板電極端子を接続し、
ＣＭＯＳ型ＦＥＴ出力バッファ回路の入力端子１０１に
ゲート端子を接続したエンハンスメントＰＭＯＳ型ＦＥ
Ｔ１，このＦＥＴ１のドレイン端子にドレイン端子を接
続し入力端子１０１にゲート端子を接続し基板電極にグ
ランドレベルの電位を供給した第１のエンハンスメント
ＮＭＯＳ型ＦＥＴ２，このＦＥＴ２のソース端子にドレ
イン端子を接続し入力端子１０３を基板電極に接続する
とともにソース端子にグランドレベルの電位を供給する
第２のエンハンスメントＮＭＯＳ型ＦＥＴ５，およびこ
のＦＥＴ５のゲート端子およびエンハンスメントＰＭＯ
Ｓ型ＦＥＴ１のドレイン端子とエンハンス型ＮＭＯＳ型
ＦＥＴ２のドレイン端子との接続線に接続されたＣＭＯ
Ｓ型ＦＥＴ出力バッファ回路の出力端子１０２を含む。
【００２４】次に本発明の第４の実施例について図面を
参照して詳細に説明する。
参照して詳細に説明する。
【００２５】図５を参照すると、本発明の第４の実施例
の特徴は、第１の実施例における第２のエンハンスメン
トＰＭＯＳ型ＦＥＴ３の代りにディプレッションＮＭＯ
Ｓ型ＦＥＴ６を接続し、入力端子１０３からＦＥＴ６の
基板電極への入力として負の電圧を与え、ゲート電極端
子を出力端子１０２に接続していることにある。
の特徴は、第１の実施例における第２のエンハンスメン
トＰＭＯＳ型ＦＥＴ３の代りにディプレッションＮＭＯ
Ｓ型ＦＥＴ６を接続し、入力端子１０３からＦＥＴ６の
基板電極への入力として負の電圧を与え、ゲート電極端
子を出力端子１０２に接続していることにある。
【００２６】すなわち、本発明の第４の実施例は、電源
端子ＶＤＤにソース端子および基板電極端子を接続しＣ
ＭＯＳ型ＦＥＴ出力バッファ回路の入力端子１０１にゲ
ート端子を接続したエンハンスメントＰＭＯＳ型ＦＥＴ
１，このＦＥＴ１のドレイン端子にドレイン端子を接続
し入力端子１０１にゲート端子を接続し基板電極にグラ
ンドレベルの電位を与えたエンハンスメントＮＭＯＳ型
ＦＥＴ２，およびこのＦＥＴ２のソース端子入力端子１
０３および出力端子１０２に接続されグランドレベルの
電位を供給するディプレッションＮＭＯＳ型ＦＥＴ６を
含む。
端子ＶＤＤにソース端子および基板電極端子を接続しＣ
ＭＯＳ型ＦＥＴ出力バッファ回路の入力端子１０１にゲ
ート端子を接続したエンハンスメントＰＭＯＳ型ＦＥＴ
１，このＦＥＴ１のドレイン端子にドレイン端子を接続
し入力端子１０１にゲート端子を接続し基板電極にグラ
ンドレベルの電位を与えたエンハンスメントＮＭＯＳ型
ＦＥＴ２，およびこのＦＥＴ２のソース端子入力端子１
０３および出力端子１０２に接続されグランドレベルの
電位を供給するディプレッションＮＭＯＳ型ＦＥＴ６を
含む。
【００２７】以上述べた第２〜第４の実施例は第１の実
施例の動作と同様のため説明を省略する。
施例の動作と同様のため説明を省略する。
【００２８】第２〜第４の実施例では、ディプレッショ
ンＰＭＯＳ型ＦＥＴ，エンハンスメントＮＭＯＳ型ＦＥ
Ｔ，ディプレッションＮＭＯＳ型ＦＥＴを使用して第１
の実施例と同じ効果が得られる。すなわち、本発明は、
レイアウトやプロセス等の制約を受けずにＦＥＴの種類
を選択でき、自由度の高い出力バッファを構成できる。
ンＰＭＯＳ型ＦＥＴ，エンハンスメントＮＭＯＳ型ＦＥ
Ｔ，ディプレッションＮＭＯＳ型ＦＥＴを使用して第１
の実施例と同じ効果が得られる。すなわち、本発明は、
レイアウトやプロセス等の制約を受けずにＦＥＴの種類
を選択でき、自由度の高い出力バッファを構成できる。
【００２９】
【発明の効果】本発明は、ＣＭＯＳ型ＦＥＴ出力バッフ
ァ回路を構成しているＮＭＯＳ型ＦＥＴとグランドとの
間に別のＦＥＴを接続し、このＦＥＴ電極または基板電
極を該ＣＭＯＳ型ＦＥＴ出力バッファ回路の出力端子に
接続し、基板電極またはゲート電極に適当な電圧を与え
ることにより、該ＣＭＯＳ型ＦＥＴ出力バッファ回路の
出力レベルがローレベルで、伝送線路の受信端からの反
射信号により出力電圧が負になったとき電流が流れにく
くなり、受信端でのオーバシュートが小さくなるという
効果がある。
ァ回路を構成しているＮＭＯＳ型ＦＥＴとグランドとの
間に別のＦＥＴを接続し、このＦＥＴ電極または基板電
極を該ＣＭＯＳ型ＦＥＴ出力バッファ回路の出力端子に
接続し、基板電極またはゲート電極に適当な電圧を与え
ることにより、該ＣＭＯＳ型ＦＥＴ出力バッファ回路の
出力レベルがローレベルで、伝送線路の受信端からの反
射信号により出力電圧が負になったとき電流が流れにく
くなり、受信端でのオーバシュートが小さくなるという
効果がある。
【００３０】
【００３１】
【００３２】
【００３３】
【００３４】
【００３５】
【００３６】
【図１】 本発明の第１の実施例の構成を示す図であ
る。
る。
【図２】 本発明の第１の実施例の動作を説明するため
の図である。
の図である。
【図３】 本発明の第２の実施例を示す図である。
【図４】 本発明の第３の実施例を示す図である。
【図５】 本発明の第４の実施例を示す図である。
Claims (4)
- 【請求項１】 入力端子にそれぞれのゲート端子を共通
に接続し出力端子にそれぞれのドレイン端子を共通に接
続したＰＭＯＳ型ＦＥＴおよびＮＭＯＳ型ＦＥＴを備
え、 前記出力端子に基板電極を接続しゲート端子に負の電圧
を受けるエンハンスメントＰＭＯＳ型ＦＥＴを前記ＮＭ
ＯＳ型ＦＥＴに接続したことを特徴とする出力バッファ
回路。 - 【請求項２】 入力端子にそれぞれのゲート端子を共通
に接続し出力端子にそれぞれのドレイン端子を共通に接
続したＰＭＯＳ型ＦＥＴおよびＮＭＯＳ型ＦＥＴを備
え、 前記出力端子に基板電極を接続しゲート端子に正の電圧
を受けるディプレッションＰＭＯＳ型ＦＥＴを前記ＮＭ
ＯＳ型ＦＥＴに接続したことを特徴とする出力バッファ
回路。 - 【請求項３】 入力端子にそれぞれのゲート端子を共通
に接続し出力端子にそれぞれのドレイン端子を共通に接
続したＰＭＯＳ型ＦＥＴおよびＮＭＯＳ型ＦＥＴを備
え、 前記出力端子にゲート端子を接続し基板電極に負の電圧
を受けるエンハンスメントＮＭＯＳ型ＦＥＴを前記ＮＭ
ＯＳ型ＦＥＴに接続したことを特徴とする出力バッファ
回路。 - 【請求項４】 入力端子にそれぞれのゲート端子を共通
に接続し出力端子にそれぞれのドレイン端子を共通に接
続したＰＭＯＳ型ＦＥＴおよびＮＭＯＳ型ＦＥＴを備
え、 前記出力端子に基板電極を接続しゲート端子に正の電圧
を受けるディプレッションＮＭＯＳ型ＦＥＴを前記ＮＭ
ＯＳ型ＦＥＴに接続したことを特徴とする出力バッファ
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6276188A JP2663884B2 (ja) | 1994-11-10 | 1994-11-10 | 出力バッファ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6276188A JP2663884B2 (ja) | 1994-11-10 | 1994-11-10 | 出力バッファ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08139585A JPH08139585A (ja) | 1996-05-31 |
| JP2663884B2 true JP2663884B2 (ja) | 1997-10-15 |
Family
ID=17565936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6276188A Expired - Fee Related JP2663884B2 (ja) | 1994-11-10 | 1994-11-10 | 出力バッファ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2663884B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02162824A (ja) * | 1988-12-16 | 1990-06-22 | Hitachi Ltd | 半導体集積回路装置 |
| JPH0432313A (ja) * | 1990-05-29 | 1992-02-04 | Toshiba Corp | 出力回路 |
-
1994
- 1994-11-10 JP JP6276188A patent/JP2663884B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08139585A (ja) | 1996-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2616142B2 (ja) | 出力回路 | |
| US4096398A (en) | MOS output buffer circuit with feedback | |
| JP3031313B2 (ja) | 半導体回路 | |
| JPH10209854A (ja) | ボディ電圧制御型半導体集積回路 | |
| US4542310A (en) | CMOS bootstrapped pull up circuit | |
| JPS60192418A (ja) | 高速度入力バツフア | |
| US7268613B2 (en) | Transistor switch with integral body connection to prevent latchup | |
| US5513140A (en) | Data output buffer | |
| JP2796833B2 (ja) | 出力段の電流を防止するフィードバックを有する高速論理回路 | |
| JPH11205122A (ja) | 高電圧最終出力段 | |
| US4488067A (en) | Tristate driver circuit with low standby power consumption | |
| JP3340906B2 (ja) | 出力回路 | |
| JP2663884B2 (ja) | 出力バッファ回路 | |
| JPH0437217A (ja) | 論理レベル変換回路 | |
| JP2765439B2 (ja) | Ｃｍｏｓ出力回路及びそれを用いた半導体集積回路 | |
| JP2715951B2 (ja) | 論理回路 | |
| JP2607304B2 (ja) | 半導体集積回路装置 | |
| JP3552931B2 (ja) | 出力回路 | |
| JPS6382019A (ja) | 相補形ｍｏｓ高インピ−ダンス回路 | |
| JPS6025323A (ja) | 半導体集積回路 | |
| JPH0290723A (ja) | レベル変換回路 | |
| KR200205135Y1 (ko) | 칩 동작 모드 설정 회로 | |
| JPH05218312A (ja) | オープンドレイン型出力回路 | |
| JP2963512B2 (ja) | 入出力回路 | |
| JPH07254826A (ja) | 電圧変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970520 |
|
| LAPS | Cancellation because of no payment of annual fees |