JP3393513B2 - インピーダンスマツチング回路 - Google Patents
インピーダンスマツチング回路Info
- Publication number
- JP3393513B2 JP3393513B2 JP29274093A JP29274093A JP3393513B2 JP 3393513 B2 JP3393513 B2 JP 3393513B2 JP 29274093 A JP29274093 A JP 29274093A JP 29274093 A JP29274093 A JP 29274093A JP 3393513 B2 JP3393513 B2 JP 3393513B2
- Authority
- JP
- Japan
- Prior art keywords
- input line
- impedance matching
- input
- matching circuit
- power source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Description
【０００１】
【目次】以下の順序で本発明を説明する。
産業上の利用分野
従来の技術（図１０）
発明が解決しようとする課題（図１０）
課題を解決するための手段（図１〜図９）
作用（図１〜図９）
実施例
（１）第１の実施例（図１）
（２）第２の実施例（図２）
（３）第３の実施例（図３）
（４）第４の実施例（図４）
（５）第５の実施例（図５）
（６）第６の実施例（図６）
（７）他の実施例（図７〜図９）
発明の効果
【０００２】
【産業上の利用分野】本発明はインピーダンスマツチン
グ回路に関し、例えば入力バツフア回路の前段に設ける
インピーダンスマツチング回路に適用して好適なもので
ある。
グ回路に関し、例えば入力バツフア回路の前段に設ける
インピーダンスマツチング回路に適用して好適なもので
ある。
【０００３】
【従来の技術】従来、 700〜 800〔ＭHz〕以上の高周波
帯域の信号がインピーダンスの高い回路に入力される場
合、入力信号に反射波が発生するため入力信号は回路内
に伝達されない。このため入力インピーダンスを低下さ
せることによつて反射波の発生を防止し、入力信号を回
路内に伝達している。
帯域の信号がインピーダンスの高い回路に入力される場
合、入力信号に反射波が発生するため入力信号は回路内
に伝達されない。このため入力インピーダンスを低下さ
せることによつて反射波の発生を防止し、入力信号を回
路内に伝達している。
【０００４】例えば、入力バツフア回路において、この
回路の前段に抵抗を用いたインピーダンスマツチング回
路を接続することで入力インピーダンスを低下させ、反
射波の発生を防止し、入力バツフア回路内に高周波数の
信号を伝達している。図１０（Ａ）に示すように、破線
の右側はＦＥＴ（Field Effect Transistor）１と抵抗
２からなる入力バツフア回路３を示し、破線の左側は抵
抗４からなるインピーダンスマツチング回路５Ａを示し
ている。このインピーダンスマツチング回路５Ａは入力
バツフア回路３の前段のアースＧＮＤと入力ラインＩＮ
との間及び入力ラインＩＮと電源Ｖeeとの間にそれぞれ
抵抗４を接続している。
回路の前段に抵抗を用いたインピーダンスマツチング回
路を接続することで入力インピーダンスを低下させ、反
射波の発生を防止し、入力バツフア回路内に高周波数の
信号を伝達している。図１０（Ａ）に示すように、破線
の右側はＦＥＴ（Field Effect Transistor）１と抵抗
２からなる入力バツフア回路３を示し、破線の左側は抵
抗４からなるインピーダンスマツチング回路５Ａを示し
ている。このインピーダンスマツチング回路５Ａは入力
バツフア回路３の前段のアースＧＮＤと入力ラインＩＮ
との間及び入力ラインＩＮと電源Ｖeeとの間にそれぞれ
抵抗４を接続している。
【０００５】図１０（Ｂ）は、インピーダンスマツチン
グ回路５Ｂとして、入力バツフア回路３の電源Ｖddと入
力ラインＩＮとの間及び入力ラインＩＮと電源Ｖeeとの
間にそれぞれ抵抗４を接続している。この電源Ｖddと電
源Ｖeeは電位の異なるものとする。ここでインピーダン
スマツチング回路５Ａ及び５Ｂは、アースＧＮＤと電源
Ｖeeとの間（異なるレベルの電源Ｖdd及びＶeeの間）を
抵抗４で分割し、入力レベルを維持した状態で入力イン
ピーダンスを低下させる回路である。
グ回路５Ｂとして、入力バツフア回路３の電源Ｖddと入
力ラインＩＮとの間及び入力ラインＩＮと電源Ｖeeとの
間にそれぞれ抵抗４を接続している。この電源Ｖddと電
源Ｖeeは電位の異なるものとする。ここでインピーダン
スマツチング回路５Ａ及び５Ｂは、アースＧＮＤと電源
Ｖeeとの間（異なるレベルの電源Ｖdd及びＶeeの間）を
抵抗４で分割し、入力レベルを維持した状態で入力イン
ピーダンスを低下させる回路である。
【０００６】また図１０（Ｃ）では、インピーダンスマ
ツチング回路５Ｃとして、アースＧＮＤと入力ラインＩ
Ｎとの間に抵抗４を接続し、図１０（Ｄ）のインピーダ
ンスマツチング回路５Ｄは、入力ラインＩＮと電源Ｖee
との間に抵抗４を接続している。これらのインピーダン
スマツチング回路５Ｃ及び５Ｄは、信号レベルが一方の
電源に引かれるためマツチング回路としては、インピー
ダンスマツチング回路５Ａ及び５Ｂのほうが性能は良い
が、消費電力を低下させる回路である。
ツチング回路５Ｃとして、アースＧＮＤと入力ラインＩ
Ｎとの間に抵抗４を接続し、図１０（Ｄ）のインピーダ
ンスマツチング回路５Ｄは、入力ラインＩＮと電源Ｖee
との間に抵抗４を接続している。これらのインピーダン
スマツチング回路５Ｃ及び５Ｄは、信号レベルが一方の
電源に引かれるためマツチング回路としては、インピー
ダンスマツチング回路５Ａ及び５Ｂのほうが性能は良い
が、消費電力を低下させる回路である。
【０００７】
【発明が解決しようとする課題】ところが図１０（Ａ）
及び（Ｂ）において、入力信号の周波数が低い場合、反
射波は発生しないためインピーダンスマツチング回路５
Ａ及び５Ｂを用いる必要はないが、入力信号の有無にか
かわらずアースＧＮＤ（電源Ｖdd）や電源Ｖeeへ常に電
流が流れるため、インピーダンスマツチング回路５Ａ及
び５Ｂを接続する前に比べて消費電力が増加し、発熱す
るという問題がある。
及び（Ｂ）において、入力信号の周波数が低い場合、反
射波は発生しないためインピーダンスマツチング回路５
Ａ及び５Ｂを用いる必要はないが、入力信号の有無にか
かわらずアースＧＮＤ（電源Ｖdd）や電源Ｖeeへ常に電
流が流れるため、インピーダンスマツチング回路５Ａ及
び５Ｂを接続する前に比べて消費電力が増加し、発熱す
るという問題がある。
【０００８】また図１０（Ｃ）及び（Ｄ）においては、
入力信号の有無にかかわらず、アースＧＮＤ又は電源Ｖ
eeへ電流が流れるため、発熱するという問題がある。
入力信号の有無にかかわらず、アースＧＮＤ又は電源Ｖ
eeへ電流が流れるため、発熱するという問題がある。
【０００９】本発明は以上の点を考慮してなされたもの
で、回路に入力される入力信号の周波数が低い場合や、
入力信号が無い場合にインピーダンスマツチング回路に
流れる電流を遮断させ、回路の消費電力及び発熱を低下
させることができるインピーダンスマツチング回路を提
案しようとするものである。
で、回路に入力される入力信号の周波数が低い場合や、
入力信号が無い場合にインピーダンスマツチング回路に
流れる電流を遮断させ、回路の消費電力及び発熱を低下
させることができるインピーダンスマツチング回路を提
案しようとするものである。
【００１０】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、第１の電源ＧＮＤと信号入力ライ
ンＩＮとの間又は第１の電源ＧＮＤの電位と異なる第２
の電源Ｖeeと信号入力ラインＩＮとの間に接続される能
動素子７、７Ａ、７Ｂ、７Ｃ及び７Ｄを具え、能動素子
７、７Ａ、７Ｂ、７Ｃ及び７Ｄをインピーダンス切換信
号ＣＳ、ＣＳ１及びＣＳ２によつてスイツチング駆動す
ることによりインピーダンスを切り換えるようにする。
め本発明においては、第１の電源ＧＮＤと信号入力ライ
ンＩＮとの間又は第１の電源ＧＮＤの電位と異なる第２
の電源Ｖeeと信号入力ラインＩＮとの間に接続される能
動素子７、７Ａ、７Ｂ、７Ｃ及び７Ｄを具え、能動素子
７、７Ａ、７Ｂ、７Ｃ及び７Ｄをインピーダンス切換信
号ＣＳ、ＣＳ１及びＣＳ２によつてスイツチング駆動す
ることによりインピーダンスを切り換えるようにする。
【００１１】
【作用】第１の電源ＧＮＤと信号入力ラインＩＮとの間
又は第１の電源ＧＮＤの電位と異なる第２の電源Ｖeeと
信号入力ラインＩＮとの間に接続される能動素子７、７
Ａ、７Ｂ、７Ｃ及び７Ｄを具え、能動素子７、７Ａ、７
Ｂ、７Ｃ及び７Ｄをインピーダンス切換信号ＣＳ、ＣＳ
１及びＣＳ２によつてスイツチング駆動することにより
インピーダンスを切り換えるようにすることにより、不
要の消費電力及び発熱を低下することができる。
又は第１の電源ＧＮＤの電位と異なる第２の電源Ｖeeと
信号入力ラインＩＮとの間に接続される能動素子７、７
Ａ、７Ｂ、７Ｃ及び７Ｄを具え、能動素子７、７Ａ、７
Ｂ、７Ｃ及び７Ｄをインピーダンス切換信号ＣＳ、ＣＳ
１及びＣＳ２によつてスイツチング駆動することにより
インピーダンスを切り換えるようにすることにより、不
要の消費電力及び発熱を低下することができる。
【００１２】
【実施例】以下図面について、本発明の一実施例を詳述
する。
する。
【００１３】（１）第１の実施例
図１０（Ｃ）との対応部分に同一符号を付して示す図１
において、インピーダンスマツチング回路６には、イン
ピーダンスマツチング回路５ＣのアースＧＮＤと入力ラ
インＩＮとの間に接続された抵抗４の代わりに、ガリウ
ムヒソ電界効果トランジスタ（以下ＧａＡｓＦＥＴとす
る）７が接続されている。このＧａＡｓＦＥＴ７のゲー
トにはオン／オフを切り換えるためのコントロール信号
ＣＳが入力されるようになされている。このコントロー
ル信号ＣＳはインピーダンスの上げ下げを調整するため
の信号であり、インピーダンスマツチング回路６の入力
段から入力されるようになされている。
において、インピーダンスマツチング回路６には、イン
ピーダンスマツチング回路５ＣのアースＧＮＤと入力ラ
インＩＮとの間に接続された抵抗４の代わりに、ガリウ
ムヒソ電界効果トランジスタ（以下ＧａＡｓＦＥＴとす
る）７が接続されている。このＧａＡｓＦＥＴ７のゲー
トにはオン／オフを切り換えるためのコントロール信号
ＣＳが入力されるようになされている。このコントロー
ル信号ＣＳはインピーダンスの上げ下げを調整するため
の信号であり、インピーダンスマツチング回路６の入力
段から入力されるようになされている。
【００１４】以上の構成において、入力信号が無いとき
又は入力信号が低周波であるとき、コントロール信号Ｃ
ＳによつてＧａＡｓＦＥＴ７をオフ状態にすることでア
ースＧＮＤへ流れる電流を遮断する。このときハイイン
ピーダンスとなるため、消費電力や発熱を低下させる。
これに対し、入力信号が高周波であるとき、コントロー
ル信号ＣＳによつてＧａＡｓＦＥＴ７をオン状態にする
ことでアースＧＮＤへ電流が流れる。このときＧａＡｓ
ＦＥＴ７のドレイン抵抗を用いることでインピーダンス
を低下させ、入力信号に反射波を発生させること無く信
号を入力バツフア回路３に伝達することができる。
又は入力信号が低周波であるとき、コントロール信号Ｃ
ＳによつてＧａＡｓＦＥＴ７をオフ状態にすることでア
ースＧＮＤへ流れる電流を遮断する。このときハイイン
ピーダンスとなるため、消費電力や発熱を低下させる。
これに対し、入力信号が高周波であるとき、コントロー
ル信号ＣＳによつてＧａＡｓＦＥＴ７をオン状態にする
ことでアースＧＮＤへ電流が流れる。このときＧａＡｓ
ＦＥＴ７のドレイン抵抗を用いることでインピーダンス
を低下させ、入力信号に反射波を発生させること無く信
号を入力バツフア回路３に伝達することができる。
【００１５】以上の構成によれば、アースＧＮＤと入力
ラインＩＮとの間にＧａＡｓＦＥＴ７を接続してなるイ
ンピーダンスマツチング回路６を入力バツフア回路３の
前段に接続し、入力信号が無いとき又は入力信号が低周
波であるとき、コントロール信号ＣＳによつてＧａＡｓ
ＦＥＴ７をオフ状態にしてハイインピーダンスにする。
これにより不必要に流れる電流を遮断することができ、
消費電力や発熱を低下させることができる。
ラインＩＮとの間にＧａＡｓＦＥＴ７を接続してなるイ
ンピーダンスマツチング回路６を入力バツフア回路３の
前段に接続し、入力信号が無いとき又は入力信号が低周
波であるとき、コントロール信号ＣＳによつてＧａＡｓ
ＦＥＴ７をオフ状態にしてハイインピーダンスにする。
これにより不必要に流れる電流を遮断することができ、
消費電力や発熱を低下させることができる。
【００１６】（２）第２の実施例
図１０（Ｄ）との対応部分に同一符号を付して示す図２
において、インピーダンスマツチング回路８には、入力
ラインＩＮと電源Ｖeeとの間にＧａＡｓＦＥＴ７が接続
されている。このＧａＡｓＦＥＴ７は、第１の実施例と
同様のコントロール信号ＣＳが入力されるようになされ
ている。
において、インピーダンスマツチング回路８には、入力
ラインＩＮと電源Ｖeeとの間にＧａＡｓＦＥＴ７が接続
されている。このＧａＡｓＦＥＴ７は、第１の実施例と
同様のコントロール信号ＣＳが入力されるようになされ
ている。
【００１７】以上の構成において、第１の実施例と同様
に入力信号が無いとき又は入力信号が低周波であると
き、コントロール信号ＣＳによつてＧａＡｓＦＥＴ７を
オフ状態にすることで、電源Ｖeeへ流れる電流を遮断す
る。このときハイインピーダンスとなるため消費電力や
発熱を低下させる。これに対して、入力信号が高周波で
あるとき、コントロール信号ＣＳによつてＧａＡｓＦＥ
Ｔ７をオン状態にし、電源Ｖeeへ電流を流すことでイン
ピーダンスを低下させ、入力信号に反射波を発生させる
こと無く信号を入力バツフア回路３に伝達する。
に入力信号が無いとき又は入力信号が低周波であると
き、コントロール信号ＣＳによつてＧａＡｓＦＥＴ７を
オフ状態にすることで、電源Ｖeeへ流れる電流を遮断す
る。このときハイインピーダンスとなるため消費電力や
発熱を低下させる。これに対して、入力信号が高周波で
あるとき、コントロール信号ＣＳによつてＧａＡｓＦＥ
Ｔ７をオン状態にし、電源Ｖeeへ電流を流すことでイン
ピーダンスを低下させ、入力信号に反射波を発生させる
こと無く信号を入力バツフア回路３に伝達する。
【００１８】以上の構成によれば、入力ラインＩＮと電
源Ｖeeとの間にＧａＡｓＦＥＴ７を接続してなるインピ
ーダンスマツチング回路８を入力バツフア回路３の前段
に接続することで、第１の実施例と同様の効果を得るこ
とができる。
源Ｖeeとの間にＧａＡｓＦＥＴ７を接続してなるインピ
ーダンスマツチング回路８を入力バツフア回路３の前段
に接続することで、第１の実施例と同様の効果を得るこ
とができる。
【００１９】（３）第３の実施例
図１０（Ａ）との対応部分に同一符号を付して示す図３
において、インピーダンスマツチング回路９には、アー
スＧＮＤと入力ラインＩＮとの間及び入力ラインＩＮと
電源Ｖeeとの間にそれぞれＧａＡｓＦＥＴ７Ａ及び７Ｂ
が接続されている。このＧａＡｓＦＥＴ７Ａ及び７Ｂの
各ゲートにはオン／オフを切り換えるためのコントロー
ル信号ＣＳ１及びＣＳ２が入力されるようになされてい
る。このコントロール信号ＣＳ１及びＣＳ２は第１の実
施例のコントロール信号ＣＳと同様の働きをする。ここ
でＧａＡｓＦＥＴ７Ａ及び７Ｂに入力されるコントロー
ル信号ＣＳ１及びＣＳ２のオン／オフは同じ信号が送ら
れるようになされている。
において、インピーダンスマツチング回路９には、アー
スＧＮＤと入力ラインＩＮとの間及び入力ラインＩＮと
電源Ｖeeとの間にそれぞれＧａＡｓＦＥＴ７Ａ及び７Ｂ
が接続されている。このＧａＡｓＦＥＴ７Ａ及び７Ｂの
各ゲートにはオン／オフを切り換えるためのコントロー
ル信号ＣＳ１及びＣＳ２が入力されるようになされてい
る。このコントロール信号ＣＳ１及びＣＳ２は第１の実
施例のコントロール信号ＣＳと同様の働きをする。ここ
でＧａＡｓＦＥＴ７Ａ及び７Ｂに入力されるコントロー
ル信号ＣＳ１及びＣＳ２のオン／オフは同じ信号が送ら
れるようになされている。
【００２０】以上の構成において、入力信号が無いとき
又は入力信号が低周波であるとき、コントロール信号Ｃ
Ｓ１及びＣＳ２によつてＧａＡｓＦＥＴ７Ａ及び７Ｂを
オフ状態にすることでアースＧＮＤや電源Ｖeeへ流れる
電流を遮断する。このときハイインピーダンスとなるた
め、消費電力や発熱を低下させる。これに対し入力信号
が高周波であるとき、コントロール信号ＣＳ１及びＣＳ
２によつてＧａＡｓＦＥＴ７Ａ及び７Ｂをオン状態にす
る。このときアースＧＮＤや電源Ｖeeへ電流が流れ、Ｇ
ａＡｓＦＥＴ７Ａ及び７Ｂのドレイン抵抗を用いること
でインピーダンスを低下させ、入力信号に反射波を発生
させること無く信号を入力バツフア回路３内に伝達す
る。
又は入力信号が低周波であるとき、コントロール信号Ｃ
Ｓ１及びＣＳ２によつてＧａＡｓＦＥＴ７Ａ及び７Ｂを
オフ状態にすることでアースＧＮＤや電源Ｖeeへ流れる
電流を遮断する。このときハイインピーダンスとなるた
め、消費電力や発熱を低下させる。これに対し入力信号
が高周波であるとき、コントロール信号ＣＳ１及びＣＳ
２によつてＧａＡｓＦＥＴ７Ａ及び７Ｂをオン状態にす
る。このときアースＧＮＤや電源Ｖeeへ電流が流れ、Ｇ
ａＡｓＦＥＴ７Ａ及び７Ｂのドレイン抵抗を用いること
でインピーダンスを低下させ、入力信号に反射波を発生
させること無く信号を入力バツフア回路３内に伝達す
る。
【００２１】以上の構成によれば、アースＧＮＤと入力
ラインＩＮとの間及び入力ラインＩＮと電源Ｖeeとの間
にそれぞれＧａＡｓＦＥＴ７Ａ及び７Ｂを接続してなる
インピーダンスマツチング回路９を入力バツフア回路３
の前段に接続することにより、第１の実施例と同様の効
果を得ることができる。
ラインＩＮとの間及び入力ラインＩＮと電源Ｖeeとの間
にそれぞれＧａＡｓＦＥＴ７Ａ及び７Ｂを接続してなる
インピーダンスマツチング回路９を入力バツフア回路３
の前段に接続することにより、第１の実施例と同様の効
果を得ることができる。
【００２２】（４）第４の実施例
図１０（Ａ）との対応部分に同一符号を付して示す図４
において、１０はインピーダンスマツチング回路を示
し、アースＧＮＤと入力ラインＩＮとの間にコントロー
ル信号ＣＳによつてオン／オフするＧａＡｓＦＥＴ７が
接続されていることを除いて同様の構成を有している。
において、１０はインピーダンスマツチング回路を示
し、アースＧＮＤと入力ラインＩＮとの間にコントロー
ル信号ＣＳによつてオン／オフするＧａＡｓＦＥＴ７が
接続されていることを除いて同様の構成を有している。
【００２３】以上の構成において、入力信号が無いとき
又は入力信号が低周波であるとき、コントロール信号Ｃ
ＳによつてＧａＡｓＦＥＴ７をオフ状態にしインピーダ
ンスマツチング回路１０内のアースＧＮＤへ流れる電流
を遮断する。このときハイインピーダンスとなるため、
消費電力や発熱を低下させる。これに対して入力信号が
高周波であるとき、ＧａＡｓＦＥＴ７がオン状態にな
り、アースＧＮＤや入力ラインＩＮへ電流が流れる。こ
のときＧａＡｓＦＥＴ７のドレイン抵抗を用いることで
インピーダンスを低下させ、入力信号に反射波を発生さ
せること無く信号を入力バツフア回路３内に伝達する。
又は入力信号が低周波であるとき、コントロール信号Ｃ
ＳによつてＧａＡｓＦＥＴ７をオフ状態にしインピーダ
ンスマツチング回路１０内のアースＧＮＤへ流れる電流
を遮断する。このときハイインピーダンスとなるため、
消費電力や発熱を低下させる。これに対して入力信号が
高周波であるとき、ＧａＡｓＦＥＴ７がオン状態にな
り、アースＧＮＤや入力ラインＩＮへ電流が流れる。こ
のときＧａＡｓＦＥＴ７のドレイン抵抗を用いることで
インピーダンスを低下させ、入力信号に反射波を発生さ
せること無く信号を入力バツフア回路３内に伝達する。
【００２４】以上の構成によれば、アースＧＮＤと入力
ラインＩＮとの間にＧａＡｓＦＥＴ７を、入力ラインＩ
Ｎと電源Ｖeeとの間に抵抗４を接続してなるインピーダ
ンスマツチング回路１０を入力バツフア回路３の前段に
接続することで、入力信号が無いとき又は入力信号が低
周波であるとき、コントロール信号ＣＳによつてＧａＡ
ｓＦＥＴ５をオフ状態にしてハイインピーダンスにす
る。これにより不必要に流れる電流を減少することがで
き、消費電力や発熱を低下させることができる。
ラインＩＮとの間にＧａＡｓＦＥＴ７を、入力ラインＩ
Ｎと電源Ｖeeとの間に抵抗４を接続してなるインピーダ
ンスマツチング回路１０を入力バツフア回路３の前段に
接続することで、入力信号が無いとき又は入力信号が低
周波であるとき、コントロール信号ＣＳによつてＧａＡ
ｓＦＥＴ５をオフ状態にしてハイインピーダンスにす
る。これにより不必要に流れる電流を減少することがで
き、消費電力や発熱を低下させることができる。
【００２５】（５）第５の実施例
図１０（Ａ）との対応部分に同一符号を付して示す図５
において、インピーダンスマツチング回路１１にはアー
スＧＮＤと入力ラインＩＮとの間にコントロール信号Ｃ
Ｓによりオン／オフされるＧａＡｓＦＥＴ７が接続さ
れ、入力ラインＩＮと電源Ｖeeとの間にはゲート電圧を
加えなくてもドレイン電流が流れるデプレツシヨン型の
ＧａＡｓＦＥＴ１２が接続されている。このデプレツシ
ヨン型のＧａＡｓＦＥＴ１２のゲートは入力ラインＩＮ
に接続されている。
において、インピーダンスマツチング回路１１にはアー
スＧＮＤと入力ラインＩＮとの間にコントロール信号Ｃ
Ｓによりオン／オフされるＧａＡｓＦＥＴ７が接続さ
れ、入力ラインＩＮと電源Ｖeeとの間にはゲート電圧を
加えなくてもドレイン電流が流れるデプレツシヨン型の
ＧａＡｓＦＥＴ１２が接続されている。このデプレツシ
ヨン型のＧａＡｓＦＥＴ１２のゲートは入力ラインＩＮ
に接続されている。
【００２６】以上の構成において、デプレツシヨン型の
ＧａＡｓＦＥＴ１２は常に電流がながれるため抵抗４を
用いたときと同じような働きをする。このため、入力信
号が無いとき又は入力信号が低周波であるとき、コント
ロール信号ＣＳによつてＧａＡｓＦＥＴ７をオフ状態に
しアースＧＮＤへ流れる電流を遮断する。このときハイ
インピーダンスとなるため、消費電力や発熱を低下させ
る。これに対し、入力信号が高周波であるとき、コント
ロール信号ＣＳによりＧａＡｓＦＥＴ７をオン状態にす
る。このときアースＧＮＤと電源Ｖeeへ電流が流れ、Ｇ
ａＡｓＦＥＴ７のドレイン抵抗を用いることでインピー
ダンスを低下させ、入力信号に反射波を発生させること
無く信号を入力バツフア回路３内に伝達する。
ＧａＡｓＦＥＴ１２は常に電流がながれるため抵抗４を
用いたときと同じような働きをする。このため、入力信
号が無いとき又は入力信号が低周波であるとき、コント
ロール信号ＣＳによつてＧａＡｓＦＥＴ７をオフ状態に
しアースＧＮＤへ流れる電流を遮断する。このときハイ
インピーダンスとなるため、消費電力や発熱を低下させ
る。これに対し、入力信号が高周波であるとき、コント
ロール信号ＣＳによりＧａＡｓＦＥＴ７をオン状態にす
る。このときアースＧＮＤと電源Ｖeeへ電流が流れ、Ｇ
ａＡｓＦＥＴ７のドレイン抵抗を用いることでインピー
ダンスを低下させ、入力信号に反射波を発生させること
無く信号を入力バツフア回路３内に伝達する。
【００２７】以上の構成によれば、アースＧＮＤと入力
ラインＩＮとの間にＧａＡｓＦＥＴ７を接続し、入力ラ
インＩＮと電源Ｖeeとの間にデプレツシヨン型のＧａＡ
ｓＦＥＴ１２を接続してなるインピーダンスマツチング
回路１１を入力バツフア回路３の前段に接続することに
より、第４の実施例と同様の効果を得ることができる。
ラインＩＮとの間にＧａＡｓＦＥＴ７を接続し、入力ラ
インＩＮと電源Ｖeeとの間にデプレツシヨン型のＧａＡ
ｓＦＥＴ１２を接続してなるインピーダンスマツチング
回路１１を入力バツフア回路３の前段に接続することに
より、第４の実施例と同様の効果を得ることができる。
【００２８】（６）第６の実施例
図１０（Ｃ）との対応部分に同一符号を付して示す図６
において、１３はインピーダンスマツチング回路を示
し、アースＧＮＤと入力ラインＩＮとの間に接続された
抵抗４と入力ラインＩＮとの間にＧａＡｓＦＥＴ７が接
続されていることを除いて同様の構成を有している。
において、１３はインピーダンスマツチング回路を示
し、アースＧＮＤと入力ラインＩＮとの間に接続された
抵抗４と入力ラインＩＮとの間にＧａＡｓＦＥＴ７が接
続されていることを除いて同様の構成を有している。
【００２９】以上の構成において、入力信号が無いとき
又は入力信号が低周波であるとき、コントロール信号Ｃ
ＳによつてＧａＡｓＦＥＴ７をオフ状態にしアースＧＮ
Ｄへ流れる電流を遮断する。このときハイインピーダン
スとなるため、消費電力及び発熱を低下させる。これに
対して入力信号が高周波であるとき、ＧａＡｓＦＥＴ７
がオン状態になり、アースＧＮＤへ電流が流れる。この
ときＧａＡｓＦＥＴ７のドレイン抵抗を用いることでイ
ンピーダンスを低下させ、入力信号に反射波を発生させ
ること無く信号を入力バツフア回路３内に伝達する。
又は入力信号が低周波であるとき、コントロール信号Ｃ
ＳによつてＧａＡｓＦＥＴ７をオフ状態にしアースＧＮ
Ｄへ流れる電流を遮断する。このときハイインピーダン
スとなるため、消費電力及び発熱を低下させる。これに
対して入力信号が高周波であるとき、ＧａＡｓＦＥＴ７
がオン状態になり、アースＧＮＤへ電流が流れる。この
ときＧａＡｓＦＥＴ７のドレイン抵抗を用いることでイ
ンピーダンスを低下させ、入力信号に反射波を発生させ
ること無く信号を入力バツフア回路３内に伝達する。
【００３０】以上の構成によれば、アースＧＮＤと入力
ラインＩＮとの間に抵抗４を接続し、この抵抗４と入力
ラインＩＮとの間にＧａＡｓＦＥＴ７を接続してなるイ
ンピーダンスマツチング回路１３を入力バツフア回路３
の前段に接続することにより、第１の実施例と同様の効
果を得ることができる。
ラインＩＮとの間に抵抗４を接続し、この抵抗４と入力
ラインＩＮとの間にＧａＡｓＦＥＴ７を接続してなるイ
ンピーダンスマツチング回路１３を入力バツフア回路３
の前段に接続することにより、第１の実施例と同様の効
果を得ることができる。
【００３１】（７）他の実施例
なお上述の第４の実施例において、アースＧＮＤと入力
ラインＩＮとの間にＧａＡｓＦＥＴ７を接続し、入力ラ
インＩＮと電源Ｖeeとの間に抵抗４を接続するものにつ
いて述べたが、本発明はこれに限らず、図７に示すよう
にアースＧＮＤと入力ラインＩＮとの間に抵抗４を接続
し、入力ラインＩＮと電源Ｖeeとの間にＧａＡｓＦＥＴ
７を接続するようにしても良い。
ラインＩＮとの間にＧａＡｓＦＥＴ７を接続し、入力ラ
インＩＮと電源Ｖeeとの間に抵抗４を接続するものにつ
いて述べたが、本発明はこれに限らず、図７に示すよう
にアースＧＮＤと入力ラインＩＮとの間に抵抗４を接続
し、入力ラインＩＮと電源Ｖeeとの間にＧａＡｓＦＥＴ
７を接続するようにしても良い。
【００３２】また上述の第６の実施例において、アース
ＧＮＤと入力ラインＩＮとの間のアースＧＮＤ側に抵抗
４を接続し、入力ラインＩＮ側にＧａＡｓＦＥＴ７を接
続するものについて述べたが、本発明はこれに限らず、
図８（Ａ）に示すように、アースＧＮＤと入力ラインＩ
Ｎとの間のアースＧＮＤ側にＧａＡｓＦＥＴ７を接続
し、入力ラインＩＮ側に抵抗４を接続するようにしても
良い。また図８（Ｂ）及び図８（Ｃ）に示すように、入
力ラインＩＮと電源Ｖeeとの間の入力ラインＩＮ側にＧ
ａＡｓＦＥＴ７Ｃ（抵抗４Ｂ）を接続し、電源Ｖee側に
抵抗４Ａ（ＧａＡｓＦＥＴ７Ｄ）を接続するようにして
も良い。
ＧＮＤと入力ラインＩＮとの間のアースＧＮＤ側に抵抗
４を接続し、入力ラインＩＮ側にＧａＡｓＦＥＴ７を接
続するものについて述べたが、本発明はこれに限らず、
図８（Ａ）に示すように、アースＧＮＤと入力ラインＩ
Ｎとの間のアースＧＮＤ側にＧａＡｓＦＥＴ７を接続
し、入力ラインＩＮ側に抵抗４を接続するようにしても
良い。また図８（Ｂ）及び図８（Ｃ）に示すように、入
力ラインＩＮと電源Ｖeeとの間の入力ラインＩＮ側にＧ
ａＡｓＦＥＴ７Ｃ（抵抗４Ｂ）を接続し、電源Ｖee側に
抵抗４Ａ（ＧａＡｓＦＥＴ７Ｄ）を接続するようにして
も良い。
【００３３】また上述の第５の実施例において、アース
ＧＮＤと入力ラインＩＮとの間にＧａＡｓＦＥＴ７を接
続し、入力ラインＩＮと電源Ｖeeとの間に抵抗４と同様
の働きをするデプレツシヨン型のＧａＡｓＦＥＴ１２を
接続するものについて述べたが、本発明はこれに限ら
ず、入力ラインＩＮと電源Ｖeeとの間にＧａＡｓＦＥＴ
を接続し、アースＧＮＤと入力ラインＩＮとの間にデプ
レツシヨン型のＧａＡｓＦＥＴを接続するようにしても
良い。
ＧＮＤと入力ラインＩＮとの間にＧａＡｓＦＥＴ７を接
続し、入力ラインＩＮと電源Ｖeeとの間に抵抗４と同様
の働きをするデプレツシヨン型のＧａＡｓＦＥＴ１２を
接続するものについて述べたが、本発明はこれに限ら
ず、入力ラインＩＮと電源Ｖeeとの間にＧａＡｓＦＥＴ
を接続し、アースＧＮＤと入力ラインＩＮとの間にデプ
レツシヨン型のＧａＡｓＦＥＴを接続するようにしても
良い。
【００３４】さらに上述の第５の実施例において、入力
ラインＩＮと電源Ｖeeとの間にゲート電圧を加えなくて
も電流が流れるデイプレツシヨン型のＧａＡｓＦＥＴ１
２を接続するものについて述べたが、本発明はこれに限
らず、入力ラインＩＮと電源Ｖeeとの間に常に電流を流
すことができるものであれば、ゲート電圧をしきい電圧
以上印加しなければドレイン電流が流れないエンハンス
メント型のｐＭＯＳ等を接続するようにしても良い。
ラインＩＮと電源Ｖeeとの間にゲート電圧を加えなくて
も電流が流れるデイプレツシヨン型のＧａＡｓＦＥＴ１
２を接続するものについて述べたが、本発明はこれに限
らず、入力ラインＩＮと電源Ｖeeとの間に常に電流を流
すことができるものであれば、ゲート電圧をしきい電圧
以上印加しなければドレイン電流が流れないエンハンス
メント型のｐＭＯＳ等を接続するようにしても良い。
【００３５】また上述の第１、第２、第３、第４、第５
及び第６の実施例において、アースＧＮＤと電源Ｖeeを
用いたものについて述べたが、本発明はこれに限らず、
異なる２つの電源を用いても良い。
及び第６の実施例において、アースＧＮＤと電源Ｖeeを
用いたものについて述べたが、本発明はこれに限らず、
異なる２つの電源を用いても良い。
【００３６】また上述の第１、第２、第３、第４、第５
及び第６の実施例において、コントロール信号ＣＳ、Ｃ
Ｓ１及びＣＳ２は各インピーダンスマツチング回路の入
力段からＧａＡｓＦＥＴ７、７Ａ、７Ｂ、７Ｃ及び７Ｄ
に入力するものについて述べたが、本発明はこれに限ら
ず、入力バツフア回路の後段の回路で入力信号の周波数
を検知し、この結果をコントロール信号としてＧａＡｓ
ＦＥＴに送るようにしても同様の効果を得ることができ
る。
及び第６の実施例において、コントロール信号ＣＳ、Ｃ
Ｓ１及びＣＳ２は各インピーダンスマツチング回路の入
力段からＧａＡｓＦＥＴ７、７Ａ、７Ｂ、７Ｃ及び７Ｄ
に入力するものについて述べたが、本発明はこれに限ら
ず、入力バツフア回路の後段の回路で入力信号の周波数
を検知し、この結果をコントロール信号としてＧａＡｓ
ＦＥＴに送るようにしても同様の効果を得ることができ
る。
【００３７】さらに上述の第１、第２、第３、第４、第
５及び第６の実施例において、ＧａＡｓＦＥＴ７、７
Ａ、７Ｂ、７Ｃ及び７Ｄを用いるものについて述べた
が、本発明はこれに限らず、ＩｎＰ（インジウムリン）
など化合物半導体であればＧａＡｓ以外のものを用いて
も良い。
５及び第６の実施例において、ＧａＡｓＦＥＴ７、７
Ａ、７Ｂ、７Ｃ及び７Ｄを用いるものについて述べた
が、本発明はこれに限らず、ＩｎＰ（インジウムリン）
など化合物半導体であればＧａＡｓ以外のものを用いて
も良い。
【００３８】さらに上述の第１、第２、第３、第４、第
５及び第６の実施例において、デバイスとしてＧａＡｓ
ＦＥＴを用いるものについて述べたが、高周波帯域の信
号を扱うデバイスであればゲート取り出し用の金属、酸
化膜及びチヤンネルを構成する半導体からなるＭＯＳ
（Metal Oxide Semiconductor ）構造をもつ電界効果ト
ランジスタ（ＭＯＳＦＥＴ）、ＭＯＳ構造のかわりにpn
接合を用い空乏層幅をゲート電圧で制御するＪＦＥＴ
（Junction Field Effect Transistor）やシヨツトキー
障壁を用いるＭＥＳＦＥＴ（Metal Semiconductor Fiel
d Effect Transistor ）等のＦＥＴを用いても良い。
５及び第６の実施例において、デバイスとしてＧａＡｓ
ＦＥＴを用いるものについて述べたが、高周波帯域の信
号を扱うデバイスであればゲート取り出し用の金属、酸
化膜及びチヤンネルを構成する半導体からなるＭＯＳ
（Metal Oxide Semiconductor ）構造をもつ電界効果ト
ランジスタ（ＭＯＳＦＥＴ）、ＭＯＳ構造のかわりにpn
接合を用い空乏層幅をゲート電圧で制御するＪＦＥＴ
（Junction Field Effect Transistor）やシヨツトキー
障壁を用いるＭＥＳＦＥＴ（Metal Semiconductor Fiel
d Effect Transistor ）等のＦＥＴを用いても良い。
【００３９】さらに上述の第１、第２、第３、第４、第
５及び第６の実施例において、ＦＥＴからなる入力バツ
フア回路３の前段にインピーダンスマツチング回路６、
８、９、１０、１１及び１３を接続するものについて述
べたが、本発明はこれに限らず、高周波帯域の信号を扱
うものであればバイポーラトランジスタからなるＥＣＬ
（Emitter Coupled Logic ）等の回路の前段にインピー
ダンスマツチング回路を接続しても良い。
５及び第６の実施例において、ＦＥＴからなる入力バツ
フア回路３の前段にインピーダンスマツチング回路６、
８、９、１０、１１及び１３を接続するものについて述
べたが、本発明はこれに限らず、高周波帯域の信号を扱
うものであればバイポーラトランジスタからなるＥＣＬ
（Emitter Coupled Logic ）等の回路の前段にインピー
ダンスマツチング回路を接続しても良い。
【００４０】また上述の第１、第２、第３、第４、第５
及び第６の実施例において、入力バツフア回路３の前段
にインピーダンスマツチング回路６、８、９、１０、１
１及び１３を接続するものについて述べたが、本発明は
これに限らず、高周波及び低周波の入力信号が入力可能
な回路を有するものであればＣＤ−ＲＯＭ等の記録媒体
との間でデータを読み書きするワードプロセツサやパー
ソナルコンピユータ等の処理回路にも適用し、またＨＤ
ＴＶ（High Definition ＴＶ）の画像処理、対話型機器
であるＣＤＩ（Compact Disc-Interactive）やマルチメ
デイア機器等の処理回路にも適用し得る。
及び第６の実施例において、入力バツフア回路３の前段
にインピーダンスマツチング回路６、８、９、１０、１
１及び１３を接続するものについて述べたが、本発明は
これに限らず、高周波及び低周波の入力信号が入力可能
な回路を有するものであればＣＤ−ＲＯＭ等の記録媒体
との間でデータを読み書きするワードプロセツサやパー
ソナルコンピユータ等の処理回路にも適用し、またＨＤ
ＴＶ（High Definition ＴＶ）の画像処理、対話型機器
であるＣＤＩ（Compact Disc-Interactive）やマルチメ
デイア機器等の処理回路にも適用し得る。
【００４１】例えば、スイツチがマトリクス状に配列さ
れていて、任意に入力信号を選択し１入力に対し１出力
する機能を有したクロスポイントＩＣ（Integrated Cir
cuit）において、図９に示すように１６×１６クロスポ
イントＩＣ１４を４個使用し３２×３２クロスポイント
スイツチを構成する場合、各１６×１６クロスポイント
ＩＣ１４の前段にインピーダンスマツチング回路１５を
接続し入力信号をインピーダンスマツチング回路１５の
コントロール信号として用いることにより、今まで問題
となつていた発熱を低下させることができる。
れていて、任意に入力信号を選択し１入力に対し１出力
する機能を有したクロスポイントＩＣ（Integrated Cir
cuit）において、図９に示すように１６×１６クロスポ
イントＩＣ１４を４個使用し３２×３２クロスポイント
スイツチを構成する場合、各１６×１６クロスポイント
ＩＣ１４の前段にインピーダンスマツチング回路１５を
接続し入力信号をインピーダンスマツチング回路１５の
コントロール信号として用いることにより、今まで問題
となつていた発熱を低下させることができる。
【００４２】また、50〔ＭHz〕又は 100〔ＭHz〕の携帯
型パーソナルコンピユータの処理回路の前段にインピー
ダンスマツチング回路を接続した場合において、キー操
作をしたとき携帯型パーソナルコンピユータは高周波数
で動く。このときコントロール信号がインピーダンスマ
ツチング回路内の能動素子をオン状態にするため低イン
ピーダンスとなり入力信号に反射波を発生させること無
く伝達することができる。これに対して、キー操作をし
ていないとき低周波数になる。このときコントロール信
号がインピーダンスマツチング回路内の能動素子をオフ
状態にするためハイインピーダンスとなり、インピーダ
ンスマツチング回路を接続していないときと同様の状態
にすることができる。
型パーソナルコンピユータの処理回路の前段にインピー
ダンスマツチング回路を接続した場合において、キー操
作をしたとき携帯型パーソナルコンピユータは高周波数
で動く。このときコントロール信号がインピーダンスマ
ツチング回路内の能動素子をオン状態にするため低イン
ピーダンスとなり入力信号に反射波を発生させること無
く伝達することができる。これに対して、キー操作をし
ていないとき低周波数になる。このときコントロール信
号がインピーダンスマツチング回路内の能動素子をオフ
状態にするためハイインピーダンスとなり、インピーダ
ンスマツチング回路を接続していないときと同様の状態
にすることができる。
【００４３】
【発明の効果】上述のように本発明によれば、高周波信
号及び低周波信号が入力される回路の前段にインピーダ
ンスマツチング回路を接続することにより、回路に入力
される入力信号の周波数が低い場合や入力信号が無い場
合に、インピーダンスマツチング回路に流れる電流を遮
断させ、回路の消費電力及び発熱を低下させることがで
きるインピーダンスマツチング回路を容易に実現するこ
とができる。
号及び低周波信号が入力される回路の前段にインピーダ
ンスマツチング回路を接続することにより、回路に入力
される入力信号の周波数が低い場合や入力信号が無い場
合に、インピーダンスマツチング回路に流れる電流を遮
断させ、回路の消費電力及び発熱を低下させることがで
きるインピーダンスマツチング回路を容易に実現するこ
とができる。
【図１】本発明の一実施例によるインピーダンスマツチ
ング回路を示す略線図である。
ング回路を示す略線図である。
【図２】第２の実施例によるインピーダンスマツチング
回路を示す略線図である。
回路を示す略線図である。
【図３】第３の実施例によるインピーダンスマツチング
回路を示す略線図である。
回路を示す略線図である。
【図４】第４の実施例によるインピーダンスマツチング
回路を示す略線図である。
回路を示す略線図である。
【図５】第５の実施例によるインピーダンスマツチング
回路を示す略線図である。
回路を示す略線図である。
【図６】第６の実施例によるインピーダンスマツチング
回路を示す略線図である。
回路を示す略線図である。
【図７】他の実施例によるインピーダンスマツチング回
路を示す略線図である。
路を示す略線図である。
【図８】その他の実施例によるインピーダンスマツチン
グ回路を示す略線図である。
グ回路を示す略線図である。
【図９】他の実施例による３２×３２クロスポイントス
イツチを示す略線図である。
イツチを示す略線図である。
【図１０】従来のインピーダンスマツチング回路を示す
略線図である。
略線図である。
２、４、４Ａ、４Ｂ……抵抗、３……入力バツフア回
路、５Ａ〜５Ｄ、６、８〜１１、１３、１５……インピ
ーダンスマツチング回路、７、７Ａ〜７Ｄ……ＧａＡｓ
ＦＥＴ、１４……１６×１６クロスポイントＩＣ、ＧＮ
Ｄ……アース、Ｖee、Ｖdd……電源、ＩＮ……入力ライ
ン、ＣＳ、ＣＳ１、ＣＳ２……コントロール信号。
路、５Ａ〜５Ｄ、６、８〜１１、１３、１５……インピ
ーダンスマツチング回路、７、７Ａ〜７Ｄ……ＧａＡｓ
ＦＥＴ、１４……１６×１６クロスポイントＩＣ、ＧＮ
Ｄ……アース、Ｖee、Ｖdd……電源、ＩＮ……入力ライ
ン、ＣＳ、ＣＳ１、ＣＳ２……コントロール信号。
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03F 1/02
H03H 11/28
H03H 7/38
H03H 7/06
Claims (8)
- 【請求項１】第１の電源と信号入力ラインとの間又は上
記第１の電源の電位と異なる第２の電源と上記信号入力
ラインとの間に接続される能動素子を具え、 上記能動素子をインピーダンス切換信号によつてスイツ
チング駆動することによりインピーダンスを切り換える
ことを特徴とするインピーダンスマツチング回路。 - 【請求項２】上記能動素子を上記第１の電源と上記信号
入力ラインとの間に接続することを特徴とする請求項１
に記載のインピーダンスマツチング回路。 - 【請求項３】上記能動素子を上記第２の電源と上記信号
入力ラインとの間に接続することを特徴とする請求項１
に記載のインピーダンスマツチング回路。 - 【請求項４】上記能動素子を上記第１の電源と上記信号
入力ラインとの間及び上記第２の電源と上記信号入力ラ
インとの間に接続することを特徴とする請求項１に記載
のインピーダンスマツチング回路。 - 【請求項５】上記能動素子を上記第１の電源と上記信号
入力ラインとの間に接続し、かつ上記第２の電源と上記
信号入力ラインとの間に能動素子を用いた抵抗手段を接
続する又は上記能動素子を上記第２の電源と上記信号入
力ラインとの間に接続し、かつ上記第１の電源と上記信
号入力ラインとの間に能動素子を用いた抵抗手段を接続
することを特徴とする請求項１に記載のインピーダンス
マツチング回路。 - 【請求項６】上記能動素子を上記第１の電源と上記信号
入力ラインとの間に接続し、かつ上記第２の電源と上記
信号入力ラインとの間に抵抗を接続する又は上記能動素
子を上記第２の電源と上記信号入力ラインとの間に接続
し、かつ上記第１の電源と上記信号入力ラインとの間に
抵抗を接続することを特徴とする請求項１に記載のイン
ピーダンスマツチング回路。 - 【請求項７】上記能動素子と抵抗とを上記第１の電源と
上記信号入力ラインとの間又は上記第２の電源と上記信
号入力ラインとの間に接続することを特徴とする請求項
１に記載のインピーダンスマツチング回路。 - 【請求項８】上記能動素子は化合物半導体からなること
を特徴とする請求項１、請求項２、請求項３、請求項
４、請求項５、請求項６又は請求項７に記載のインピー
ダンスマツチング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29274093A JP3393513B2 (ja) | 1993-10-28 | 1993-10-28 | インピーダンスマツチング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29274093A JP3393513B2 (ja) | 1993-10-28 | 1993-10-28 | インピーダンスマツチング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07131254A JPH07131254A (ja) | 1995-05-19 |
| JP3393513B2 true JP3393513B2 (ja) | 2003-04-07 |
Family
ID=17785716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29274093A Expired - Lifetime JP3393513B2 (ja) | 1993-10-28 | 1993-10-28 | インピーダンスマツチング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3393513B2 (ja) |
-
1993
- 1993-10-28 JP JP29274093A patent/JP3393513B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07131254A (ja) | 1995-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5635861A (en) | Off chip driver circuit | |
| JPH0855959A (ja) | 集積回路 | |
| US6970024B1 (en) | Over-voltage protection of integrated circuit I/O pins | |
| JP2796833B2 (ja) | 出力段の電流を防止するフィードバックを有する高速論理回路 | |
| US5986473A (en) | Differential, mixed swing, tristate driver circuit for high performance and low power on-chip interconnects | |
| JPH07321636A (ja) | 電流スイッチング回路 | |
| US5155387A (en) | Circuit suitable for differential multiplexers and logic gates utilizing bipolar and field-effect transistors | |
| US4490632A (en) | Noninverting amplifier circuit for one propagation delay complex logic gates | |
| EP0642226A2 (en) | Translator circuits with symmetrical switching delays | |
| EP0139904B1 (en) | Improved tristate control circuitry for a driver circuit | |
| JP3949443B2 (ja) | ディセーブルオプションを有する変換スイッチ回路 | |
| JP3393513B2 (ja) | インピーダンスマツチング回路 | |
| JP3021145B2 (ja) | 電力供給バス上のノイズ制御の方法および装置 | |
| JPS63189015A (ja) | エクスクルーシブ−オア関数を実行する回路 | |
| JP2001053599A (ja) | 半導体集積回路 | |
| JP2830244B2 (ja) | トライステートバッファ回路 | |
| JP2545807B2 (ja) | Ｄｃｆｌ回路 | |
| JP2002198800A (ja) | レベルシフト回路 | |
| JP3093410B2 (ja) | オープンドレイン型出力回路 | |
| JP2570050B2 (ja) | ディジタル回路 | |
| JP3031090B2 (ja) | 出力ポート回路 | |
| JP2636464B2 (ja) | トランスファゲート回路 | |
| JP2663884B2 (ja) | 出力バッファ回路 | |
| JPH1051296A (ja) | 論理回路 | |
| US5926039A (en) | Active load for an N channel logic network |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080131 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090131 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100131 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100131 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110131 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120131 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130131 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140131 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |