JP2661141B2 - 半導体メモリ - Google Patents
半導体メモリInfo
- Publication number
- JP2661141B2 JP2661141B2 JP63129924A JP12992488A JP2661141B2 JP 2661141 B2 JP2661141 B2 JP 2661141B2 JP 63129924 A JP63129924 A JP 63129924A JP 12992488 A JP12992488 A JP 12992488A JP 2661141 B2 JP2661141 B2 JP 2661141B2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- driver
- source
- impurity concentration
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
Landscapes
- Static Random-Access Memory (AREA)
- Semiconductor Memories (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、フリップフロップとスイッチングトランジ
スタとを用いてメモリセルが構成されており、ドライバ
トランジスタを用いて前記フリップフロップが構成され
ている半導体メモリに関するものである。
スタとを用いてメモリセルが構成されており、ドライバ
トランジスタを用いて前記フリップフロップが構成され
ている半導体メモリに関するものである。
本発明は、上記の様な半導体メモリにおいて、ドライ
バトランジスタのソース・ドレイン領域の不純物濃度を
スイッチングトランジスタのソース・ドレイン領域の不
純物濃度よりも高くし、ドライバトランジスタのチャネ
ル領域下における基板濃度をスイッチングトランジスタ
のチャネル領域下における基板濃度よりも高くすること
によって、情報の読み出し及び書き込みの何れの場合に
も広い動作マージンを得ることができると共に集積度を
向上させることができる様にしたものである。
バトランジスタのソース・ドレイン領域の不純物濃度を
スイッチングトランジスタのソース・ドレイン領域の不
純物濃度よりも高くし、ドライバトランジスタのチャネ
ル領域下における基板濃度をスイッチングトランジスタ
のチャネル領域下における基板濃度よりも高くすること
によって、情報の読み出し及び書き込みの何れの場合に
も広い動作マージンを得ることができると共に集積度を
向上させることができる様にしたものである。
抵抗負荷型MOS−SRAMでは、第２図に示す様に、フリ
ップフロップ11とスイッチングトランジスタ12、13とを
用いてメモリセルが構成されており、ドライバトランジ
スタ14、15と負荷抵抗16、17とを用いてフリップフロッ
プ11が構成されている。
ップフロップ11とスイッチングトランジスタ12、13とを
用いてメモリセルが構成されており、ドライバトランジ
スタ14、15と負荷抵抗16、17とを用いてフリップフロッ
プ11が構成されている。
この様なMOS−SRAMでは、メモリセルから情報を読み
出す時の動作マージンを広くするためには、スイッチン
グトランジスタ12、13に対するドライバトランジスタ1
4、15の電流駆動能力比を大きくする必要がある。
出す時の動作マージンを広くするためには、スイッチン
グトランジスタ12、13に対するドライバトランジスタ1
4、15の電流駆動能力比を大きくする必要がある。
このため、スイッチングトランジスタ12、13のゲート
幅を最小加工寸法にすると共にドライバトランジスタ1
4、15のゲート幅をそれよりも広くし、更にスイッチン
グトランジスタ12、13のゲート長をドライバトランジス
タ14、15のゲート長よりも長くしている。
幅を最小加工寸法にすると共にドライバトランジスタ1
4、15のゲート幅をそれよりも広くし、更にスイッチン
グトランジスタ12、13のゲート長をドライバトランジス
タ14、15のゲート長よりも長くしている。
しかしそれでも電流駆動能力比が十分には大きくない
ので、ドライバトランジスタ14、15のソース・ドレイン
領域14a、15a（第１図）の不純物濃度を、スイッチング
トランジスタ12、13のソース・ドレイン領域12a、13aの
不純物濃度よりも高くしている。
ので、ドライバトランジスタ14、15のソース・ドレイン
領域14a、15a（第１図）の不純物濃度を、スイッチング
トランジスタ12、13のソース・ドレイン領域12a、13aの
不純物濃度よりも高くしている。
ところで、ソース・ドレイン領域12a〜15aと半導体基
板21とのpn接合における空乏層は、半導体装置21の深部
で延びる。このため、パンチスルーを防止するために、
トランジスタ12〜15のチャネル領域下の深部へ不純物を
イオン注入し、これらのイオン注入領域22〜25における
基板濃度を高くしている。
板21とのpn接合における空乏層は、半導体装置21の深部
で延びる。このため、パンチスルーを防止するために、
トランジスタ12〜15のチャネル領域下の深部へ不純物を
イオン注入し、これらのイオン注入領域22〜25における
基板濃度を高くしている。
一方、メモリセルへ情報を書き込む場合、Ａ点の電位
が高論理レベルであるとすると、このＡ点の電位はビッ
ト線26の電位からスイッチングトランジスタ12の閾値電
圧を減じた値である。
が高論理レベルであるとすると、このＡ点の電位はビッ
ト線26の電位からスイッチングトランジスタ12の閾値電
圧を減じた値である。
ところが上述の従来例では、イオン注入領域22、23に
おける基板濃度をイオン注入領域24、25における基板濃
度と同じ値にまで高くしている。
おける基板濃度をイオン注入領域24、25における基板濃
度と同じ値にまで高くしている。
基板濃度が高ければ、基板効果定数が大きく、基板効
果による閾値電圧の上昇分も大きい。この結果、Ａ点に
おける書き込み電位が低く、書き込み時の動作マージン
が狭い。
果による閾値電圧の上昇分も大きい。この結果、Ａ点に
おける書き込み電位が低く、書き込み時の動作マージン
が狭い。
書き込み時の動作マージンを広くするためには、イオ
ン注入領域22〜25における基板濃度を低くし、パンチス
ルーを防止するためにソース・ドレイン領域14a、15aに
おける不純物濃度も低くする必要がある。
ン注入領域22〜25における基板濃度を低くし、パンチス
ルーを防止するためにソース・ドレイン領域14a、15aに
おける不純物濃度も低くする必要がある。
しかし、ソース・ドレイン領域14a、15aにおける不純
物濃度を低くすると、上述の従来例についての説明から
明らかな様に、スイッチングトランジスタ12、13に対す
るドライバトランジスタ14、15の電流駆動能力を十分に
は高くすることができず、今度は読み出し時の動作マー
ジンが狭くなる。
物濃度を低くすると、上述の従来例についての説明から
明らかな様に、スイッチングトランジスタ12、13に対す
るドライバトランジスタ14、15の電流駆動能力を十分に
は高くすることができず、今度は読み出し時の動作マー
ジンが狭くなる。
つまり、上述の従来例では、情報の読み出し及び書き
込みの何れの場合にも広い動作マージンを得るというこ
とはできない。
込みの何れの場合にも広い動作マージンを得るというこ
とはできない。
本発明による半導体メモリでは、ドライバトランジス
タ14、15のソース・ドレイン領域14a、15aの不純物濃度
がスイッチングトランジスタ12、13のソース・ドレイン
領域12a、13aの不純物濃度よりも高く、ドライバトラン
ジスタ14、15のチャネル領域下における基板濃度がスイ
ッチングトランジスタ12、13のチャネル領域下における
基板濃度よりも高い。
タ14、15のソース・ドレイン領域14a、15aの不純物濃度
がスイッチングトランジスタ12、13のソース・ドレイン
領域12a、13aの不純物濃度よりも高く、ドライバトラン
ジスタ14、15のチャネル領域下における基板濃度がスイ
ッチングトランジスタ12、13のチャネル領域下における
基板濃度よりも高い。
本発明による半導体メモリでは、ドライバトランジス
タ14、15のソース・ドレイン領域14a、15aの不純物濃度
がスイッチングトランジスタ12、13のソース・ドレイン
領域12a、13aの不純物濃度よりも高いので、ドライバト
ランジスタ14、15の電流駆動能力がスイッチングトラン
ジスタ12、13の電流駆動能力よりも高い。そして、それ
にも拘らず、ドライバトランジスタ14、15のチャネル領
域下における基板濃度がスイッチングトランジスタ12、
13のチャネル領域下における基板濃度よりも高いので、
ドライバトランジスタ14、15のパンチスルーを防止する
ことができる。
タ14、15のソース・ドレイン領域14a、15aの不純物濃度
がスイッチングトランジスタ12、13のソース・ドレイン
領域12a、13aの不純物濃度よりも高いので、ドライバト
ランジスタ14、15の電流駆動能力がスイッチングトラン
ジスタ12、13の電流駆動能力よりも高い。そして、それ
にも拘らず、ドライバトランジスタ14、15のチャネル領
域下における基板濃度がスイッチングトランジスタ12、
13のチャネル領域下における基板濃度よりも高いので、
ドライバトランジスタ14、15のパンチスルーを防止する
ことができる。
また、スイッチングトランジスタ12、13のチャネル領
域下における基板濃度がドライバトランジスタ14、15の
チャネル領域下における基板濃度よりも低いので、基板
効果による閾値電圧の上昇分がドライバトランジスタ1
4、15よりもスイッチングトランジスタ12、13で小さ
く、高論理レベル側の書き込み電位が高い。そして、そ
れにも拘らず、スイッチングトランジスタ12、13のソー
ス・ドレイン領域12a、13aの不純物濃度がドライバトラ
ンジスタ14、15のソース・ドレイン領域14a、15aの不純
物濃度よりも低いので、スイッチングトランジスタ12、
13のパンチスルーを防止することができる。
域下における基板濃度がドライバトランジスタ14、15の
チャネル領域下における基板濃度よりも低いので、基板
効果による閾値電圧の上昇分がドライバトランジスタ1
4、15よりもスイッチングトランジスタ12、13で小さ
く、高論理レベル側の書き込み電位が高い。そして、そ
れにも拘らず、スイッチングトランジスタ12、13のソー
ス・ドレイン領域12a、13aの不純物濃度がドライバトラ
ンジスタ14、15のソース・ドレイン領域14a、15aの不純
物濃度よりも低いので、スイッチングトランジスタ12、
13のパンチスルーを防止することができる。
以下、抵抗負荷型MOS−SRAMに適用した本発明の一実
施例を、第１図及び第２図を参照しながら説明する。
施例を、第１図及び第２図を参照しながら説明する。
なお、MOS−SRAMはCMOSで構成されることが多いが、
メモリセルはnMOSで構成されるので、第２図にはnMOSの
みを示してある。
メモリセルはnMOSで構成されるので、第２図にはnMOSの
みを示してある。
本実施例は、スイッチングトランジスタ12、13でパン
チスルーが発生しない程度にまでイオン注入領域22、23
における基板濃度が低く、逆に、ドライバトランジスタ
14、15のソース・ドレイン領域14a、15aの高い不純物濃
度に対応させて、ドライバトランジスタ14、15のパンチ
スルーを防止し得る程度にまでイオン注入領域24、25に
おける基板濃度が高いことを除いて、既述の従来例と実
質的に同様な構成を有している。
チスルーが発生しない程度にまでイオン注入領域22、23
における基板濃度が低く、逆に、ドライバトランジスタ
14、15のソース・ドレイン領域14a、15aの高い不純物濃
度に対応させて、ドライバトランジスタ14、15のパンチ
スルーを防止し得る程度にまでイオン注入領域24、25に
おける基板濃度が高いことを除いて、既述の従来例と実
質的に同様な構成を有している。
つまり、イオン注入領域22〜25を形成するためのイオ
ン注入を従来例の様に一時に行うのではなく、スイッチ
ングトランジスタ12、13とドライバトランジスタ14、15
とで異ならせて行うことによって、イオン注入領域22、
23とイオン注入領域24、25とで基板濃度を異ならせてい
る。
ン注入を従来例の様に一時に行うのではなく、スイッチ
ングトランジスタ12、13とドライバトランジスタ14、15
とで異ならせて行うことによって、イオン注入領域22、
23とイオン注入領域24、25とで基板濃度を異ならせてい
る。
このため、スイッチングトランジスタ12、13では基板
効果が小さく、書き込み時の動作マージンが広い。ま
た、ドライバトランジスタ14、15では所望の電流駆動能
力を得ることができ、読み出し時の動作マージンも広
い。
効果が小さく、書き込み時の動作マージンが広い。ま
た、ドライバトランジスタ14、15では所望の電流駆動能
力を得ることができ、読み出し時の動作マージンも広
い。
本発明による半導体メモリでは、ドライバトランジス
タの電流駆動能力がスイッチングトランジスタの電流駆
動能力よりも高いので、情報を読み出す時の動作マージ
ンが広い。
タの電流駆動能力がスイッチングトランジスタの電流駆
動能力よりも高いので、情報を読み出す時の動作マージ
ンが広い。
また、高論理レベル側の書き込み電位が高いので、情
報を書き込む時の動作マージンも広い。
報を書き込む時の動作マージンも広い。
しかも、ドライバトランジスタ及びスイッチングトラ
ンジスタの何れにおいてもパンチスルーを防止すること
ができるので、メモリセル面積を縮小することができ
て、集積度を向上させることができる。
ンジスタの何れにおいてもパンチスルーを防止すること
ができるので、メモリセル面積を縮小することができ
て、集積度を向上させることができる。
第１図及び第２図は本発明を適用し得るMOS−SRAMを示
しており、第１図は側断面図、第２図はメモリセルの回
路図である。 なお図面に用いた符号において、 １……フリップフロップ 12,13……スイッチングトランジスタ 14,15……ドライバトランジスタ 12a〜15a……ソース・ドレイン領域 である。
しており、第１図は側断面図、第２図はメモリセルの回
路図である。 なお図面に用いた符号において、 １……フリップフロップ 12,13……スイッチングトランジスタ 14,15……ドライバトランジスタ 12a〜15a……ソース・ドレイン領域 である。
Claims (1)
- 【請求項１】フリップフロップとスイッチングトランジ
スタとを用いてメモリセルが構成されており、ドライバ
トランジスタを用いて前記フリップフロップが構成され
ている半導体メモリにおいて、 前記ドライバトランジスタのソース・ドレイン領域の不
純物濃度が前記スイッチングトランジスタのソース・ド
レイン領域の不純物濃度よりも高く、 前記ドライバトランジスタのチャネル領域下における基
板濃度が前記スイッチングトランジスタのチャネル領域
下における基板濃度よりも高い半導体メモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63129924A JP2661141B2 (ja) | 1988-05-27 | 1988-05-27 | 半導体メモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63129924A JP2661141B2 (ja) | 1988-05-27 | 1988-05-27 | 半導体メモリ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01298761A JPH01298761A (ja) | 1989-12-01 |
| JP2661141B2 true JP2661141B2 (ja) | 1997-10-08 |
Family
ID=15021776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63129924A Expired - Fee Related JP2661141B2 (ja) | 1988-05-27 | 1988-05-27 | 半導体メモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2661141B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3236720B2 (ja) * | 1993-02-10 | 2001-12-10 | 三菱電機株式会社 | 半導体記憶装置およびその製造方法 |
| KR100212173B1 (ko) * | 1996-06-29 | 1999-08-02 | 김영환 | 반도체 소자의 제조방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61139059A (ja) * | 1984-12-12 | 1986-06-26 | Hitachi Ltd | 半導体集積回路装置 |
| JPH07112015B2 (ja) * | 1986-07-23 | 1995-11-29 | 株式会社日立製作所 | 半導体集積回路装置及びその製造方法 |
-
1988
- 1988-05-27 JP JP63129924A patent/JP2661141B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01298761A (ja) | 1989-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0836194B1 (en) | Semiconductor device | |
| US5336914A (en) | Static semiconductor memory device | |
| US7728386B2 (en) | Semiconductor integrated circuit device | |
| JPH0144021B2 (ja) | ||
| JPS6050066B2 (ja) | Ｍｏｓ半導体集積回路装置 | |
| JP2661141B2 (ja) | 半導体メモリ | |
| EP0066429A2 (en) | Semiconductor memory | |
| JP2594643B2 (ja) | スタテイツク・ランダム・アクセス・メモリ・セル | |
| JPH0738434B2 (ja) | 相補性回路技術による集積回路 | |
| JP2882185B2 (ja) | スタティック型半導体記憶装置 | |
| JPH0680799B2 (ja) | 相補形ｍｏｓ集積回路 | |
| JP2682411B2 (ja) | 半導体記憶装置 | |
| JPS6123669B2 (ja) | ||
| JP3074064B2 (ja) | 横型ｍｏｓ電界効果トランジスタ | |
| JP3070064B2 (ja) | 半導体メモリ | |
| JP2594931B2 (ja) | 半導体記憶装置 | |
| CA1079865A (en) | Semiconductor integrated circuit device composed of insulated gate field-effect transistors | |
| JP2585708Y2 (ja) | 半導体メモリ | |
| JP2680846B2 (ja) | 半導体記憶装置 | |
| JPH10224210A (ja) | 論理回路、フリップフロップ回路及び記憶回路装置 | |
| JP3153016B2 (ja) | 半導体集積回路 | |
| JPH0329325B2 (ja) | ||
| JPS5932066B2 (ja) | スタチック型半導体メモリ−セル | |
| JPH0315351B2 (ja) | ||
| JP2555884B2 (ja) | 半導体装置の動作方法及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |