JP2660688B2 - 論理波形発生装置 - Google Patents
論理波形発生装置Info
- Publication number
- JP2660688B2 JP2660688B2 JP61192285A JP19228586A JP2660688B2 JP 2660688 B2 JP2660688 B2 JP 2660688B2 JP 61192285 A JP61192285 A JP 61192285A JP 19228586 A JP19228586 A JP 19228586A JP 2660688 B2 JP2660688 B2 JP 2660688B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- logic
- clock
- flop
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明はIC試験装置等に用いる論理波形発生装置に
関する。 「発明の背景」 メモリのようなデイジタルICを試験する場合、被試験
ICに与える信号の波形を任意に選択できる必要がある。 例えば第７図に示すM0,M1,M2,M4の何れを使用して試
験するかを決めなければならない。ここでM0はCLKnのNR
Z波形、M1はCLKnのRZ波形、M2はマスタ・クロックのNRZ
とCLKnの排他的論理和波形、M4はCLK2のNRZとCLKnの排
他的論理和波形、Ｔは１テスト周期である。 これらの各種の波形を発生するために従来より論理波
形発生装置が用いられている。 「従来技術」 第５図に従来の論理波形発生装置を示す。図中１は論
理波形を発生するフリップフロップ、２はドライバ、３
は被験体、４はパターン発生装置、５はフリップフロッ
プ１にセット信号とリセット信号を与えてフリップフロ
ップ１から論理波形を発生させる論理回路を示す。 この論理回路５はこの例では三つの信号系5A,5B,5Cを
具備した場合を示す。三つの信号系5A,5B,5Cはそれぞれ
二つの信号路5Sと5Rを有する。つまり信号路5Sはセット
信号路であり、5Rはリセット信号路を示す。 各信号系5A,5B,5Cは一つの排他的論理和回路７と、こ
の排他的論理和回路７に設定信号を与えるレジスタREG
1,REG6,REG9と、各信号路を動作させるか否かを決める
各二つのゲート8A,8Bと、ゲート8Aまたは8Bによって選
択された信号路にクロックパルスを取出すゲート9A,9B
とによって構成される。 排他的論理和回路７の各一つの入力端子は共通に接続
し、パターン発生装置４のＡパターン発生器4Aに接続す
る。 ゲート8A,8Bの各一方の入力端子は端子11A,11Bに接続
される。この端子11A,11Bに与えられる論理信号によっ
て信号系5A,5B,5Cが動作するか否かが決定される。つま
り端子11A,11Bの何れか一方に論理Ｈを与えることによ
りその信号系は動作状態に設定され、双方に論理Ｌを与
えることによりその信号系は不動作状態に設定される。 この例では信号系5Aと5Cの端子11A,11Bに制御回路12
から論理信号を与え、信号系5Bの端子11A,11Bにはレジ
スタREG7とREG8から直接論理信号を与えるように構成し
た場合を示す。 制御回路12はレジスタREG2,REG3及びREG10,REG11にそ
れぞれＨ論理を設定したときはゲート12Aの出力に関係
なく信号系5Aと5Cの端子11A又は11Bの何れか一方ににＨ
論理を与え、信号系5A,5Cを動作状態に制御する。 これに対し、レジスタREG2,REG3とREG10,REG11にＬ論
理を設定し、且つレジスタREG4にＨ論理を設定した場合
はＢパターン発生器4Bから出力されるＢパターンの論理
によって端子11A,11Bの論理が切替えられＢパターンに
よって信号系5Aと5Cの動作が制御される。つまりＢパタ
ーンによって波形モードが切替えられる。 各信号系5A,5B,5Cのゲート9A,9Bには第６図のA,B,Cに
示すような三相のＡクロック、Ｂクロック、Ｃクロック
が与えられる。 13は初期設定信号発生器を示す。レジスタREG5にＨ論
理を設定した場合はリセットパルスの入力によってフリ
ップフロップ１のセット端子Ｓにパルスを与え、フリッ
プフロップ１をセット状態に初期設定する。これに対し
レジスタREG5にＬ論理を設定するとこの場合にはリセッ
トパルスの供給によってフリップフロップ１のリセット
端子Ｒにパルスが与えられ、フリップフロップをリセツ
ト状態に初期設定する。 14は期待値パターン発生器を示す。この例ではＢパタ
ーン発生器4BとＣパターン発生器4Cから出力されるパタ
ーン信号によって期待値パターンを生成し、この期待値
パターンを論理比較器15に与え、被験体３の応答出力と
一致不一致を判定し、不一致を検出したとき、その不一
致が発生したアドレス等の情報をフェイルメモリ16に記
憶する。 ここでレジスタREG2とREG3にＨ論理を設定し、その他
のレジスタにＬ論理を設定したとすると、この場合には
信号系5Aだけが動作を許される。従って信号系5AからＡ
クロックがパターンデータA,パターンデータB,パターン
データＣの論理に従ってゲート9A,9Bから取出される。
つまり第６図Ｄに示すようにパターンデータＡの論理が
0,パターンデータＢの論理が0,パターンデータＣの論理
が０（以下Ａ＝0,B＝0,C＝０と記す）の場合は信号系5A
のゲート8Bが「１」論理を出力する。このためゲート9B
が開となり、ゲート9BからＡクロックが取出されリセッ
ト信号路5Rを通じてフリップフロップ１のリセット端子
Ｒにリセットパルスを与える。この結果フリップフロッ
プ１の出力はセット状態にあれば「０」論理に反転し、
またリセット状態にあれば「０」論理のままの状態を維
持する。 パターンデータがＡ＝1,B＝0,C＝０の状態に変化する
と、その状態ではゲート8Aが開となるため、次のＡクロ
ックが入力された時点で今度はゲート8Aを通じてＡクロ
ックがセット信号路5Sに取出され、このＡクロックがフ
リップフロップ１のセット端子Ｓに供給される。よって
フリップフロップ１はセット状態に反転し、「１」論理
に立上る。このようにしてパターンデータA,B,Cの論理
に応じて変化する論理波形が出力される。第６図Ｆには
レジスタREG7とREG8にそれぞれ「１」論理を設定し、そ
の他のレジスタに「０」論理を与えた場合のフリップフ
ロップ１の出力波形を示す。また第６図Ｇにはレジスタ
REG10とREG11に「１」論理を設定し、その他のレジスタ
に「０」論理を設定した場合のフリップフロップ１の出
力波形を示す。 このようにレジスタREG1〜11に設定する論理値と、パ
ターンデータA,B,Cによって各種の波形を持つ論理信号
を出力することができる。 「考案が解決しようとする問題点」 従来の論理波形発生装置は上記したように１テスト周
期Ｔに一つの論理波形しか出力することができない。 つまり三つのクロック（Ａクロック、Ｂクロック、Ｃ
クロック）と、３ビットのパターンデータ（A,B,C）を
持っているが、基本的に駆動パターンに使っているのは
パターンデータＡの１ビットだけで、他のパターンデー
タＢは波形モードの切換えと、パターンＣは期待値の出
力制御に用いている。 このために１テスト周期Ｔにフリップフロップから論
理波形を１つしか発生することができなかった。つまり
論理波形の周期はパターン発生器４のパターン発生周期
と一致していてこれを上まわることはできない。 この発明の目的はパターン発生器のパターン発生周期
より速い周期でテストパターンを出力することができる
論理波形発生装置を提供しようとするものである。 「問題点を解決するための手段」 この発明の論理波形発生装置は、複数の信号系を備
え、 各信号系には互いに位相が異なる同一周期のクロック
が与えられ、 各信号系はこれに入力されたパターンデータの論理値
に応じて、その信号系に与えられているクロックをセッ
ト信号又はリセット信号として出力し、 上記各信号系からのセット信号によりフリップフロッ
プがセット制御され、リセット信号により上記フリップ
フロップがリセット制御され、このフリップフロップか
ら論理波形を出力する論理波形発生装置において、 上記信号系の少なくとも１つに対し、そのパターンデ
ータの入力側に、マルチプレクサが設けられ、 そのマルチプレクサには、互いに独立した複数のパタ
ーンデータが供給され、選択信号に応じて上記複数のパ
ターンデータ中の１つを選択してその信号系に入力す
る。 「作 用」 この発明の構成によればマルチプレクサによって各信
号系に互いに異なるパターンデータを供給することがで
きる。 この結果各信号系から異なるパターンデータに従って
クロックを取出すことができるため、このクロックをフ
リップフロップのセット端子とリセット端子に与えるこ
とにより１テスト周期に複数の論理波形を出力すること
ができる。 「実施例」 第１図にこの発明の一実施例を示す。第１図において
第５図と対応する部分には同一符号を付して示す。 この発明の特徴とする構成は信号系の入力側にマルチ
プレクサを設けた点である。この例では信号系5Aと5Cの
入力側にマルチプレクサMAとMBを設けた例を示す。 マルチプレクサMAはレジスタREG12に「０」論理を設
定するとパターンデータＡを信号系5Aに入力する。また
レジスタREG12に「１」論理を設定すると信号系5Aにパ
ターンデータＣを入力する状態に切替えられる。 一方マルチプレクサMBはレジスタREG12に「０」論理
を設定すると信号系5CにパターンデータＡを入力する。
またレジスタREG12に「１」論理を設定すると信号系5C
にパターンデータＢを入力する状態に切替わる。 従ってレジスタREG12に「０」論理を設定した場合に
は信号系5A,5B,5Cの全てにパターンデータＡが与えられ
るため、この場合は従来と同じに１テスト周期Ｔ内に１
論理波形が出力される状態で動作する。 これに対しレジスタREG12に「１」論理を設定する
と、この例では３倍速モードで動作する。 この様子を第２図を用いて説明する。レジスタREG12
に「１」論理を与えると共にレジスタREG1〜REG11に
「0,1,1,0,0,0,1,1,0,1,1」を設定する。つまりレジス
タREG2とREG3及びREG7とREG8更にREG10とREG11のそれぞ
れに「１」論理を設定する。従って各信号系5A,5B,5Cの
全ての端子11A,11Bに「１」論理が与えられ、各信号系5
A,5B,5Cは動作状態に制御される。 レジスタREG12に「１」論理を設定することにより信
号系5AにはパターンデータＣが与えられ、また信号系5C
にはパターンデータＢが与えられる。また信号系5Bには
パターンデータＡが与えられる。 この状態でパターンデータＡ＝0,B＝0,C＝０が与え
られると、信号系5Aはゲート8Bが開となりゲート8Bが
「１」論理を出力し、ゲート9Bを開に制御する。この結
果Ａクロックが与えられるとゲート9BからＡクロックが
リセット信号路5Rに取出され、フリップフロップ１のリ
セット端子にＡクロックを与える。従って第２図Ｅに示
すようにＡクロックのタイミングにおいてフリップフロ
ップ１がセット状態にあるときはリセット状態に反転さ
せ、リセット状態にあるときはそのままの状態に維持さ
れる。 一方信号系5BではＡ＝0,REG6が「０」に設定されてい
るためゲート8Bが開に制御される。この結果Ｂクロック
はゲート9Bからリセット信号系5Rに取出され、フリップ
フロップ１のリセット端子Ｒに与えられる。 更に信号系5CではパターンデータＢがＢ＝０で、レジ
スタREG9が「０」論理に設定されるためゲート8Bが開に
制御されこの信号系5CもＣクロックはリセット信号路5R
に取出される。 従ってＡ＝0,B＝0,C＝０では第２図に示すように１
テスト周期Ｔの間フリップフロップ１はリセット状態に
維持され、出力は１テスト周期Ｔの間「０」論理を出力
し続ける。 次にパターンデータがＡ＝0,B＝0,C＝１に変わった
場合には信号系5Aはゲート8Aが開となり8Bは閉に制御さ
れる。このためにＡクロックはゲート9Aを通じてセット
信号路5Sに取出され、フリップフロップ１のセット端子
Ｓに与えられる。よって第２図Ｅのに示すようにＡク
ロックのタイミングにおいてフリップフロップ１はセッ
ト状態に反転し「１」論理を出力する。 信号系5BはパターンデータＡがＡ＝０であるため、先
と同じくゲート8Bが開に制御され、ゲート9Bを開に制御
する。この結果Ｂクロックはゲート9Bからリセット信号
路5Rに取出されフリップフロップ１のリセット端子Ｒに
与えられる。よってフリップフロップ１はリセットされ
出力はＢクロックのタイミングで「０」論理に反転す
る。 信号5CはパターンデータＢがＢ＝０であるため先と同
じくゲート8Bが開で、ゲート9Bが開に制御されるためＣ
クロックはリセット信号路5Rに取出され、フリップフロ
ップ１のリセット端子Ｒに与えられる。フリップフロッ
プ１はＢクロックのタイミングでリセットされているか
らＣクロックのタイミングでは変化しない。 パターンデータがＡ＝1,B＝0,C＝０の場合には信号
系5Aはゲート8B,9Bが開、信号系5Bはゲート8A,9Aが開、
信号系5Cはゲート8B,9Bが開に制御される。 この結果Ａクロックはリセット信号路5Rに、Ｂクロッ
クはセット信号路5Sに、Ｃクロックはリセット信号路5R
に取出されるため、Ｂクロックのタイミングでフリップ
フロップ１はセットされ、Ｃクロックのタイミングでフ
リップフロップ１はリセットされる。 パターンデータがＡ＝1,B＝0,C＝１の場合は信号系
5Aはゲート8A,9Aが開、信号系5Bはゲート8A,9Aが開、信
号系5Cはゲート8B,9Bが開に制御される。 この結果フリップフロップ１はＡクロックのタイミン
グでセットされ、Ｃクロックのタイミングでリセットさ
れる。 パターンデータがＡ＝0,B＝1,C＝０の場合は信号路
5Aはゲート8B,9Bが開、信号路5Bはゲート8B,9Bが開、信
号路5Cは8A,9Aが開に制御される。 この結果ＡクロックとＢクロックはリセット信号路5R
に取出されてフリップフロップ１のリセット端子Ｓに与
えられるが、Ｃクロックはリセット信号路5Sに取出され
てフリップフロップ１をセットする。 パターンデータがＡ＝0,B＝1,C＝１の場合は信号系
5Aはゲート8A,9Aが開、信号系5Bはゲート8B,9Bが開、信
号系5Cはゲート8A,9Aが開に制御される。 この結果Ａクロックはセット端子Ｓに、Ｂクロックは
リセット端子Ｒに、Ｃクロックはセット端子Ｓにそれぞ
れ与えられる。 パターンデータがＡ＝1,B＝1,C＝０の場合は信号系
5Aはゲート8B,9Bが開に、信号系5Bはゲート8A,9Aが開
に、信号路5Cはゲート8A,9Aが開にそれぞれ制御され
る。 この結果Ａクロックはフリップフロップ１のリセット
端子Ｒに与えられ、Ｂクロック、Ｃクロックはフリップ
フロップ１のセット端子Ｓに与えられる。 パターンデータがＡ＝1,B＝1,C＝１の場合は全ての
信号系5A,5B,5Cにおいてゲート8A,9Aが開に制御され、
Ａクロック、Ｂクロック、Ｃクロックは全てフリップフ
ロップ１のセット端子Ｓに与えられる。 このようにしてパターンデータA,B,CによってＡクロ
ック、Ｂクロック、Ｃクロックの取出される信号路がセ
ット信号路5Sとリセット信号路5Rの何れかに決定されて
フリップフロップ１に与えられるから１テスト周期Ｔの
間に三つの論理波形を出力することができる。つまり通
常の３倍の速度のテストパターン信号を出力することが
できるから高速素子の試験を行うことができる。 なお第３図に示すようにA,B,Cの各クロックの何れか
一つ、この例ではＡクロックを設定しなければ２倍の速
度のテストパターン信号を出力することができる。 また第４図に示すようにパターンデータA,B,Cをそれ
ぞれフリップフロップFF1,FF2,FF3,FF4…FF6によって２
相のパターン信号に変換し、この２相のパターン信号を
信号系5A,5A′,5B,5B′,5C,5C′のそれぞれに供給し、
２倍の周期で変化するパターン信号を利用して１テスト
周期Ｔ内に複数の論理波形信号を生成するように構成す
ることもできる。 この第４図に示す回路はこの出願の技術思想を「特公
昭59−44648号公報」で提案した論理波形発生装置及び
「実願昭61−1100684号」で提案した論理波形発生装置
に適用した例を示す。 この第４図に示した実施例によれば各信号系5A,5A′,
5B,5B′,5C,5C′を通過する信号の周期が元の２倍にな
っていることから位相の設定範囲が２倍に拡がり、位相
の設定を容易に行うことができる。 「発明の効果」 以上説明したようにこの発明によれば１テスト周期内
に複数の論理波形、つまり高速論理波を送出することが
出来る。よって高速素子の試験を行うことが出来る。
関する。 「発明の背景」 メモリのようなデイジタルICを試験する場合、被試験
ICに与える信号の波形を任意に選択できる必要がある。 例えば第７図に示すM0,M1,M2,M4の何れを使用して試
験するかを決めなければならない。ここでM0はCLKnのNR
Z波形、M1はCLKnのRZ波形、M2はマスタ・クロックのNRZ
とCLKnの排他的論理和波形、M4はCLK2のNRZとCLKnの排
他的論理和波形、Ｔは１テスト周期である。 これらの各種の波形を発生するために従来より論理波
形発生装置が用いられている。 「従来技術」 第５図に従来の論理波形発生装置を示す。図中１は論
理波形を発生するフリップフロップ、２はドライバ、３
は被験体、４はパターン発生装置、５はフリップフロッ
プ１にセット信号とリセット信号を与えてフリップフロ
ップ１から論理波形を発生させる論理回路を示す。 この論理回路５はこの例では三つの信号系5A,5B,5Cを
具備した場合を示す。三つの信号系5A,5B,5Cはそれぞれ
二つの信号路5Sと5Rを有する。つまり信号路5Sはセット
信号路であり、5Rはリセット信号路を示す。 各信号系5A,5B,5Cは一つの排他的論理和回路７と、こ
の排他的論理和回路７に設定信号を与えるレジスタREG
1,REG6,REG9と、各信号路を動作させるか否かを決める
各二つのゲート8A,8Bと、ゲート8Aまたは8Bによって選
択された信号路にクロックパルスを取出すゲート9A,9B
とによって構成される。 排他的論理和回路７の各一つの入力端子は共通に接続
し、パターン発生装置４のＡパターン発生器4Aに接続す
る。 ゲート8A,8Bの各一方の入力端子は端子11A,11Bに接続
される。この端子11A,11Bに与えられる論理信号によっ
て信号系5A,5B,5Cが動作するか否かが決定される。つま
り端子11A,11Bの何れか一方に論理Ｈを与えることによ
りその信号系は動作状態に設定され、双方に論理Ｌを与
えることによりその信号系は不動作状態に設定される。 この例では信号系5Aと5Cの端子11A,11Bに制御回路12
から論理信号を与え、信号系5Bの端子11A,11Bにはレジ
スタREG7とREG8から直接論理信号を与えるように構成し
た場合を示す。 制御回路12はレジスタREG2,REG3及びREG10,REG11にそ
れぞれＨ論理を設定したときはゲート12Aの出力に関係
なく信号系5Aと5Cの端子11A又は11Bの何れか一方ににＨ
論理を与え、信号系5A,5Cを動作状態に制御する。 これに対し、レジスタREG2,REG3とREG10,REG11にＬ論
理を設定し、且つレジスタREG4にＨ論理を設定した場合
はＢパターン発生器4Bから出力されるＢパターンの論理
によって端子11A,11Bの論理が切替えられＢパターンに
よって信号系5Aと5Cの動作が制御される。つまりＢパタ
ーンによって波形モードが切替えられる。 各信号系5A,5B,5Cのゲート9A,9Bには第６図のA,B,Cに
示すような三相のＡクロック、Ｂクロック、Ｃクロック
が与えられる。 13は初期設定信号発生器を示す。レジスタREG5にＨ論
理を設定した場合はリセットパルスの入力によってフリ
ップフロップ１のセット端子Ｓにパルスを与え、フリッ
プフロップ１をセット状態に初期設定する。これに対し
レジスタREG5にＬ論理を設定するとこの場合にはリセッ
トパルスの供給によってフリップフロップ１のリセット
端子Ｒにパルスが与えられ、フリップフロップをリセツ
ト状態に初期設定する。 14は期待値パターン発生器を示す。この例ではＢパタ
ーン発生器4BとＣパターン発生器4Cから出力されるパタ
ーン信号によって期待値パターンを生成し、この期待値
パターンを論理比較器15に与え、被験体３の応答出力と
一致不一致を判定し、不一致を検出したとき、その不一
致が発生したアドレス等の情報をフェイルメモリ16に記
憶する。 ここでレジスタREG2とREG3にＨ論理を設定し、その他
のレジスタにＬ論理を設定したとすると、この場合には
信号系5Aだけが動作を許される。従って信号系5AからＡ
クロックがパターンデータA,パターンデータB,パターン
データＣの論理に従ってゲート9A,9Bから取出される。
つまり第６図Ｄに示すようにパターンデータＡの論理が
0,パターンデータＢの論理が0,パターンデータＣの論理
が０（以下Ａ＝0,B＝0,C＝０と記す）の場合は信号系5A
のゲート8Bが「１」論理を出力する。このためゲート9B
が開となり、ゲート9BからＡクロックが取出されリセッ
ト信号路5Rを通じてフリップフロップ１のリセット端子
Ｒにリセットパルスを与える。この結果フリップフロッ
プ１の出力はセット状態にあれば「０」論理に反転し、
またリセット状態にあれば「０」論理のままの状態を維
持する。 パターンデータがＡ＝1,B＝0,C＝０の状態に変化する
と、その状態ではゲート8Aが開となるため、次のＡクロ
ックが入力された時点で今度はゲート8Aを通じてＡクロ
ックがセット信号路5Sに取出され、このＡクロックがフ
リップフロップ１のセット端子Ｓに供給される。よって
フリップフロップ１はセット状態に反転し、「１」論理
に立上る。このようにしてパターンデータA,B,Cの論理
に応じて変化する論理波形が出力される。第６図Ｆには
レジスタREG7とREG8にそれぞれ「１」論理を設定し、そ
の他のレジスタに「０」論理を与えた場合のフリップフ
ロップ１の出力波形を示す。また第６図Ｇにはレジスタ
REG10とREG11に「１」論理を設定し、その他のレジスタ
に「０」論理を設定した場合のフリップフロップ１の出
力波形を示す。 このようにレジスタREG1〜11に設定する論理値と、パ
ターンデータA,B,Cによって各種の波形を持つ論理信号
を出力することができる。 「考案が解決しようとする問題点」 従来の論理波形発生装置は上記したように１テスト周
期Ｔに一つの論理波形しか出力することができない。 つまり三つのクロック（Ａクロック、Ｂクロック、Ｃ
クロック）と、３ビットのパターンデータ（A,B,C）を
持っているが、基本的に駆動パターンに使っているのは
パターンデータＡの１ビットだけで、他のパターンデー
タＢは波形モードの切換えと、パターンＣは期待値の出
力制御に用いている。 このために１テスト周期Ｔにフリップフロップから論
理波形を１つしか発生することができなかった。つまり
論理波形の周期はパターン発生器４のパターン発生周期
と一致していてこれを上まわることはできない。 この発明の目的はパターン発生器のパターン発生周期
より速い周期でテストパターンを出力することができる
論理波形発生装置を提供しようとするものである。 「問題点を解決するための手段」 この発明の論理波形発生装置は、複数の信号系を備
え、 各信号系には互いに位相が異なる同一周期のクロック
が与えられ、 各信号系はこれに入力されたパターンデータの論理値
に応じて、その信号系に与えられているクロックをセッ
ト信号又はリセット信号として出力し、 上記各信号系からのセット信号によりフリップフロッ
プがセット制御され、リセット信号により上記フリップ
フロップがリセット制御され、このフリップフロップか
ら論理波形を出力する論理波形発生装置において、 上記信号系の少なくとも１つに対し、そのパターンデ
ータの入力側に、マルチプレクサが設けられ、 そのマルチプレクサには、互いに独立した複数のパタ
ーンデータが供給され、選択信号に応じて上記複数のパ
ターンデータ中の１つを選択してその信号系に入力す
る。 「作 用」 この発明の構成によればマルチプレクサによって各信
号系に互いに異なるパターンデータを供給することがで
きる。 この結果各信号系から異なるパターンデータに従って
クロックを取出すことができるため、このクロックをフ
リップフロップのセット端子とリセット端子に与えるこ
とにより１テスト周期に複数の論理波形を出力すること
ができる。 「実施例」 第１図にこの発明の一実施例を示す。第１図において
第５図と対応する部分には同一符号を付して示す。 この発明の特徴とする構成は信号系の入力側にマルチ
プレクサを設けた点である。この例では信号系5Aと5Cの
入力側にマルチプレクサMAとMBを設けた例を示す。 マルチプレクサMAはレジスタREG12に「０」論理を設
定するとパターンデータＡを信号系5Aに入力する。また
レジスタREG12に「１」論理を設定すると信号系5Aにパ
ターンデータＣを入力する状態に切替えられる。 一方マルチプレクサMBはレジスタREG12に「０」論理
を設定すると信号系5CにパターンデータＡを入力する。
またレジスタREG12に「１」論理を設定すると信号系5C
にパターンデータＢを入力する状態に切替わる。 従ってレジスタREG12に「０」論理を設定した場合に
は信号系5A,5B,5Cの全てにパターンデータＡが与えられ
るため、この場合は従来と同じに１テスト周期Ｔ内に１
論理波形が出力される状態で動作する。 これに対しレジスタREG12に「１」論理を設定する
と、この例では３倍速モードで動作する。 この様子を第２図を用いて説明する。レジスタREG12
に「１」論理を与えると共にレジスタREG1〜REG11に
「0,1,1,0,0,0,1,1,0,1,1」を設定する。つまりレジス
タREG2とREG3及びREG7とREG8更にREG10とREG11のそれぞ
れに「１」論理を設定する。従って各信号系5A,5B,5Cの
全ての端子11A,11Bに「１」論理が与えられ、各信号系5
A,5B,5Cは動作状態に制御される。 レジスタREG12に「１」論理を設定することにより信
号系5AにはパターンデータＣが与えられ、また信号系5C
にはパターンデータＢが与えられる。また信号系5Bには
パターンデータＡが与えられる。 この状態でパターンデータＡ＝0,B＝0,C＝０が与え
られると、信号系5Aはゲート8Bが開となりゲート8Bが
「１」論理を出力し、ゲート9Bを開に制御する。この結
果Ａクロックが与えられるとゲート9BからＡクロックが
リセット信号路5Rに取出され、フリップフロップ１のリ
セット端子にＡクロックを与える。従って第２図Ｅに示
すようにＡクロックのタイミングにおいてフリップフロ
ップ１がセット状態にあるときはリセット状態に反転さ
せ、リセット状態にあるときはそのままの状態に維持さ
れる。 一方信号系5BではＡ＝0,REG6が「０」に設定されてい
るためゲート8Bが開に制御される。この結果Ｂクロック
はゲート9Bからリセット信号系5Rに取出され、フリップ
フロップ１のリセット端子Ｒに与えられる。 更に信号系5CではパターンデータＢがＢ＝０で、レジ
スタREG9が「０」論理に設定されるためゲート8Bが開に
制御されこの信号系5CもＣクロックはリセット信号路5R
に取出される。 従ってＡ＝0,B＝0,C＝０では第２図に示すように１
テスト周期Ｔの間フリップフロップ１はリセット状態に
維持され、出力は１テスト周期Ｔの間「０」論理を出力
し続ける。 次にパターンデータがＡ＝0,B＝0,C＝１に変わった
場合には信号系5Aはゲート8Aが開となり8Bは閉に制御さ
れる。このためにＡクロックはゲート9Aを通じてセット
信号路5Sに取出され、フリップフロップ１のセット端子
Ｓに与えられる。よって第２図Ｅのに示すようにＡク
ロックのタイミングにおいてフリップフロップ１はセッ
ト状態に反転し「１」論理を出力する。 信号系5BはパターンデータＡがＡ＝０であるため、先
と同じくゲート8Bが開に制御され、ゲート9Bを開に制御
する。この結果Ｂクロックはゲート9Bからリセット信号
路5Rに取出されフリップフロップ１のリセット端子Ｒに
与えられる。よってフリップフロップ１はリセットされ
出力はＢクロックのタイミングで「０」論理に反転す
る。 信号5CはパターンデータＢがＢ＝０であるため先と同
じくゲート8Bが開で、ゲート9Bが開に制御されるためＣ
クロックはリセット信号路5Rに取出され、フリップフロ
ップ１のリセット端子Ｒに与えられる。フリップフロッ
プ１はＢクロックのタイミングでリセットされているか
らＣクロックのタイミングでは変化しない。 パターンデータがＡ＝1,B＝0,C＝０の場合には信号
系5Aはゲート8B,9Bが開、信号系5Bはゲート8A,9Aが開、
信号系5Cはゲート8B,9Bが開に制御される。 この結果Ａクロックはリセット信号路5Rに、Ｂクロッ
クはセット信号路5Sに、Ｃクロックはリセット信号路5R
に取出されるため、Ｂクロックのタイミングでフリップ
フロップ１はセットされ、Ｃクロックのタイミングでフ
リップフロップ１はリセットされる。 パターンデータがＡ＝1,B＝0,C＝１の場合は信号系
5Aはゲート8A,9Aが開、信号系5Bはゲート8A,9Aが開、信
号系5Cはゲート8B,9Bが開に制御される。 この結果フリップフロップ１はＡクロックのタイミン
グでセットされ、Ｃクロックのタイミングでリセットさ
れる。 パターンデータがＡ＝0,B＝1,C＝０の場合は信号路
5Aはゲート8B,9Bが開、信号路5Bはゲート8B,9Bが開、信
号路5Cは8A,9Aが開に制御される。 この結果ＡクロックとＢクロックはリセット信号路5R
に取出されてフリップフロップ１のリセット端子Ｓに与
えられるが、Ｃクロックはリセット信号路5Sに取出され
てフリップフロップ１をセットする。 パターンデータがＡ＝0,B＝1,C＝１の場合は信号系
5Aはゲート8A,9Aが開、信号系5Bはゲート8B,9Bが開、信
号系5Cはゲート8A,9Aが開に制御される。 この結果Ａクロックはセット端子Ｓに、Ｂクロックは
リセット端子Ｒに、Ｃクロックはセット端子Ｓにそれぞ
れ与えられる。 パターンデータがＡ＝1,B＝1,C＝０の場合は信号系
5Aはゲート8B,9Bが開に、信号系5Bはゲート8A,9Aが開
に、信号路5Cはゲート8A,9Aが開にそれぞれ制御され
る。 この結果Ａクロックはフリップフロップ１のリセット
端子Ｒに与えられ、Ｂクロック、Ｃクロックはフリップ
フロップ１のセット端子Ｓに与えられる。 パターンデータがＡ＝1,B＝1,C＝１の場合は全ての
信号系5A,5B,5Cにおいてゲート8A,9Aが開に制御され、
Ａクロック、Ｂクロック、Ｃクロックは全てフリップフ
ロップ１のセット端子Ｓに与えられる。 このようにしてパターンデータA,B,CによってＡクロ
ック、Ｂクロック、Ｃクロックの取出される信号路がセ
ット信号路5Sとリセット信号路5Rの何れかに決定されて
フリップフロップ１に与えられるから１テスト周期Ｔの
間に三つの論理波形を出力することができる。つまり通
常の３倍の速度のテストパターン信号を出力することが
できるから高速素子の試験を行うことができる。 なお第３図に示すようにA,B,Cの各クロックの何れか
一つ、この例ではＡクロックを設定しなければ２倍の速
度のテストパターン信号を出力することができる。 また第４図に示すようにパターンデータA,B,Cをそれ
ぞれフリップフロップFF1,FF2,FF3,FF4…FF6によって２
相のパターン信号に変換し、この２相のパターン信号を
信号系5A,5A′,5B,5B′,5C,5C′のそれぞれに供給し、
２倍の周期で変化するパターン信号を利用して１テスト
周期Ｔ内に複数の論理波形信号を生成するように構成す
ることもできる。 この第４図に示す回路はこの出願の技術思想を「特公
昭59−44648号公報」で提案した論理波形発生装置及び
「実願昭61−1100684号」で提案した論理波形発生装置
に適用した例を示す。 この第４図に示した実施例によれば各信号系5A,5A′,
5B,5B′,5C,5C′を通過する信号の周期が元の２倍にな
っていることから位相の設定範囲が２倍に拡がり、位相
の設定を容易に行うことができる。 「発明の効果」 以上説明したようにこの発明によれば１テスト周期内
に複数の論理波形、つまり高速論理波を送出することが
出来る。よって高速素子の試験を行うことが出来る。
【図面の簡単な説明】
第１図はこの発明の一実施例を示すブロック図、第２図
及び第３図はこの発明の動作を説明するための波形図、
第４図はこの発明の他の実施例を示すブロック図、第５
図は従来の論理波形発生装置を説明するためのブロック
図、第６図はその動作を説明するための波形図、第７図
は各種の論理波形を説明するための波形図である。 1:フリップフロップ、2:ドライバ、3:被試験体、4:パタ
ーン発生装置、5:論理回路、5A,5B,5C:信号系、5S,5R:
信号路、MA,MB:マルチプレクサ、13:初期設定信号発生
器。
及び第３図はこの発明の動作を説明するための波形図、
第４図はこの発明の他の実施例を示すブロック図、第５
図は従来の論理波形発生装置を説明するためのブロック
図、第６図はその動作を説明するための波形図、第７図
は各種の論理波形を説明するための波形図である。 1:フリップフロップ、2:ドライバ、3:被試験体、4:パタ
ーン発生装置、5:論理回路、5A,5B,5C:信号系、5S,5R:
信号路、MA,MB:マルチプレクサ、13:初期設定信号発生
器。
Claims (1)
- (57)【特許請求の範囲】 １．複数の信号系を備え、 各信号系には互いに位相が異なる同一周期のクロックが
与えられ、 各信号系はこれに入力されたパターンデータの論理値に
応じて、その信号系に与えられているクロックをセット
信号又はリセット信号として出力し、 上記各信号系からのセット信号によりフリップフロップ
がセット制御され、リセット信号により上記フリップフ
ロップがリセット制御され、このフリップフロップから
論理波形を出力する論理波形発生装置において、 上記信号系の少なくとも１つに対し、そのパターンデー
タの入力側に、マルチプレクサが設けられ、 そのマルチプレクサには、互いに独立した複数のパター
ンデータが供給され、選択信号に応じて上記複数のパタ
ーンデータ中の１つを選択してその信号系に入力するも
のであることを特徴とする論理波形発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61192285A JP2660688B2 (ja) | 1986-08-18 | 1986-08-18 | 論理波形発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61192285A JP2660688B2 (ja) | 1986-08-18 | 1986-08-18 | 論理波形発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6348480A JPS6348480A (ja) | 1988-03-01 |
| JP2660688B2 true JP2660688B2 (ja) | 1997-10-08 |
Family
ID=16288734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61192285A Expired - Fee Related JP2660688B2 (ja) | 1986-08-18 | 1986-08-18 | 論理波形発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2660688B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5944648A (ja) * | 1982-09-07 | 1984-03-13 | Sansou Seisakusho:Kk | デオキシリボ核酸の塩基配列決定方法 |
-
1986
- 1986-08-18 JP JP61192285A patent/JP2660688B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6348480A (ja) | 1988-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4635256A (en) | Formatter for high speed test system | |
| JPH0480350B2 (ja) | ||
| KR970011585B1 (ko) | 반도체 시험장치의 파형 정형기 | |
| JPH0196888A (ja) | 高速記憶装置の書込制御回路 | |
| JP4102493B2 (ja) | 半導体試験装置 | |
| JPH0650338B2 (ja) | テスト装置 | |
| JPH10232271A (ja) | Ｉｃ試験装置 | |
| JP2841882B2 (ja) | 疑似乱数パタン発生器 | |
| KR970051415A (ko) | 반도체 메모리 장치의 병합 데이타 출력 모드 선택 방법 | |
| JP2660688B2 (ja) | 論理波形発生装置 | |
| JP3057760B2 (ja) | 半導体装置 | |
| JP2000090693A (ja) | メモリ試験装置 | |
| JPH1027497A (ja) | メモリ試験装置 | |
| JPS6067869A (ja) | タイミング信号発生器 | |
| JP2598580Y2 (ja) | Ｉｃ試験装置 | |
| JPH0776784B2 (ja) | 試験パタ−ン発生器 | |
| JP2962552B2 (ja) | Ｉｃ試験装置 | |
| JP3455303B2 (ja) | 半導体試験装置の試験パターン波形整形回路 | |
| JP3194060B2 (ja) | 論理回路装置およびそのテスト方法 | |
| JP3102600B2 (ja) | Ｉｃテスタ | |
| JP2568268B2 (ja) | データ列発生回路及びその回路を用いたメモリテスト装置 | |
| JPH07209389A (ja) | 高速パターン発生器 | |
| JP2936616B2 (ja) | テスト回路 | |
| JPH04147069A (ja) | テスト波形生成器 | |
| JP3393567B2 (ja) | 高速パターン発生器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |